JP3347792B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3347792B2 JP3347792B2 JP2590693A JP2590693A JP3347792B2 JP 3347792 B2 JP3347792 B2 JP 3347792B2 JP 2590693 A JP2590693 A JP 2590693A JP 2590693 A JP2590693 A JP 2590693A JP 3347792 B2 JP3347792 B2 JP 3347792B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- conductivity type
- concentration
- type high
- type low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
PSD(Position Sensitive Device)素子と称する)
を内蔵する半導体集積回路に関するものである。
断面図である。図において、1はN+型(第1導電形の
高濃度)の基板、2はその上に形成されたP-型(第2
導電形の低濃度)の拡散層であり、上記N+基板1とP-
の拡散層2との接合面に形成されるPN接合においてP
SD素子を構成している。3は上記P-の拡散層2に接
続して設けられた電極、3aは該電極3下の電極コンタ
クト用の高濃度領域、8は光が入射する入射エリア、2
0は該入射エリア8と、上記電極3及びコンタクト領域
3aとを絶縁する絶縁膜である。
8からP- 拡散層2に入射した光によって、N+ 基板1
とP- の拡散層2との接合面において電流が誘起され、
電極3より電流が流れる。
上のように構成されているので、P+基板上のN - 型低濃
度拡散層上に構成するバイポーラ素子(図示せず)と、
同一基板上に構成することができず、同一の回路に使用
する場合にも別基板とすることが必要となり、そのた
め、実装面積を大きくしてしまうなどの問題点があっ
た。
低濃度であるので、該P-拡散層2の深さを深くするこ
とができず、PSD素子を深いところで形成することが
出来なかった。
ためになされたもので、P+基板上のN - 型低濃度拡散層
上に構成するバイポーラ素子と同一基板上にPSD素子
を構成することのできるPSD素子内蔵半導体集積回路
を提供することを目的としている。
子内蔵半導体集積回路は、P+基板上にN - 型低濃度拡散
層上をエピタキシャル成長してなる構成において、該P
+基板とN - 型低濃度拡散層上との界面に形成したN+埋
込み層と、その上に形成したP + 型分離拡散層とでPS
D素子を構成したものである。
体集積回路は、上記PSD素子部を小さく分割して配置
形成し、隣接するPSD素子部の間を抵抗値の高いP-
拡散層で接続したものである。
上にエピタキシャル成長させたN - 型低濃度拡散層内に
形成するようにしたので、PSD素子をバイポーラ素子
と同一基板上に形成することができる。
層とP + 型分離拡散層とでPSD素子を構成することに
より、バイポーラ素子を形成する工程に新たな工程を加
えることなく、PSD素子を構成することができる。
層とP + 型分離拡散層とのPN接合を半導体装置表面か
ら深いところに設けることにより、波長の長い赤外領域
での感度が高いPSD素子を得ることができる。
さく分割して半導体装置内に配置し、さらに該PSD素
子間を高抵抗値のP-領域で接続することにより、全体
としての抵抗値を上げ、電流の分流比のばらつきを小さ
くすることができる。
素子内蔵半導体集積回路の構成を示す断面図及び平面図
である。図において、4はP + (第2導電形の高濃度)
の基板、5はP+基板4上にエピタキシャル成長により
形成されたN - 型低濃度(第1導電形低濃度)拡散層、
7は上記P + 基板4とN - 型低濃度拡散層5との界面に形
成されたN + (第1導電形高濃度)埋込み層、6は上記
N - 型低濃度拡散層5中に形成されたP + 型(第2導電形
高濃度)分離拡散層、3は上記P + 型分離拡散層6に接
続して設けられた電極、8は光が入射する入射エリア、
10はバイポーラ素子部、20は上記入射エリア8と、
上記電極3とを絶縁する絶縁膜である。
おいて、入射エリア8に赤外領域の波長の長い光が入射
されると、P + 型分離拡散層6とN+埋込み層7との接合
界面付近に上記光が当たることによって、該接合面付近
に電流が発生し、該電流が上記電流発生地点から両電極
3までの経路間の抵抗比で分流されて流れる。
基板4上のエピタキシャル成長したN - 型低濃度拡散層
5内に形成した構成としているので、P+基板4上のエ
ピタキシャル成長したN - 型低濃度拡散層5内に形成さ
れるバイポーラ素子と、上記PSD素子を同一基板上に
構成することが可能となる。
とPSD素子の感度の関係を示した模式図であり、図9
(a) は感度測定に使用したPSD素子の構造図、図9
(b) は図9(a) に示すPSD素子の等価回路図、図9
(c) は上記PSD素子における入射波長と感度の関係を
測定した結果を示すグラフである。図に示すように、接
合面が表面から深いところに位置しているPSD素子
は、赤外領域の波長の長い光に対する感度が高い。図4
に示した従来のPSD素子においては、P-拡散層2が
低濃度であるために、P-拡散層2を深く設けることが
できず、そのため、N+型基板1との接合面で構成され
るPSD素子を深いところに設けることができなかった
が、しかるに実施例においては、PSD素子が、深いP
+ 型分離拡散層6とN+埋込み層7との接合面において形
成されるため、PSD素子を表面から深い位置に設ける
ことが可能となり、赤外領域の波長の長い光に対する感
度が高いPSD素子を得ることが可能となる。
際には、バイポーラトランジスタ間の分離のために、バ
イポーラトランジスタ間にP + 型分離拡散層を設ける必
要があり、さらに、NPNトランジスタや他のバイポー
ラ素子を形成するためにはN + 埋込み層7を設ける必要
がある。このため、バイポーラ素子のP + 型分離拡散層
6を設ける工程、およびN+埋込み層7を設ける拡散工
程と同時に、PSD素子のP + 型分離拡散層6と、N+埋
込み層7を形成することにより、バイポーラ素子を形成
する工程に新たな工程を加えることなく、PSD素子を
形成することができる。
子の構成を示す断面を模式的に表した図であり、図3は
図2の平面図である。図2,3において、4はP+基
板、5はこのP+基板4の上にエピタキシャル成長した
N - 型低濃度拡散層、7はN+埋込み層、6はP + 型分離
拡散層、8は入射エリア、9はP + 型分離拡散層6より
抵抗値が高いP-拡散膜、20は絶縁膜である。本実施
例のPSD素子は、図2に示すように、上記実施例1の
PSD素子を電極3間で小さく分割した後、図3に示す
ように配列させ、P-拡散膜9で接続したものである。
的構成、および本実施例2のPSD素子の電気的構成を
それぞれ示す断面図である。図において、nは入射エリ
ア8における光の入射した位置、mは入射した光により
電流が発生した位置、hは上記位置nと位置mとの間の
距離、I1 ,I2 ,I4 ,I5 は各電極から出力される
電流、l1 ,l2 ,l4 ,l5 は各電極から位置nまで
の距離、r1 ,r2 は電極から位置mまでの抵抗値、r
6 は位置mから位置nまでの抵抗値、r4 ,r5 は位置
nから各電極までの抵抗値である。
SD素子において、入射エリア8に入射した光が、P +
型分離拡散層6とN+埋込み層7の接合面付近に当たる
ことによって電流が発生する。入射エリア8のひとつに
入射した光により発生した電流は、その入射エリアの箇
所からみた両方の電極3までの抵抗の値により分流され
る。分流された電流の値により位置を判別する。従来の
PSD素子においては、入射エリアに光が入射した位置
と、電極に流れる電流との間には、 r1 :r2 = √(l12+h2 ):√(l22+h2 ) の関係が成り立つが、電極からの電流比I2 :I1 =r1 :r2 は厳密には入射エリアにおける光の入射した位置nを示
すものではない。本実施例のPSD素子においては、r
4 ,r5 はr6 より十分大きいため、電極からの電流比
と光の入射した位置nとの間には、I5 : I4 =r4 :r5 =l4 :l5 の関係が成り立つ。このため、電極から出力される光の
入射によって発生する電流の比を求めることによって、
光の入射位置を示すl4 :l5 を正確に知ることができ
る。これによって本実施例2においては従来よりも、よ
り正しく位置を検出することができる。
を模式的に表した図である。図において、r1 〜r24は
全て同じ抵抗値Rを有する抵抗、O1 ,O2 は出力端
子、D1〜D12 は分割配置されたPSDである。
る。たとえば、PSD素子D6に光が入射し、電流Io が
発生すると、電流はPSD素子D6からみた出力端子O1
までのインピーダンスZ1 と、PSD素子D6からみた出
力端子O2までのインピーダンスZ2 とで分流されるこ
とになる。インピーダンスZ1 と、インピーダンスZ2
は、数1,数2に示すように求められる。
流をI1 、O2に流れる電流I2 とし、その比I1 :I
2 を、インピーダンスZ1 とインピーダンスZ2 から求
めると次のようになる。 I1 +I2 =I0 よって、 I1 ×Z1 =I2 ×Z2 I1 ×0.429×R=I2 ×0.706×R I1 :I2 =0.706:0.429 上記のように、光の入射する箇所によってZ1 とZ2 の
比が変わるため、電流I1 ,I2 の比が変化する。この
比を検出することで、逆に光の入射箇所を判別すること
ができる。
3の実施例を示す平面図及び断面図である。図に示すよ
うに、入射エリア8を一列に配置し、P- 拡散膜9によ
って直列に接続することにより、入射エリアの面積、お
よびPN接合部の面積を大きくして、入射光の範囲が変
化したり、入射光が上下にずれたりしても、より多くの
入射エリアに光を入射させ、発生する電流を増し、位置
検出の誤差を小さくすることができる。
4の実施例を示す平面図及び断面図である。本図に示す
PSD素子は、小さく分割した入射エリア8を、電極3
の間で、複数列に並べて配置し、各列内の入射エリア8
をP- 拡散膜9により直列に接続し、さらに、各列間を
P- 拡散膜9により並列に接続したものである。
較して、入射した光の範囲(即ち面積)が小さい場合、
できるだけ入射エリア部分の共通抵抗を小さくすること
により、電極までの間で発生する抵抗比の誤差を減少さ
せることによって、位置を正確に検出することができ
る。
上下左右方向に接続するP- 拡散膜9がないので、入射
エリア8を数多く設けることができ、入射光の範囲が小
さい場合、電流をより多く発生させることができ、位置
検出の精度を上げることができる。
D素子を、P + 型分離拡散層とN+埋込み層とで構成した
ことによって、バイポーラ素子と同一基板に構成するこ
とができ、PSD素子内蔵半導体集積回路の実装面積を
小さくできる効果がある。
導体基板上に小さく分割して配置し、その間をP-層か
らなる抵抗で接続することで、より位置検出精度の高い
PSD素子が得られる効果がある。
面から深い位置に設けることにより、赤外領域の波長の
長い光に対する感度が高いPSD素子を得ることが可能
となる。
造を示す断面図(図1(a))、及び平面図(図1(b))であ
る。
造を示す断面図である。
置図である。
面図(図5(a))及び断面図(図5(b))である。
面図(図6(a))及び断面図(図6(b))である。
(図7(a))及びこの発明の第2の実施例によるPSD素
子の電気的構成を示す断面図(図7(b))である。
路構成を示す模式図である。
感度の関係を示す模式図である。
Claims (5)
- 【請求項1】 位置検出装置を内蔵する半導体集積回路
において、 第1導電形高濃度基板上にエピタキシャル成長された第
2導電形低濃度拡散層が形成され、 上記第1導電形高濃度基板と、上記第2導電形低濃度拡
散層との間に、第2導電形高濃度埋込み層が形成され、 該第2導電形高濃度埋込み層上の上記第2導電形低濃度
拡散層中に、第1導電形高濃度分離拡散層が形成され、 上記第2導電形高濃度埋込み層と上記第1導電形高濃度
分離拡散層とにより、上記位置検出装置が構成されてい
ることを特徴とする半導体集積回路。 - 【請求項2】 上記第2導電形高濃度埋込み層上の上記
第2導電形低濃度拡散層内にバイポーラトランジスタを
形成させ、さらに上記第1導電形高濃度分離拡散層によ
り分離したバイポーラ素子部を上記第1導電形高濃度の
同一基板上に構成したことを特徴とする請求項1に記載
の半導体集積回路。 - 【請求項3】 上記位置検出装置は、上記第1導電形高
濃度基板上に分割して配置形成されるとともに、互いに
隣接する上記位置検出装置間は、上記第2導電形低濃度
拡散層の表面領域に形成された第1導電形低濃度拡散層
により接続されていることを特徴とする請求項1または
請求項2のいずれかに記載の半導体集積回路。 - 【請求項4】 上記位置検出装置は、碁盤の目状に分割
して配置形成され、縦横方向において互いに隣接する上
記位置検出装置どうしは、上記第2導電形低濃度拡散層
の表面領域に形成された第1導電形低濃度拡散層により
接続されていることを特徴とする請求項3に記載の半導
体集積回路。 - 【請求項5】 上記位置検出装置は、複数列に分割して
配置形成され、かつその複数列には分割された複数の上
記位置検出装置がそれぞれ直列に配置され、それぞれの
列において複数の上記位置検出装置は上記第2導電形低
濃度拡散層の表面領域に形成された第1導電形低濃度拡
散層により接続されていることを特徴とする請求項3に
記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2590693A JP3347792B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2590693A JP3347792B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06244454A JPH06244454A (ja) | 1994-09-02 |
JP3347792B2 true JP3347792B2 (ja) | 2002-11-20 |
Family
ID=12178831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2590693A Expired - Fee Related JP3347792B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3347792B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2828244B2 (ja) * | 1995-09-26 | 1998-11-25 | シャープ株式会社 | 受光素子 |
-
1993
- 1993-02-16 JP JP2590693A patent/JP3347792B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06244454A (ja) | 1994-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5547879A (en) | Method of making position sensing photosensor device | |
US6686634B2 (en) | Semiconductor device and a method of producing the same | |
KR0155991B1 (ko) | 절연 게이트 트랜지스터용 mos 파일럿 구조체 | |
JPS6229904B2 (ja) | ||
JP2751650B2 (ja) | 半導体回路 | |
JP3347792B2 (ja) | 半導体集積回路 | |
JP3108528B2 (ja) | 光位置検出半導体装置 | |
KR950004616A (ko) | 광전자집적회로 및 그 제조방법 | |
JPH0775260B2 (ja) | 半導体装置 | |
JPS60147154A (ja) | 抵抗構造体 | |
US5939768A (en) | Vertical bipolar power transistor with an integrated sensing circuit | |
JP3275595B2 (ja) | 半導体センサの製造方法 | |
US20030186470A1 (en) | Structure and method for determining edges of regions in a semiconductor wafer | |
JPH0644618B2 (ja) | 半導体受光装置 | |
JP2001177083A (ja) | 半導体装置およびその検査方法 | |
JPS5845830B2 (ja) | 集積回路とその製法 | |
JP3794606B2 (ja) | 受光素子用接合容量 | |
JP3012227B2 (ja) | 半導体装置 | |
JPH02196463A (ja) | 回路内蔵受光素子 | |
JP4180708B2 (ja) | 半導体位置検出器 | |
JPH0629466A (ja) | 半導体集積回路 | |
JPH02205079A (ja) | 回路内蔵受光素子 | |
JPH04245483A (ja) | 半導体装置 | |
JP2001015797A (ja) | 光入射位置検出用半導体装置およびその製造方法 | |
JP2625834B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |