JP3347792B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3347792B2 JP3347792B2 JP2590693A JP2590693A JP3347792B2 JP 3347792 B2 JP3347792 B2 JP 3347792B2 JP 2590693 A JP2590693 A JP 2590693A JP 2590693 A JP2590693 A JP 2590693A JP 3347792 B2 JP3347792 B2 JP 3347792B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- conductivity type
- concentration
- type high
- type low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、位置検出装置（以下
ＰＳＤ（Position Sensitive Device）素子と称する）
を内蔵する半導体集積回路に関するものである。
ＰＳＤ（Position Sensitive Device）素子と称する）
を内蔵する半導体集積回路に関するものである。
【０００２】
【従来の技術】図４は、従来のＰＳＤ素子の構成を示す
断面図である。図において、１はＮ+型（第１導電形の
高濃度）の基板、２はその上に形成されたＰ-型（第２
導電形の低濃度）の拡散層であり、上記Ｎ+基板１とＰ-
の拡散層２との接合面に形成されるＰＮ接合においてＰ
ＳＤ素子を構成している。３は上記Ｐ-の拡散層２に接
続して設けられた電極、３ａは該電極３下の電極コンタ
クト用の高濃度領域、８は光が入射する入射エリア、２
０は該入射エリア８と、上記電極３及びコンタクト領域
３ａとを絶縁する絶縁膜である。
断面図である。図において、１はＮ+型（第１導電形の
高濃度）の基板、２はその上に形成されたＰ-型（第２
導電形の低濃度）の拡散層であり、上記Ｎ+基板１とＰ-
の拡散層２との接合面に形成されるＰＮ接合においてＰ
ＳＤ素子を構成している。３は上記Ｐ-の拡散層２に接
続して設けられた電極、３ａは該電極３下の電極コンタ
クト用の高濃度領域、８は光が入射する入射エリア、２
０は該入射エリア８と、上記電極３及びコンタクト領域
３ａとを絶縁する絶縁膜である。
【０００３】次に、動作について説明する。入射エリア
８からＰ- 拡散層２に入射した光によって、Ｎ+ 基板１
とＰ- の拡散層２との接合面において電流が誘起され、
電極３より電流が流れる。
８からＰ- 拡散層２に入射した光によって、Ｎ+ 基板１
とＰ- の拡散層２との接合面において電流が誘起され、
電極３より電流が流れる。
【０００４】
【発明が解決しようとする課題】従来のＰＳＤ素子は以
上のように構成されているので、Ｐ+基板上のＮ - 型低濃
度拡散層上に構成するバイポーラ素子（図示せず）と、
同一基板上に構成することができず、同一の回路に使用
する場合にも別基板とすることが必要となり、そのた
め、実装面積を大きくしてしまうなどの問題点があっ
た。
上のように構成されているので、Ｐ+基板上のＮ - 型低濃
度拡散層上に構成するバイポーラ素子（図示せず）と、
同一基板上に構成することができず、同一の回路に使用
する場合にも別基板とすることが必要となり、そのた
め、実装面積を大きくしてしまうなどの問題点があっ
た。
【０００５】また、従来のＰＳＤ素子はＰ-拡散層２が
低濃度であるので、該Ｐ-拡散層２の深さを深くするこ
とができず、ＰＳＤ素子を深いところで形成することが
出来なかった。
低濃度であるので、該Ｐ-拡散層２の深さを深くするこ
とができず、ＰＳＤ素子を深いところで形成することが
出来なかった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、Ｐ+基板上のＮ - 型低濃度拡散層
上に構成するバイポーラ素子と同一基板上にＰＳＤ素子
を構成することのできるＰＳＤ素子内蔵半導体集積回路
を提供することを目的としている。
ためになされたもので、Ｐ+基板上のＮ - 型低濃度拡散層
上に構成するバイポーラ素子と同一基板上にＰＳＤ素子
を構成することのできるＰＳＤ素子内蔵半導体集積回路
を提供することを目的としている。
【０００７】
【課題を解決するための手段】この発明に係るＰＳＤ素
子内蔵半導体集積回路は、Ｐ+基板上にＮ - 型低濃度拡散
層上をエピタキシャル成長してなる構成において、該Ｐ
+基板とＮ - 型低濃度拡散層上との界面に形成したＮ+埋
込み層と、その上に形成したＰ + 型分離拡散層とでＰＳ
Ｄ素子を構成したものである。
子内蔵半導体集積回路は、Ｐ+基板上にＮ - 型低濃度拡散
層上をエピタキシャル成長してなる構成において、該Ｐ
+基板とＮ - 型低濃度拡散層上との界面に形成したＮ+埋
込み層と、その上に形成したＰ + 型分離拡散層とでＰＳ
Ｄ素子を構成したものである。
【０００８】また、この発明に係るＰＳＤ素子内蔵半導
体集積回路は、上記ＰＳＤ素子部を小さく分割して配置
形成し、隣接するＰＳＤ素子部の間を抵抗値の高いＰ-
拡散層で接続したものである。
体集積回路は、上記ＰＳＤ素子部を小さく分割して配置
形成し、隣接するＰＳＤ素子部の間を抵抗値の高いＰ-
拡散層で接続したものである。
【０００９】
【作用】この発明においては、ＰＳＤ素子を、Ｐ+基板
上にエピタキシャル成長させたＮ - 型低濃度拡散層内に
形成するようにしたので、ＰＳＤ素子をバイポーラ素子
と同一基板上に形成することができる。
上にエピタキシャル成長させたＮ - 型低濃度拡散層内に
形成するようにしたので、ＰＳＤ素子をバイポーラ素子
と同一基板上に形成することができる。
【００１０】また、本発明においては、上記Ｎ+埋込み
層とＰ + 型分離拡散層とでＰＳＤ素子を構成することに
より、バイポーラ素子を形成する工程に新たな工程を加
えることなく、ＰＳＤ素子を構成することができる。
層とＰ + 型分離拡散層とでＰＳＤ素子を構成することに
より、バイポーラ素子を形成する工程に新たな工程を加
えることなく、ＰＳＤ素子を構成することができる。
【００１１】また、本発明においては、上記Ｎ+埋込み
層とＰ + 型分離拡散層とのＰＮ接合を半導体装置表面か
ら深いところに設けることにより、波長の長い赤外領域
での感度が高いＰＳＤ素子を得ることができる。
層とＰ + 型分離拡散層とのＰＮ接合を半導体装置表面か
ら深いところに設けることにより、波長の長い赤外領域
での感度が高いＰＳＤ素子を得ることができる。
【００１２】また、本発明においては、ＰＳＤ素子を小
さく分割して半導体装置内に配置し、さらに該ＰＳＤ素
子間を高抵抗値のＰ-領域で接続することにより、全体
としての抵抗値を上げ、電流の分流比のばらつきを小さ
くすることができる。
さく分割して半導体装置内に配置し、さらに該ＰＳＤ素
子間を高抵抗値のＰ-領域で接続することにより、全体
としての抵抗値を上げ、電流の分流比のばらつきを小さ
くすることができる。
【００１３】
【実施例】実施例１． 図１(a) ，(b) は、本発明の第１の実施例によるＰＳＤ
素子内蔵半導体集積回路の構成を示す断面図及び平面図
である。図において、４はＰ + （第２導電形の高濃度）
の基板、５はＰ+基板４上にエピタキシャル成長により
形成されたＮ - 型低濃度（第１導電形低濃度）拡散層、
７は上記Ｐ + 基板４とＮ - 型低濃度拡散層５との界面に形
成されたＮ + （第１導電形高濃度）埋込み層、６は上記
Ｎ - 型低濃度拡散層５中に形成されたＰ + 型（第２導電形
高濃度）分離拡散層、３は上記Ｐ + 型分離拡散層６に接
続して設けられた電極、８は光が入射する入射エリア、
１０はバイポーラ素子部、２０は上記入射エリア８と、
上記電極３とを絶縁する絶縁膜である。
素子内蔵半導体集積回路の構成を示す断面図及び平面図
である。図において、４はＰ + （第２導電形の高濃度）
の基板、５はＰ+基板４上にエピタキシャル成長により
形成されたＮ - 型低濃度（第１導電形低濃度）拡散層、
７は上記Ｐ + 基板４とＮ - 型低濃度拡散層５との界面に形
成されたＮ + （第１導電形高濃度）埋込み層、６は上記
Ｎ - 型低濃度拡散層５中に形成されたＰ + 型（第２導電形
高濃度）分離拡散層、３は上記Ｐ + 型分離拡散層６に接
続して設けられた電極、８は光が入射する入射エリア、
１０はバイポーラ素子部、２０は上記入射エリア８と、
上記電極３とを絶縁する絶縁膜である。
【００１４】次に、動作について説明する。図１(a) に
おいて、入射エリア８に赤外領域の波長の長い光が入射
されると、Ｐ + 型分離拡散層６とＮ+埋込み層７との接合
界面付近に上記光が当たることによって、該接合面付近
に電流が発生し、該電流が上記電流発生地点から両電極
３までの経路間の抵抗比で分流されて流れる。
おいて、入射エリア８に赤外領域の波長の長い光が入射
されると、Ｐ + 型分離拡散層６とＮ+埋込み層７との接合
界面付近に上記光が当たることによって、該接合面付近
に電流が発生し、該電流が上記電流発生地点から両電極
３までの経路間の抵抗比で分流されて流れる。
【００１５】本実施例においては、ＰＳＤ素子を、Ｐ+
基板４上のエピタキシャル成長したＮ - 型低濃度拡散層
５内に形成した構成としているので、Ｐ+基板４上のエ
ピタキシャル成長したＮ - 型低濃度拡散層５内に形成さ
れるバイポーラ素子と、上記ＰＳＤ素子を同一基板上に
構成することが可能となる。
基板４上のエピタキシャル成長したＮ - 型低濃度拡散層
５内に形成した構成としているので、Ｐ+基板４上のエ
ピタキシャル成長したＮ - 型低濃度拡散層５内に形成さ
れるバイポーラ素子と、上記ＰＳＤ素子を同一基板上に
構成することが可能となる。
【００１６】図９(a) ，(b) ，(c) はＰＮ接合面の深さ
とＰＳＤ素子の感度の関係を示した模式図であり、図９
(a) は感度測定に使用したＰＳＤ素子の構造図、図９
(b) は図９(a) に示すＰＳＤ素子の等価回路図、図９
(c) は上記ＰＳＤ素子における入射波長と感度の関係を
測定した結果を示すグラフである。図に示すように、接
合面が表面から深いところに位置しているＰＳＤ素子
は、赤外領域の波長の長い光に対する感度が高い。図４
に示した従来のＰＳＤ素子においては、Ｐ-拡散層２が
低濃度であるために、Ｐ-拡散層２を深く設けることが
できず、そのため、Ｎ+型基板１との接合面で構成され
るＰＳＤ素子を深いところに設けることができなかった
が、しかるに実施例においては、ＰＳＤ素子が、深いＰ
+ 型分離拡散層６とＮ+埋込み層７との接合面において形
成されるため、ＰＳＤ素子を表面から深い位置に設ける
ことが可能となり、赤外領域の波長の長い光に対する感
度が高いＰＳＤ素子を得ることが可能となる。
とＰＳＤ素子の感度の関係を示した模式図であり、図９
(a) は感度測定に使用したＰＳＤ素子の構造図、図９
(b) は図９(a) に示すＰＳＤ素子の等価回路図、図９
(c) は上記ＰＳＤ素子における入射波長と感度の関係を
測定した結果を示すグラフである。図に示すように、接
合面が表面から深いところに位置しているＰＳＤ素子
は、赤外領域の波長の長い光に対する感度が高い。図４
に示した従来のＰＳＤ素子においては、Ｐ-拡散層２が
低濃度であるために、Ｐ-拡散層２を深く設けることが
できず、そのため、Ｎ+型基板１との接合面で構成され
るＰＳＤ素子を深いところに設けることができなかった
が、しかるに実施例においては、ＰＳＤ素子が、深いＰ
+ 型分離拡散層６とＮ+埋込み層７との接合面において形
成されるため、ＰＳＤ素子を表面から深い位置に設ける
ことが可能となり、赤外領域の波長の長い光に対する感
度が高いＰＳＤ素子を得ることが可能となる。
【００１７】また、バイポーラトランジスタを形成する
際には、バイポーラトランジスタ間の分離のために、バ
イポーラトランジスタ間にＰ + 型分離拡散層を設ける必
要があり、さらに、ＮＰＮトランジスタや他のバイポー
ラ素子を形成するためにはＮ + 埋込み層７を設ける必要
がある。このため、バイポーラ素子のＰ + 型分離拡散層
６を設ける工程、およびＮ+埋込み層７を設ける拡散工
程と同時に、ＰＳＤ素子のＰ + 型分離拡散層６と、Ｎ+埋
込み層７を形成することにより、バイポーラ素子を形成
する工程に新たな工程を加えることなく、ＰＳＤ素子を
形成することができる。
際には、バイポーラトランジスタ間の分離のために、バ
イポーラトランジスタ間にＰ + 型分離拡散層を設ける必
要があり、さらに、ＮＰＮトランジスタや他のバイポー
ラ素子を形成するためにはＮ + 埋込み層７を設ける必要
がある。このため、バイポーラ素子のＰ + 型分離拡散層
６を設ける工程、およびＮ+埋込み層７を設ける拡散工
程と同時に、ＰＳＤ素子のＰ + 型分離拡散層６と、Ｎ+埋
込み層７を形成することにより、バイポーラ素子を形成
する工程に新たな工程を加えることなく、ＰＳＤ素子を
形成することができる。
【００１８】実施例２． 図２および３は本発明の第２の実施例におけるＰＳＤ素
子の構成を示す断面を模式的に表した図であり、図３は
図２の平面図である。図２，３において、４はＰ+基
板、５はこのＰ+基板４の上にエピタキシャル成長した
Ｎ - 型低濃度拡散層、７はＮ+埋込み層、６はＰ + 型分離
拡散層、８は入射エリア、９はＰ + 型分離拡散層６より
抵抗値が高いＰ-拡散膜、２０は絶縁膜である。本実施
例のＰＳＤ素子は、図２に示すように、上記実施例１の
ＰＳＤ素子を電極３間で小さく分割した後、図３に示す
ように配列させ、Ｐ-拡散膜９で接続したものである。
子の構成を示す断面を模式的に表した図であり、図３は
図２の平面図である。図２，３において、４はＰ+基
板、５はこのＰ+基板４の上にエピタキシャル成長した
Ｎ - 型低濃度拡散層、７はＮ+埋込み層、６はＰ + 型分離
拡散層、８は入射エリア、９はＰ + 型分離拡散層６より
抵抗値が高いＰ-拡散膜、２０は絶縁膜である。本実施
例のＰＳＤ素子は、図２に示すように、上記実施例１の
ＰＳＤ素子を電極３間で小さく分割した後、図３に示す
ように配列させ、Ｐ-拡散膜９で接続したものである。
【００１９】図７(a) ，(b) は従来のＰＳＤ素子の電気
的構成、および本実施例２のＰＳＤ素子の電気的構成を
それぞれ示す断面図である。図において、ｎは入射エリ
ア８における光の入射した位置、ｍは入射した光により
電流が発生した位置、ｈは上記位置ｎと位置ｍとの間の
距離、Ｉ1 ，Ｉ2 ，Ｉ4 ，Ｉ5 は各電極から出力される
電流、ｌ1 ，ｌ2 ，ｌ4 ，ｌ5 は各電極から位置ｎまで
の距離、ｒ1 ，ｒ2 は電極から位置ｍまでの抵抗値、ｒ
6 は位置ｍから位置ｎまでの抵抗値、ｒ4 ，ｒ5 は位置
ｎから各電極までの抵抗値である。
的構成、および本実施例２のＰＳＤ素子の電気的構成を
それぞれ示す断面図である。図において、ｎは入射エリ
ア８における光の入射した位置、ｍは入射した光により
電流が発生した位置、ｈは上記位置ｎと位置ｍとの間の
距離、Ｉ1 ，Ｉ2 ，Ｉ4 ，Ｉ5 は各電極から出力される
電流、ｌ1 ，ｌ2 ，ｌ4 ，ｌ5 は各電極から位置ｎまで
の距離、ｒ1 ，ｒ2 は電極から位置ｍまでの抵抗値、ｒ
6 は位置ｍから位置ｎまでの抵抗値、ｒ4 ，ｒ5 は位置
ｎから各電極までの抵抗値である。
【００２０】次に動作について説明する。図２に示すＰ
ＳＤ素子において、入射エリア８に入射した光が、Ｐ +
型分離拡散層６とＮ+埋込み層７の接合面付近に当たる
ことによって電流が発生する。入射エリア８のひとつに
入射した光により発生した電流は、その入射エリアの箇
所からみた両方の電極３までの抵抗の値により分流され
る。分流された電流の値により位置を判別する。従来の
ＰＳＤ素子においては、入射エリアに光が入射した位置
と、電極に流れる電流との間には、 ｒ1 ：ｒ2 ＝ √（ｌ12＋ｈ2 ）：√（ｌ22＋ｈ2 ） の関係が成り立つが、電極からの電流比Ｉ２ ：Ｉ１ ＝ｒ1 ：ｒ2 は厳密には入射エリアにおける光の入射した位置ｎを示
すものではない。本実施例のＰＳＤ素子においては、ｒ
4 ，ｒ5 はｒ6 より十分大きいため、電極からの電流比
と光の入射した位置ｎとの間には、Ｉ５ : Ｉ４ ＝ｒ4 ：ｒ5 ＝ｌ4 ：ｌ5 の関係が成り立つ。このため、電極から出力される光の
入射によって発生する電流の比を求めることによって、
光の入射位置を示すｌ4 ：ｌ5 を正確に知ることができ
る。これによって本実施例２においては従来よりも、よ
り正しく位置を検出することができる。
ＳＤ素子において、入射エリア８に入射した光が、Ｐ +
型分離拡散層６とＮ+埋込み層７の接合面付近に当たる
ことによって電流が発生する。入射エリア８のひとつに
入射した光により発生した電流は、その入射エリアの箇
所からみた両方の電極３までの抵抗の値により分流され
る。分流された電流の値により位置を判別する。従来の
ＰＳＤ素子においては、入射エリアに光が入射した位置
と、電極に流れる電流との間には、 ｒ1 ：ｒ2 ＝ √（ｌ12＋ｈ2 ）：√（ｌ22＋ｈ2 ） の関係が成り立つが、電極からの電流比Ｉ２ ：Ｉ１ ＝ｒ1 ：ｒ2 は厳密には入射エリアにおける光の入射した位置ｎを示
すものではない。本実施例のＰＳＤ素子においては、ｒ
4 ，ｒ5 はｒ6 より十分大きいため、電極からの電流比
と光の入射した位置ｎとの間には、Ｉ５ : Ｉ４ ＝ｒ4 ：ｒ5 ＝ｌ4 ：ｌ5 の関係が成り立つ。このため、電極から出力される光の
入射によって発生する電流の比を求めることによって、
光の入射位置を示すｌ4 ：ｌ5 を正確に知ることができ
る。これによって本実施例２においては従来よりも、よ
り正しく位置を検出することができる。
【００２１】図８は本実施例２のＰＳＤ素子の回路構成
を模式的に表した図である。図において、ｒ1 〜ｒ24は
全て同じ抵抗値Ｒを有する抵抗、Ｏ1 ，Ｏ2 は出力端
子、D1〜D12 は分割配置されたＰＳＤである。
を模式的に表した図である。図において、ｒ1 〜ｒ24は
全て同じ抵抗値Ｒを有する抵抗、Ｏ1 ，Ｏ2 は出力端
子、D1〜D12 は分割配置されたＰＳＤである。
【００２２】次に本実施例の動作を図８について説明す
る。たとえば、ＰＳＤ素子D6に光が入射し、電流Ｉo が
発生すると、電流はＰＳＤ素子D6からみた出力端子Ｏ１
までのインピーダンスＺ1 と、ＰＳＤ素子D6からみた出
力端子Ｏ２までのインピーダンスＺ2 とで分流されるこ
とになる。インピーダンスＺ1 と、インピーダンスＺ2
は、数１，数２に示すように求められる。
る。たとえば、ＰＳＤ素子D6に光が入射し、電流Ｉo が
発生すると、電流はＰＳＤ素子D6からみた出力端子Ｏ１
までのインピーダンスＺ1 と、ＰＳＤ素子D6からみた出
力端子Ｏ２までのインピーダンスＺ2 とで分流されるこ
とになる。インピーダンスＺ1 と、インピーダンスＺ2
は、数１，数２に示すように求められる。
【００２３】
【数１】
【００２４】
【数２】
【００２５】本実施例における出力端子Ｏ１に流れる電
流をＩ1 、Ｏ２に流れる電流Ｉ2 とし、その比Ｉ1 ：Ｉ
2 を、インピーダンスＺ1 とインピーダンスＺ2 から求
めると次のようになる。 Ｉ1 ＋Ｉ2 ＝Ｉ0 よって、 Ｉ1 ×Ｚ1 ＝Ｉ2 ×Ｚ2 Ｉ1 ×０．４２９×Ｒ＝Ｉ2 ×０．７０６×Ｒ Ｉ1 ：Ｉ2 ＝０．７０６：０．４２９ 上記のように、光の入射する箇所によってＺ1 とＺ2 の
比が変わるため、電流Ｉ1 ，Ｉ2 の比が変化する。この
比を検出することで、逆に光の入射箇所を判別すること
ができる。
流をＩ1 、Ｏ２に流れる電流Ｉ2 とし、その比Ｉ1 ：Ｉ
2 を、インピーダンスＺ1 とインピーダンスＺ2 から求
めると次のようになる。 Ｉ1 ＋Ｉ2 ＝Ｉ0 よって、 Ｉ1 ×Ｚ1 ＝Ｉ2 ×Ｚ2 Ｉ1 ×０．４２９×Ｒ＝Ｉ2 ×０．７０６×Ｒ Ｉ1 ：Ｉ2 ＝０．７０６：０．４２９ 上記のように、光の入射する箇所によってＺ1 とＺ2 の
比が変わるため、電流Ｉ1 ，Ｉ2 の比が変化する。この
比を検出することで、逆に光の入射箇所を判別すること
ができる。
【００２６】実施例３．図５(a) ，(b) はこの発明の第
３の実施例を示す平面図及び断面図である。図に示すよ
うに、入射エリア８を一列に配置し、Ｐ- 拡散膜９によ
って直列に接続することにより、入射エリアの面積、お
よびＰＮ接合部の面積を大きくして、入射光の範囲が変
化したり、入射光が上下にずれたりしても、より多くの
入射エリアに光を入射させ、発生する電流を増し、位置
検出の誤差を小さくすることができる。
３の実施例を示す平面図及び断面図である。図に示すよ
うに、入射エリア８を一列に配置し、Ｐ- 拡散膜９によ
って直列に接続することにより、入射エリアの面積、お
よびＰＮ接合部の面積を大きくして、入射光の範囲が変
化したり、入射光が上下にずれたりしても、より多くの
入射エリアに光を入射させ、発生する電流を増し、位置
検出の誤差を小さくすることができる。
【００２７】実施例４．図６(a) ，(b) はこの発明の第
４の実施例を示す平面図及び断面図である。本図に示す
ＰＳＤ素子は、小さく分割した入射エリア８を、電極３
の間で、複数列に並べて配置し、各列内の入射エリア８
をＰ- 拡散膜９により直列に接続し、さらに、各列間を
Ｐ- 拡散膜９により並列に接続したものである。
４の実施例を示す平面図及び断面図である。本図に示す
ＰＳＤ素子は、小さく分割した入射エリア８を、電極３
の間で、複数列に並べて配置し、各列内の入射エリア８
をＰ- 拡散膜９により直列に接続し、さらに、各列間を
Ｐ- 拡散膜９により並列に接続したものである。
【００２８】本実施例４においては、第３の実施例と比
較して、入射した光の範囲（即ち面積）が小さい場合、
できるだけ入射エリア部分の共通抵抗を小さくすること
により、電極までの間で発生する抵抗比の誤差を減少さ
せることによって、位置を正確に検出することができ
る。
較して、入射した光の範囲（即ち面積）が小さい場合、
できるだけ入射エリア部分の共通抵抗を小さくすること
により、電極までの間で発生する抵抗比の誤差を減少さ
せることによって、位置を正確に検出することができ
る。
【００２９】また、図３と比較して、入射エリア８間を
上下左右方向に接続するＰ- 拡散膜９がないので、入射
エリア８を数多く設けることができ、入射光の範囲が小
さい場合、電流をより多く発生させることができ、位置
検出の精度を上げることができる。
上下左右方向に接続するＰ- 拡散膜９がないので、入射
エリア８を数多く設けることができ、入射光の範囲が小
さい場合、電流をより多く発生させることができ、位置
検出の精度を上げることができる。
【００３０】
【発明の効果】以上のように、この発明によれば、ＰＳ
Ｄ素子を、Ｐ + 型分離拡散層とＮ+埋込み層とで構成した
ことによって、バイポーラ素子と同一基板に構成するこ
とができ、ＰＳＤ素子内蔵半導体集積回路の実装面積を
小さくできる効果がある。
Ｄ素子を、Ｐ + 型分離拡散層とＮ+埋込み層とで構成した
ことによって、バイポーラ素子と同一基板に構成するこ
とができ、ＰＳＤ素子内蔵半導体集積回路の実装面積を
小さくできる効果がある。
【００３１】また、この発明によれば、ＰＳＤ素子を半
導体基板上に小さく分割して配置し、その間をＰ-層か
らなる抵抗で接続することで、より位置検出精度の高い
ＰＳＤ素子が得られる効果がある。
導体基板上に小さく分割して配置し、その間をＰ-層か
らなる抵抗で接続することで、より位置検出精度の高い
ＰＳＤ素子が得られる効果がある。
【００３２】また、この発明によれば、ＰＳＤ素子を表
面から深い位置に設けることにより、赤外領域の波長の
長い光に対する感度が高いＰＳＤ素子を得ることが可能
となる。
面から深い位置に設けることにより、赤外領域の波長の
長い光に対する感度が高いＰＳＤ素子を得ることが可能
となる。
【図１】この発明の第１の実施例によるＰＳＤ素子の構
造を示す断面図（図１(a))、及び平面図（図１(b))であ
る。
造を示す断面図（図１(a))、及び平面図（図１(b))であ
る。
【図２】この発明の第２の実施例によるＰＳＤ素子の構
造を示す断面図である。
造を示す断面図である。
【図３】この発明の第２の実施例によるＰＳＤ素子の配
置図である。
置図である。
【図４】従来のＰＳＤ素子の構成を示す断面図である。
【図５】この発明の第３の実施例によるＰＳＤ素子の平
面図（図５(a))及び断面図（図５(b))である。
面図（図５(a))及び断面図（図５(b))である。
【図６】この発明の第４の実施例によるＰＳＤ素子の平
面図（図６(a))及び断面図（図６(b))である。
面図（図６(a))及び断面図（図６(b))である。
【図７】従来のＰＳＤ素子の電気的構成を示す断面図
（図７(a))及びこの発明の第２の実施例によるＰＳＤ素
子の電気的構成を示す断面図（図７(b))である。
（図７(a))及びこの発明の第２の実施例によるＰＳＤ素
子の電気的構成を示す断面図（図７(b))である。
【図８】この発明の第２の実施例によるＰＳＤ素子の回
路構成を示す模式図である。
路構成を示す模式図である。
【図９】従来のＰＳＤ素子におけるＰＮ接合面の深さと
感度の関係を示す模式図である。
感度の関係を示す模式図である。
１ Ｎ+基板 ２ Ｐ-拡散層 ３ 電極 ３ａ Ｐ+拡散層 ４ Ｐ+基板 ５ Ｎ - 型低濃度拡散層 ６ Ｐ + 型分離拡散層 ７ Ｎ+埋込み層 ９ Ｐ-拡散層 １０ バイポーラ素子部 ２０ 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−244774（ＪＰ，Ａ) 特開 昭63−56966（ＪＰ，Ａ) 特開 昭64−53472（ＪＰ，Ａ) 特開 昭63−1904（ＪＰ，Ａ) 特開 昭62−39713（ＪＰ，Ａ) 特開 平５−190892（ＪＰ，Ａ) 特開 平５−93652（ＪＰ，Ａ) 特開 平５−302818（ＪＰ，Ａ) 特開 昭61−155801（ＪＰ，Ａ) 特開 平５−335618（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/10 - 31/16
Claims (5)
- 【請求項１】 位置検出装置を内蔵する半導体集積回路
において、 第１導電形高濃度基板上にエピタキシャル成長された第
２導電形低濃度拡散層が形成され、 上記第１導電形高濃度基板と、上記第２導電形低濃度拡
散層との間に、第２導電形高濃度埋込み層が形成され、 該第２導電形高濃度埋込み層上の上記第２導電形低濃度
拡散層中に、第１導電形高濃度分離拡散層が形成され、 上記第２導電形高濃度埋込み層と上記第１導電形高濃度
分離拡散層とにより、上記位置検出装置が構成されてい
ることを特徴とする半導体集積回路。 - 【請求項２】 上記第２導電形高濃度埋込み層上の上記
第２導電形低濃度拡散層内にバイポーラトランジスタを
形成させ、さらに上記第１導電形高濃度分離拡散層によ
り分離したバイポーラ素子部を上記第１導電形高濃度の
同一基板上に構成したことを特徴とする請求項１に記載
の半導体集積回路。 - 【請求項３】 上記位置検出装置は、上記第１導電形高
濃度基板上に分割して配置形成されるとともに、互いに
隣接する上記位置検出装置間は、上記第２導電形低濃度
拡散層の表面領域に形成された第１導電形低濃度拡散層
により接続されていることを特徴とする請求項１または
請求項２のいずれかに記載の半導体集積回路。 - 【請求項４】 上記位置検出装置は、碁盤の目状に分割
して配置形成され、縦横方向において互いに隣接する上
記位置検出装置どうしは、上記第２導電形低濃度拡散層
の表面領域に形成された第１導電形低濃度拡散層により
接続されていることを特徴とする請求項３に記載の半導
体集積回路。 - 【請求項５】 上記位置検出装置は、複数列に分割して
配置形成され、かつその複数列には分割された複数の上
記位置検出装置がそれぞれ直列に配置され、それぞれの
列において複数の上記位置検出装置は上記第２導電形低
濃度拡散層の表面領域に形成された第１導電形低濃度拡
散層により接続されていることを特徴とする請求項３に
記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2590693A JP3347792B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2590693A JP3347792B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244454A JPH06244454A (ja) | 1994-09-02 |
| JP3347792B2 true JP3347792B2 (ja) | 2002-11-20 |
Family
ID=12178831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2590693A Expired - Fee Related JP3347792B2 (ja) | 1993-02-16 | 1993-02-16 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3347792B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2828244B2 (ja) * | 1995-09-26 | 1998-11-25 | シャープ株式会社 | 受光素子 |
-
1993
- 1993-02-16 JP JP2590693A patent/JP3347792B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244454A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5547879A (en) | Method of making position sensing photosensor device | |
| US6686634B2 (en) | Semiconductor device and a method of producing the same | |
| KR0155991B1 (ko) | 절연 게이트 트랜지스터용 mos 파일럿 구조체 | |
| JPS6229904B2 (ja) | ||
| JP2751650B2 (ja) | 半導体回路 | |
| JP3347792B2 (ja) | 半導体集積回路 | |
| JP3108528B2 (ja) | 光位置検出半導体装置 | |
| KR950004616A (ko) | 광전자집적회로 및 그 제조방법 | |
| JPH0775260B2 (ja) | 半導体装置 | |
| JPS60147154A (ja) | 抵抗構造体 | |
| US5939768A (en) | Vertical bipolar power transistor with an integrated sensing circuit | |
| JP3275595B2 (ja) | 半導体センサの製造方法 | |
| US20030186470A1 (en) | Structure and method for determining edges of regions in a semiconductor wafer | |
| JPH0644618B2 (ja) | 半導体受光装置 | |
| JP2001177083A (ja) | 半導体装置およびその検査方法 | |
| JPS5845830B2 (ja) | 集積回路とその製法 | |
| JP3794606B2 (ja) | 受光素子用接合容量 | |
| JP3012227B2 (ja) | 半導体装置 | |
| JPH02196463A (ja) | 回路内蔵受光素子 | |
| JP4180708B2 (ja) | 半導体位置検出器 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPH02205079A (ja) | 回路内蔵受光素子 | |
| JPH04245483A (ja) | 半導体装置 | |
| JP2001015797A (ja) | 光入射位置検出用半導体装置およびその製造方法 | |
| JP2625834B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |