JP2625834B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2625834B2 JP2625834B2 JP5213588A JP5213588A JP2625834B2 JP 2625834 B2 JP2625834 B2 JP 2625834B2 JP 5213588 A JP5213588 A JP 5213588A JP 5213588 A JP5213588 A JP 5213588A JP 2625834 B2 JP2625834 B2 JP 2625834B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- conductivity type
- external connection
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラ集積回路に関し、特に高耐圧バイ
ポーラ集積回路のＮ型エピタキシャル層内のＰ型反転層
の検出と、分離領域間のリークの検出とがウェハー検査
時に行なうことのできる半導体装置に関する。
ポーラ集積回路のＮ型エピタキシャル層内のＰ型反転層
の検出と、分離領域間のリークの検出とがウェハー検査
時に行なうことのできる半導体装置に関する。
高耐圧バイポーラ集積回路はエピタキシャルの不純物
濃度が薄く、厚いという特徴をもっているため、、エピ
タキシャル成長時に基板の埋込層とエピタキシャル層界
面にＰ層が生じ易く、又上下拡散領域法の場合分離領域
間が目合わせずれのために分離されてないという誤動作
が生じることがあった。従来、これらの不具合を検出す
る場合、途中の拡散工程でウェハーを数枚抜き取り、１
枚につき数箇所の検査を行なっていた。
濃度が薄く、厚いという特徴をもっているため、、エピ
タキシャル成長時に基板の埋込層とエピタキシャル層界
面にＰ層が生じ易く、又上下拡散領域法の場合分離領域
間が目合わせずれのために分離されてないという誤動作
が生じることがあった。従来、これらの不具合を検出す
る場合、途中の拡散工程でウェハーを数枚抜き取り、１
枚につき数箇所の検査を行なっていた。
上述した従来の拡散不具合検出方法は、拡散ロットの
良否判定を数枚のウェハーの数箇所のペレットで代表さ
せるもので、すべてのペレットについての不具合を検出
できなかった。
良否判定を数枚のウェハーの数箇所のペレットで代表さ
せるもので、すべてのペレットについての不具合を検出
できなかった。
本発明による半導体装置は、一導電型の半導体基板と
同一導電型の絶縁拡散層で囲まれた矩形状の反対導電型
の第１領域と、該第１領域の直交する２辺と前記絶縁拡
散層を隔てて接する反対導電型の第２領域とから成り、
第１領域にはNPNトランジスタが形成され、エミッタは
前記絶縁拡散層に電気的に接続され、コレクタは第１の
外部接続用パッドに接続され、ベースは第１領域と電気
的に接続され、かつ、第２の外部接続用パッドに接続さ
れることを特徴とする。又、上記第１領域，第２領域の
内、少なくとも第１領域底面にはN+型埋込層が含まれる
ことを特徴とする。
同一導電型の絶縁拡散層で囲まれた矩形状の反対導電型
の第１領域と、該第１領域の直交する２辺と前記絶縁拡
散層を隔てて接する反対導電型の第２領域とから成り、
第１領域にはNPNトランジスタが形成され、エミッタは
前記絶縁拡散層に電気的に接続され、コレクタは第１の
外部接続用パッドに接続され、ベースは第１領域と電気
的に接続され、かつ、第２の外部接続用パッドに接続さ
れることを特徴とする。又、上記第１領域，第２領域の
内、少なくとも第１領域底面にはN+型埋込層が含まれる
ことを特徴とする。
次に、図面を参照して、本発明をより詳細に説明す
る。
る。
第１図は本発明の一実施例を示すもので、同図（ａ）
は平面図、同図（ｂ）は同図（ａ）中の切断線Ｉ−Ｉ′
に沿った断面図である。101はＰ型半導体基板、102はア
ンチモンから成る20〜30Ω／□の埋込アンチモン層、10
3はボロンから成る100〜200Ω／□の埋込ボロン層、104
はリンを含む４〜６ΩcmのＮ型エピタキシャル層で厚さ
は15〜20μｍある。105はＮ型エピタキシャル層104の表
面に形成された約0.5μｍの厚さの酸化膜、106は10Ω／
□のボロンが1200℃で４時間押し込まれた状態の絶縁拡
散層、107は接合深さ２μｍで100Ω／□のベースボロン
層、108は接合深さ1.5μｍで６Ω／□のエミッタリン
層、109はエミッタリン層108と同時に形成されたコレク
タリン層、110はエミッタリン層108と同時に形成された
N+コレクタ層、111は電極用コンタクト、112は膜厚1.6
μｍのアルミニウム電極、113は絶縁拡散層コンタク
ト、114は外部接続用パッド、115は外部接続用パッドで
ある。
は平面図、同図（ｂ）は同図（ａ）中の切断線Ｉ−Ｉ′
に沿った断面図である。101はＰ型半導体基板、102はア
ンチモンから成る20〜30Ω／□の埋込アンチモン層、10
3はボロンから成る100〜200Ω／□の埋込ボロン層、104
はリンを含む４〜６ΩcmのＮ型エピタキシャル層で厚さ
は15〜20μｍある。105はＮ型エピタキシャル層104の表
面に形成された約0.5μｍの厚さの酸化膜、106は10Ω／
□のボロンが1200℃で４時間押し込まれた状態の絶縁拡
散層、107は接合深さ２μｍで100Ω／□のベースボロン
層、108は接合深さ1.5μｍで６Ω／□のエミッタリン
層、109はエミッタリン層108と同時に形成されたコレク
タリン層、110はエミッタリン層108と同時に形成された
N+コレクタ層、111は電極用コンタクト、112は膜厚1.6
μｍのアルミニウム電極、113は絶縁拡散層コンタク
ト、114は外部接続用パッド、115は外部接続用パッドで
ある。
本発明によるNPNトランジスタのエミッタ層108を絶縁
拡散層106と接続し、コレクタエピタキシャル層104を外
部接続用パッド114に導出し、ベースボロン層107をNPN
トランジスタの属するエピタキシャル領域に隣接するエ
ピタキシャル領域と電気的に接続して、更に外部接続用
パッド115に導出することによりテスターによるウェハ
ーの電気特性チェック時に分離されたエピタキシャル層
間のリーク,NPNトランジスタの飽和特性の傾きによる埋
込Sb層102上のＰ型反転層検出がペレット毎に可能とな
る。この様にすべてのペレットについてペレットの不具
合をチェックできるので不良ペレットが次工程に流れる
ことがなくなる。
拡散層106と接続し、コレクタエピタキシャル層104を外
部接続用パッド114に導出し、ベースボロン層107をNPN
トランジスタの属するエピタキシャル領域に隣接するエ
ピタキシャル領域と電気的に接続して、更に外部接続用
パッド115に導出することによりテスターによるウェハ
ーの電気特性チェック時に分離されたエピタキシャル層
間のリーク,NPNトランジスタの飽和特性の傾きによる埋
込Sb層102上のＰ型反転層検出がペレット毎に可能とな
る。この様にすべてのペレットについてペレットの不具
合をチェックできるので不良ペレットが次工程に流れる
ことがなくなる。
第１図（ａ）は本発明の一実施例の平面図、同図（ｂ）
は同平面図の切断線Ｉ−Ｉ′での断面図である。 101……Ｐ型半導体基板、102……埋込アンチモン層、10
3……埋込ボロン層、104……Ｎ型エピタキシャル層、10
5……酸化膜、106……絶縁拡散層、107……ベースボロ
ン層、108……エミッタリン層、109……コレクタリン
層、110……N+コンタクト層、111……電極用コレクト、
112……アルミニウム電極、113……絶縁拡散層コンタク
ト、114……外部接続用パッド、115……外部接続用パッ
ド。
は同平面図の切断線Ｉ−Ｉ′での断面図である。 101……Ｐ型半導体基板、102……埋込アンチモン層、10
3……埋込ボロン層、104……Ｎ型エピタキシャル層、10
5……酸化膜、106……絶縁拡散層、107……ベースボロ
ン層、108……エミッタリン層、109……コレクタリン
層、110……N+コンタクト層、111……電極用コレクト、
112……アルミニウム電極、113……絶縁拡散層コンタク
ト、114……外部接続用パッド、115……外部接続用パッ
ド。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73
Claims (1)
- 【請求項１】一導電型の半導体基板と同一導電型の絶縁
拡散層で囲まれた矩形状の反対導電型の第１領域と、該
第１領域の直交する２辺と前記絶縁拡散層を隔てて接す
る反対導電型の第２領域とを含み、前記第１領域にはNP
Nトランジスタが形成され、エミッタは前記絶縁拡散層
に電気的に接続され、コレクタは第１の外部接続用パッ
ドに接続されベースは前記第２領域と電気的に接続さ
れ、かつ、第２の外部接続用パッドに接続されることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213588A JP2625834B2 (ja) | 1988-03-04 | 1988-03-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213588A JP2625834B2 (ja) | 1988-03-04 | 1988-03-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01225358A JPH01225358A (ja) | 1989-09-08 |
| JP2625834B2 true JP2625834B2 (ja) | 1997-07-02 |
Family
ID=12906426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5213588A Expired - Lifetime JP2625834B2 (ja) | 1988-03-04 | 1988-03-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2625834B2 (ja) |
-
1988
- 1988-03-04 JP JP5213588A patent/JP2625834B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01225358A (ja) | 1989-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0216017B2 (ja) | ||
| JPH0441500B2 (ja) | ||
| JP2625834B2 (ja) | 半導体装置 | |
| JPH06177390A (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
| JPH0311107B2 (ja) | ||
| JP2802459B2 (ja) | フォト・トライアック | |
| JP3089755B2 (ja) | 半導体集積回路装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPH0710499Y2 (ja) | 可変容量ダイオ−ド装置 | |
| JPH09283534A (ja) | 半導体装置の製造方法 | |
| JPS5871655A (ja) | 半導体装置 | |
| JPS61208871A (ja) | 横型トランジスタ装置 | |
| JPH05121418A (ja) | 半導体装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPS587845A (ja) | バイポ−ラ集積回路の保護回路 | |
| JP2649080B2 (ja) | 半導体装置のモニタ方法 | |
| JP3134341B2 (ja) | 半導体装置 | |
| JPS61284961A (ja) | 半導体装置 | |
| JPH0621344A (ja) | 半導体装置 | |
| JPH0614537B2 (ja) | Ｉ▲下２▼ｌ半導体装置 | |
| JPS60123050A (ja) | 半導体集積回路 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JPS629663A (ja) | 半導体装置 | |
| JPH0263155A (ja) | 半導体集積回路装置 | |
| JPH0132666B2 (ja) |