JP3344352B2

JP3344352B2 - 半導体装置およびその製造方法

Info

Publication number: JP3344352B2
Application number: JP06661699A
Authority: JP
Inventors: 宏吉田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-03-12
Filing date: 1999-03-12
Publication date: 2002-11-11
Anticipated expiration: 2019-03-12
Also published as: JP2000260950A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インダクタ素子が
組み込まれた半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】近年、半導体装置の内にトランジスタ、
抵抗、容量の他にインダクタ素子（コイル）を組み込む
ことが行われている。高周波動作する集積回路は、信号
源と入力部との間でインピーダンスマッチングがとれな
いと、入力信号に歪みが生じるだけでなく、信号が信号
源側へ反射して効率よく伝送することができなくなると
いう問題がある。抵抗、容量だけでなくインダクタ素子
を用いることで、インピーダンスマッチングをとること
が容易になり、上記の問題を解決することができる。

【０００３】図１３は、インダクタ素子を半導体装置に
組み込んだ状態の従来例を示す模式断面図である。Ｐ型
シリコン基板１上には、酸化膜２が形成されており、酸
化膜２上には層間絶縁膜７が形成されている。層間絶縁
膜７上には第１層目配線８と層間絶縁膜９が形成されて
いる。層間絶縁膜９上には渦巻き状のコイルを構成する
第２層目配線１１が形成されており、第１層目配線８
は、層間絶縁膜９に設けられた接続孔１０を介して、第
２層目配線（コイル）１１の中心端に接続されている。

【０００４】しかし、半導体装置に組み込まれたインダ
クタ素子には、インダクタ素子に交流電流を流すと、磁
束によってコイル下方のシリコン基板中に渦電流が発生
し、渦電流損により電力が無駄に消費されてしまうとい
う欠点がある。特に、インダクタ素子をマッチング回路
等に用いた場合には、高周波特性を悪くする。

【０００５】そのため、従来、インダクタ素子下部のシ
リコン基板に上面または裏面から島状またはストライプ
状に不純物を拡散してＰＮ接合を形成し、素子の動作時
にこれに逆バイアスを印加して空乏層を広げ、渦電流の
発生を抑制することで、素子がインダクタとして動作す
る周波数を向上させていた。

【０００６】図１４は、インダクタ素子を半導体装置に
組み込んだ状態の他の従来例を示す模式断面図である。
Ｐ型シリコン基板１内には、高濃度Ｎ型不純物拡散領域
１６が形成されており、高濃度Ｎ型不純物拡散領域１６
の周囲には、Ｎ型不純物拡散領域１５が形成されてい
る。酸化膜２上には金属配線１８が形成されており、金
属配線１８は、酸化膜２に設けられた接続孔１７を介し
て高濃度Ｎ型不純物拡散領域１６に接続され、Ｎ型不純
物拡散領域１５に電位を供給している。

【０００７】Ｐ型シリコン基板１とＮ型不純物拡散領域
１５とは、ＰＮ接合を形成しており、Ｐ型シリコン基板
１とＮ型不純物拡散領域１５との間に逆バイアスが印加
されると、Ｎ型不純物拡散領域１５の周囲に空乏層領域
が形成される。この空乏層領域は、高い電気絶縁性を有
するので、渦電流を抑制することができる。

【０００８】図１５は、図１４に示す従来例のシリコン
基板にＮ型不純物拡散領域が形成された状態を示す平面
図である。図１５では、直径１４μｍのＮ型不純物拡散
領域１５が、それぞれ４μｍの間隔で配置されている。
ここでは、深さ１０μｍのＮ型不純物拡散領域１５を形
成すると横方向へ７μｍ広がると仮定している。この場
合、空乏層領域に占めるホールの面積比は５５％程度に
なる。

【０００９】

【発明が解決しようとする課題】図１４に示すインダク
タ素子が組み込まれた半導体装置では、渦電流を抑制す
る効果を高めるために、空乏層領域を深く形成しようと
して、シリコン基板の深さ方向へ不純物を拡散させよう
とすると不純物領域が横方向へも広がる。したがって、
特に、サイズの小さなインダクタ素子では、インダクタ
サイズに比べて空乏層領域の面積が小さくなる（不純物
領域の面積が大きくなる）ので、渦電流の低減の効果が
得にくくなり、高周波特性が悪くなるという問題があ
る。

【００１０】本発明の目的は、寸法の小さなインダクタ
素子においても渦電流を抑制する効果を高めることがで
き、また、高周波特性を向上させることのできるインダ
クタ素子が組み込まれた半導体装置およびその製造方法
を提供することにある。

【００１１】

【課題を解決するための手段】本発明の半導体装置は、
半導体基板上にインダクタ素子を形成し、インダクタ素
子下方の半導体基板中に設けられたトレンチ内部に、半
導体基板と逆導電型の高濃度不純物を含んだ多結晶シリ
コン膜を形成して半導体基板との間にＰＮ接合を形成
し、さら前記多結晶シリコン膜を介してトレンチ内部に
高融点金属を埋め込み、前記ＰＮ接合に逆バイアスを印
加することによって、半導体基板内に空乏層を広げるこ
とができることを特徴とする。

【００１２】また、本発明は、インダクタ素子が組み込
まれた半導体装置の製造方法において、インダクタ素子
下方の半導体基板中にホールまたはトレンチを形成し、
半導体基板と逆導電型の高濃度不純物を含んだ多結晶シ
リコン膜を全面に形成し、前記多結晶シリコン膜上に高
融点金属に形成してホールまたはトレンチを高融点金属
で充填し、熱処理を行って前記高濃度不純物を活性化
し、拡散を行って、ホールまたはトレンチの壁面に沿っ
て半導体基板中に高濃度不純物拡散領域を形成し、半導
体基板と高濃度不純物拡散領域との界面にＰＮ接合を形
成することを特徴とする。

【００１３】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００１４】図１は、本発明の半導体装置の第１の実施
の形態を示す模式断面図である。図１に示すように、Ｐ
型シリコン基板１上には、酸化膜２が形成されており、
Ｐ型シリコン基板１および酸化膜２には、Ｐ型シリコン
基板１に対して垂直方向に深くホール４が形成されてい
る。

【００１５】Ｐ型シリコン基板１中には、ホール４の壁
面に沿って高濃度Ｎ型不純物領域６が形成されており、
Ｐ型シリコン基板１と高濃度Ｎ型不純物領域６とは、Ｐ
Ｎ接合を形成している。

【００１６】ホール４の内部には、高濃度Ｎ型不純物が
ドープされた多結晶シリコン５が埋め込まれ、さらに、
酸化膜２の上面に堆積された多結晶シリコン５は、エッ
チングされて、ホール４に埋め込まれた多結晶シリコン
５に電位を供給する電位供給配線を形成している。

【００１７】多結晶シリコン５上には層間絶縁膜７が形
成されており、層間絶縁膜７上には第１層目配線８が形
成されている。層間絶縁膜７および第１層目配線８上に
は層間絶縁膜９が形成されている。層間絶縁膜９上には
コイルを構成する第２層目配線１１が形成されており、
第１層目配線８は、層間絶縁膜９に設けられた接続孔１
０を介して、第２層目配線１１に接続されている。

【００１８】図２は、この実施の形態における第１層目
配線および第２層目配線の俯瞰図である。第２層目配線
１１は、渦巻き状にコイルを形成しており、コイルの一
端は、接続孔１０を介して第１層目配線８に接続されて
いる。また、コイルの他端は、図示しない接続配線によ
り他の素子に接続されている。

【００１９】コイルの幅は約１０ミクロンであり、厚さ
は約０．５ミクロンであり、コイルの間隔は、約１０ミ
クロンである。コイルの巻数は、図２では簡略化されて
いるため１．５ターンに及ばないが、実際には、３また
は４ターンのコイルが用いられる。

【００２０】次に、第１の実施の形態に示された半導体
装置の製造工程の一例を説明する。

【００２１】図３〜図６は、製造工程の模式断面図であ
る。まず、図３に示すように、Ｐ型シリコン基板１の表
面側に酸化膜２を形成する。次に、図４に示すように、
酸化膜２上にフォトレジスト３を形成し、フォトレジス
ト３を用いて酸化膜２をパターニングする。

【００２２】次に、図５に示すように、フォトレジスト
３を除去した後、酸化膜２をマスクにしてＰ型シリコン
基板１をエッチングし、ホール４を形成する。ホール４
は、基板面に垂直に幅１μｍ、深さ２０μｍが好まし
い。

【００２３】その後に、図６に示すように、高濃度のＮ
型不純物がドープされた多結晶シリコン５を全面に成長
させ、ホール４を充填する。

【００２４】次に、熱処理を行ってＮ型不純物を活性化
し、拡散を行って、ホール４の壁面に沿ってＰ型シリコ
ン基板１中に高濃度Ｎ型不純物領域６を形成し、Ｐ型シ
リコン基板１と高濃度Ｎ型不純物領域６との間にＰＮ接
合を形成する。

【００２５】その後、多結晶シリコン５上に層間絶縁膜
７を形成し、層間絶縁膜７上に第１層目配線８を形成す
る。層間絶縁膜７および第１層目配線８の全面に層間絶
縁膜９を形成した後、層間絶縁膜９上に第２層目配線１
１を形成し、層間絶縁膜９に設けられた接続孔１０を介
して、第２層目配線１１を第１層目配線８に接続して図
１に示す半導体装置を製造することができる。

【００２６】なお、シリコン基板がＰ型であれば、高濃
度不純物には、Ｎ型不純物である砒素、リン、アンチモ
ンを用いることができ、また、シリコン基板がＮ型であ
れば、高濃度不純物には、Ｐ型不純物であるボロン、イ
ンジュウム、ガリウムを用いることができる。

【００２７】このようにしてインダクタ素子が組み込ま
れた半導体装置では、Ｐ型シリコン基板１と高濃度Ｎ型
不純物領域６がＰＮ接合を形成しており、Ｐ型シリコン
基板１と高濃度Ｎ型不純物領域６に逆バイアスが印加さ
れると、高濃度Ｎ型不純物領域６の周囲が空乏化されて
電気絶縁性領域が形成され、渦電流を抑制することがで
きる。

【００２８】次に、本発明の第２の実施の形態について
説明する。

【００２９】図７は、本発明の半導体装置の第２の実施
の形態を示す模式断面図である。図７に示すように、Ｐ
型シリコン基板１上には、酸化膜２が形成されており、
Ｐ型シリコン基板１および酸化膜２には、Ｐ型シリコン
基板１に対して垂直方向に深くホール４が形成されてい
る。

【００３０】Ｐ型シリコン基板１中には、ホール４の壁
面に沿って高濃度Ｎ型不純物拡散領域１４が形成されて
おり、Ｐ型シリコン基板１と高濃度Ｎ型不純物拡散領域
１４とは、ＰＮ接合を形成している。

【００３１】ホール４の壁面および酸化膜２には、全面
に高濃度Ｎ型不純物がドープされた多結晶シリコン１２
の膜が形成されている。

【００３２】多結晶シリコン１２上には高融点金属１３
が形成されて、ホール４の内部は、この高融点金属１３
によって埋め込まれており、さらに上部に堆積された高
融点金属１３は、エッチングされて、ホール４に埋め込
まれた高融点金属１３に電位を供給する電位供給配線を
形成している。

【００３３】高融点金属１３上には層間絶縁膜７が形成
されており、層間絶縁膜７上には第１層目配線８が形成
されている。層間絶縁膜７および第１層目配線８上には
層間絶縁膜９が形成されている。層間絶縁膜９上にはコ
イルを構成する第２層目配線１１が形成されており、第
１層目配線８は、層間絶縁膜９に設けられた接続孔１０
を介して、第２層目配線１１に接続されている。

【００３４】第２の実施の形態の製造工程は、第１の実
施の形態の製造工程と図３〜図５までは同様である。第
２の実施の形態では、酸化膜２をマスクにしてＰ型シリ
コン基板１をエッチングしてホール４を形成した後に、
図８に示すように、形成されたホール４の内側表面およ
び酸化膜２の表面に高濃度Ｎ型不純物がドープされた多
結晶シリコン１２を形成し、その後、高融点金属１３を
全面に形成して、ホール４を高融点金属１３で充填して
いる。この後の製造工程も第１の実施の形態と同様であ
る。

【００３５】高濃度不純物には、シリコン基板がＰ型で
あれば、Ｎ型不純物である砒素、リン、アンチモンを用
いることができ、また、シリコン基板がＮ型であれば、
Ｐ型不純物であるボロン、インジュウム、ガリウムを用
いることができることも第１の実施の形態と同様であ
る。また、高融点金属１３には、タングステン、コバル
ト、モリブデン、タンタル、白金、チタンを用いること
ができる。

【００３６】上述した半導体装置では、Ｐ型シリコン基
板１と高濃度Ｎ型不純物拡散領域１４がＰＮ接合を形成
しており、電位供給配線からの電位によってＰ型シリコ
ン基板１と高濃度Ｎ型不純物拡散領域１４に逆バイアス
が印加されると、高濃度Ｎ型不純物拡散領域１４の周囲
に空乏層領域が形成されて、渦電流を抑制することがで
きる。

【００３７】図９は、周波数と共振の鋭さＱとの関係を
示す図である。図９に示すように、共振の鋭さＱが図１
４に示す従来例では約１０であったのが、この実施の形
態では約１３となっている。すなわち、この実施の形態
では、従来例よりもより深くまで空乏層領域が形成され
るためにＱの値が改善され、コイルに高周波電流を流し
た場合に、渦電流をより良好に抑制することができる。

【００３８】図１０は、シリコン基板にホールが形成さ
れた状態を示す平面図である。空乏層領域に占めるホー
ルの面積比が７％程度の例を示している。図１０では、
１辺が１μｍの矩形のホール４が約１．５μｍ〜４μｍ
の間隔で形成されているが、ホール４の配置は、ホール
間領域が空乏化するものであれば、どのような配置でも
良い。また、ホールの開口形状は矩形に限るものではな
く、ほぼ円形またはほぼ矩形を含みどのような形状でも
よい。

【００３９】また、上述した実施の形態では、コイル下
方の半導体基板中にホールを設けたが、ホールに替え
て、トレンチを半導体基板中に互いにほぼ並列的に複数
本設けてもよい。

【００４０】図１１は、ＰＮ接合に３Ｖの逆バイアス電
圧を印加した場合の空乏層の広がりと基板不純物濃度と
の関係を示す図であり、図１２は、共振周波数の空乏層
領域に占めるホールの面積比依存性を示す図である。図
１２から、ホールの面積比を２０％以下、より好ましく
は１５％以下にすると共振周波数向上の効果が高いこと
がわかる。

【００４１】

【発明の効果】以上説明したように、本発明は、半導体
基板中に設けられたホール内のシリコン層から不純物を
拡散することで不純物の横方向拡散を少なくすることが
できるため、サイズの小さなインダクタ（インダクタン
スも小）でも素子がインダクタとして動作する周波数を
向上させることができる。

【図面の簡単な説明】

【図１】本発明の半導体装置に組み込まれたインダクタ
素子の第１の実施の形態を示す模式断面図である。

【図２】第１層目配線および第２層目配線の俯瞰図であ
る。

【図３】第１の実施の形態の製造工程を説明する模式断
面図である。

【図４】第１の実施の形態の製造工程を説明する模式断
面図である。

【図５】第１の実施の形態の製造工程を説明する模式断
面図である。

【図６】第１の実施の形態の製造工程を説明する模式断
面図である。

【図７】本発明の第２の実施の形態を示す模式断面図で
ある。

【図８】第２の実施の形態の製造工程を説明する模式断
面図である。

【図９】周波数と共振の鋭さＱとの関係を示す図であ
る。

【図１０】シリコン基板にホールが形成された状態を示
す平面図である。

【図１１】ＰＮ接合に３Ｖの逆バイアス電圧を印加した
場合の空乏層の広がりと不純物濃度との関係を示す図で
ある。

【図１２】共振周波数の空乏層領域に占めるホールの面
積比依存性を示す図である。

【図１３】インダクタ素子の従来例を示す模式断面図で
ある。

【図１４】インダクタ素子の従来例を示す模式断面図で
ある。

【図１５】図１４に示す従来例のシリコン基板にＮ型不
純物拡散領域が形成された状態を示す平面図である。

【符号の説明】

１Ｐ型基板２酸化膜３レジスト４ホール５，１２高濃度Ｎ型不純物ドープ多結晶シリコン６，１５高濃度Ｎ型不純物領域７層間絶縁膜８第１層目配線９層間絶縁膜１０接続孔１１第２層目配線１３高融点金属１４，１６高濃度Ｎ型不純物拡散領域１５Ｎ型不純物拡散領域１７接続孔１８金属配線

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/822 H01L 21/3205 H01L 27/04

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上にインダクタ素子を形成し、
インダクタ素子下方の半導体基板中に設けられたトレン
チ内部に、半導体基板と逆導電型の高濃度不純物を含ん
だ多結晶シリコン膜を形成して半導体基板との間にＰＮ
接合を形成し、さら前記多結晶シリコン膜を介してトレ
ンチ内部に高融点金属を埋め込み、前記ＰＮ接合に逆バ
イアスを印加することによって、半導体基板内に空乏層
を広げることができることを特徴とする半導体装置。
【請求項２】前記高融点金属にタングステン、コバル
ト、モリブデン、タンタル、白金またはチタンのいずれ
かを用いることを特徴とする請求項１に記載の半導体装
置。
【請求項３】前記トレンチは、前記半導体基板中に互い
にほぼ並列的に複数本設けられていることを特徴とする
請求項１または２に記載の半導体装置。
【請求項４】前記高濃度不純物は、前記半導体基板がＰ
型シリコン基板であれば、Ｎ型不純物である砒素、リン
またはアンチモンであり、前記半導体基板がＮ型シリコ
ン基板であれば、Ｐ型不純物であるボロン、インジュウ
ムまたはガリウムであることを特徴とする請求項１〜３
のいずれかに記載の半導体装置。
【請求項５】前記トレンチが半導体基板表面から垂直方
向に設けられていることを特徴とする請求項１〜４のい
ずれかに記載の半導体装置。
【請求項６】インダクタ素子が組み込まれた半導体装置
の製造方法において、インダクタ素子下方の半導体基板中にホールまたはトレ
ンチを形成し、半導体基板と逆導電型の高濃度不純物を含んだ多結晶シ
リコン膜を全面に形成し、前記多結晶シリコン膜上に高融点金属に形成してホール
またはトレンチを高融点金属で充填し、熱処理を行って前記高濃度不純物を活性化し、拡散を行
って、ホールまたはトレンチの壁面に沿って半導体基板
中に高濃度不純物拡散領域を形成し、半導体基板と高濃度不純物拡散領域との界面にＰＮ接合
を形成することを特徴とする半導体装置の製造方法。