JPH09153629A - 埋込ツェナーダイオード - Google Patents
埋込ツェナーダイオードInfo
- Publication number
- JPH09153629A JPH09153629A JP7333938A JP33393895A JPH09153629A JP H09153629 A JPH09153629 A JP H09153629A JP 7333938 A JP7333938 A JP 7333938A JP 33393895 A JP33393895 A JP 33393895A JP H09153629 A JPH09153629 A JP H09153629A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- zener diode
- oxide film
- hole
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ノイズや径時変化の少ない埋込ツェナーダイ
オードを提供する。 【解決手段】 一導電型の半導体領域内に、少なくとも
底面が略Ｖ字型の断面形状を有する穴と、この穴の略Ｖ
字型の底面の先端近傍に、逆導電型の半導体領域を有
し、一導電型及び逆導電型の半導体領域のいずれか一方
をアノード、他方をカソードとし、アノード、カソード
間に電圧を印加したとき、Ｖ字型の底面の先端近傍でブ
レークダウンする構造とする。
オードを提供する。 【解決手段】 一導電型の半導体領域内に、少なくとも
底面が略Ｖ字型の断面形状を有する穴と、この穴の略Ｖ
字型の底面の先端近傍に、逆導電型の半導体領域を有
し、一導電型及び逆導電型の半導体領域のいずれか一方
をアノード、他方をカソードとし、アノード、カソード
間に電圧を印加したとき、Ｖ字型の底面の先端近傍でブ
レークダウンする構造とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ツェナーダイオー
ドに係り、特に降伏電圧の変動を小さくすることができ
る埋込ツェナーダイオードに関する。
ドに係り、特に降伏電圧の変動を小さくすることができ
る埋込ツェナーダイオードに関する。
【０００２】
【従来の技術】従来のツェナーダイオードの構造を図１
４に示す。この構造のツェナーダイオードは、Ｐ型シリ
コン基板１１上にＮ型エピタキシャル層１２を形成し、
エピタキシャル層１２の領域内にＰ型シリコン基板１１
に達するように、Ｐ型のアイソレーション層１３を形成
し、アイソレーション層１３内にツェナーダイオードを
形成する。
４に示す。この構造のツェナーダイオードは、Ｐ型シリ
コン基板１１上にＮ型エピタキシャル層１２を形成し、
エピタキシャル層１２の領域内にＰ型シリコン基板１１
に達するように、Ｐ型のアイソレーション層１３を形成
し、アイソレーション層１３内にツェナーダイオードを
形成する。
【０００３】即ち、アイソレーション層１３表面の一部
に、高濃度のＰ型拡散層１４をＮ型エピタキシャル層１
２表面からの拡散により形成し、その後、Ｐ型拡散層１
４の表面の一部に、高濃度のＮ型拡散層１５を表面から
の拡散により形成する。こうしてＰ型拡散層１４をアノ
ード、Ｎ型拡散層１５をカソードとするツェナーダイオ
ードが形成される。
に、高濃度のＰ型拡散層１４をＮ型エピタキシャル層１
２表面からの拡散により形成し、その後、Ｐ型拡散層１
４の表面の一部に、高濃度のＮ型拡散層１５を表面から
の拡散により形成する。こうしてＰ型拡散層１４をアノ
ード、Ｎ型拡散層１５をカソードとするツェナーダイオ
ードが形成される。
【０００４】このような構造のツェナーダイオードは、
Ｐ型拡散層１４及びＮ型拡散層１５が表面からの拡散に
より形成されるため、いずれの拡散層も表面の不純物濃
度が高い。そのため、アノード、カソード間に電圧を印
加すると、不純物濃度の高い表面でブレークダウンが生
じ、電流は表面を流れることになる。しかし、表面にお
ける降伏電圧（ツエナー電圧）は、シリコン表面の酸化
膜（図示せず）中のイオン等の影響を強く受け、ノイズ
が大きくなったり、経時変化が大きくなるという問題点
があった。
Ｐ型拡散層１４及びＮ型拡散層１５が表面からの拡散に
より形成されるため、いずれの拡散層も表面の不純物濃
度が高い。そのため、アノード、カソード間に電圧を印
加すると、不純物濃度の高い表面でブレークダウンが生
じ、電流は表面を流れることになる。しかし、表面にお
ける降伏電圧（ツエナー電圧）は、シリコン表面の酸化
膜（図示せず）中のイオン等の影響を強く受け、ノイズ
が大きくなったり、経時変化が大きくなるという問題点
があった。
【０００５】このような問題を解決するため、図１５に
示す構造の埋込ツェナーダイオードが提案されている。
この構造の埋込ツェナーダイオードは、Ｐ型シリコン基
板１１上にＰ型埋込層１６を形成し、その上にＮ型エピ
タキシャル層１２を形成する。エピタキシャル層１２内
にＰ型埋込層１６に達するように、Ｐ型のアイソレーシ
ョン層１７を形成し、そのアイソレーション層１７内に
ツェナーダイオードを形成する。
示す構造の埋込ツェナーダイオードが提案されている。
この構造の埋込ツェナーダイオードは、Ｐ型シリコン基
板１１上にＰ型埋込層１６を形成し、その上にＮ型エピ
タキシャル層１２を形成する。エピタキシャル層１２内
にＰ型埋込層１６に達するように、Ｐ型のアイソレーシ
ョン層１７を形成し、そのアイソレーション層１７内に
ツェナーダイオードを形成する。
【０００６】即ち、アイソレーション層１７で囲まれた
Ｎ型エピタキシャル層１２内に、表面からの拡散によ
り、Ｐ型埋込層１６に達するようにＮ型拡散層１８を形
成する。こうしてＰ型埋込層１６をアノード、Ｎ型拡散
層１８をカソードとするツェナーダイオードが形成され
る。
Ｎ型エピタキシャル層１２内に、表面からの拡散によ
り、Ｐ型埋込層１６に達するようにＮ型拡散層１８を形
成する。こうしてＰ型埋込層１６をアノード、Ｎ型拡散
層１８をカソードとするツェナーダイオードが形成され
る。
【０００７】このような構造の埋込ツェナーダイオード
は、Ｎ型拡散層１８が表面からの拡散により形成される
ため、Ｐ型埋込層１６との接合面の不純物濃度が低くな
る。そのため、降伏電圧を低く設定することができない
という問題点があった。
は、Ｎ型拡散層１８が表面からの拡散により形成される
ため、Ｐ型埋込層１６との接合面の不純物濃度が低くな
る。そのため、降伏電圧を低く設定することができない
という問題点があった。
【０００８】
【発明が解決しようとする課題】従来のツェナーダイオ
ードでは、ツェナーダイオードを構成する拡散層を表面
からの拡散により形成するため、拡散層の不純物濃度が
表面で高く、拡散深さが深くなるにしたがい不純物濃度
が低くなるため、表面にＰＮ接合を形成すると、表面で
ブレークダウンが生じ、ノイズが大きくなったり、経時
変化が大きくなるという問題点があった。また、ＰＮ接
合を深い位置に形成すると、拡散層の不純物濃度を高く
することができなくなり、降伏電圧を低く設定すること
ができないという問題点があった。本発明は、上記問題
点を解決することを目的とする。
ードでは、ツェナーダイオードを構成する拡散層を表面
からの拡散により形成するため、拡散層の不純物濃度が
表面で高く、拡散深さが深くなるにしたがい不純物濃度
が低くなるため、表面にＰＮ接合を形成すると、表面で
ブレークダウンが生じ、ノイズが大きくなったり、経時
変化が大きくなるという問題点があった。また、ＰＮ接
合を深い位置に形成すると、拡散層の不純物濃度を高く
することができなくなり、降伏電圧を低く設定すること
ができないという問題点があった。本発明は、上記問題
点を解決することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の埋込ツェナーダイオードは、一導電型の半
導体領域内に、少なくとも底面が略Ｖ字型の断面形状を
有する穴と、該穴の略Ｖ字型の底面の先端近傍に逆導電
型の半導体領域を有し、前記一導電型の半導体領域及び
逆導電型の半導体領域のいずれか一方をアノード、他方
をカソードとすることを特徴とするものである。
め、本発明の埋込ツェナーダイオードは、一導電型の半
導体領域内に、少なくとも底面が略Ｖ字型の断面形状を
有する穴と、該穴の略Ｖ字型の底面の先端近傍に逆導電
型の半導体領域を有し、前記一導電型の半導体領域及び
逆導電型の半導体領域のいずれか一方をアノード、他方
をカソードとすることを特徴とするものである。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。まず、第１の実施の形態を説明する。Ｐ型あるい
はＮ型シリコン基板、Ｐ型あるいはＮ型シリコン基板中
に形成したＮウエルあるいはＰウエル、Ｐ型シリコン基
板上に成長させたＮ型エピタキシャル層等の半導体層１
表面に熱酸化により酸化膜２を全面に形成する。その
後、酸化膜２の一部をエッチング除去し、半導体層１表
面を露出させる。露出した半導体層１に、Ｐ型あるいは
Ｎ型の第１の半導体領域を形成するため、ボロンイオン
あるいはリンイオンを注入する。熱処理することによ
り、第１の半導体領域３を形成する（図１）。
する。まず、第１の実施の形態を説明する。Ｐ型あるい
はＮ型シリコン基板、Ｐ型あるいはＮ型シリコン基板中
に形成したＮウエルあるいはＰウエル、Ｐ型シリコン基
板上に成長させたＮ型エピタキシャル層等の半導体層１
表面に熱酸化により酸化膜２を全面に形成する。その
後、酸化膜２の一部をエッチング除去し、半導体層１表
面を露出させる。露出した半導体層１に、Ｐ型あるいは
Ｎ型の第１の半導体領域を形成するため、ボロンイオン
あるいはリンイオンを注入する。熱処理することによ
り、第１の半導体領域３を形成する（図１）。
【００１１】酸化膜２をエッチング除去し、改めて熱酸
化により酸化膜４を全面に形成する。酸化膜４をエッチ
ング除去し、第１の半導体領域３の一部を露出させる。
ここで、第１の半導体領域３の露出パターンは、半導体
層１の結晶方位に応じ、決められる。例えば、半導体層
１の主表面の結晶方位が（１００）面であるときは、オ
リフラ面（１１０）面から４５°ずれた方向に一辺が延
出する正方形とする。
化により酸化膜４を全面に形成する。酸化膜４をエッチ
ング除去し、第１の半導体領域３の一部を露出させる。
ここで、第１の半導体領域３の露出パターンは、半導体
層１の結晶方位に応じ、決められる。例えば、半導体層
１の主表面の結晶方位が（１００）面であるときは、オ
リフラ面（１１０）面から４５°ずれた方向に一辺が延
出する正方形とする。
【００１２】このような形状にパターニングされた酸化
膜４をマスクとして、露出している第１の半導体領域３
をＣ2Ｆ6とＣｌ2の混合ガスにより異方性エッチングを
行う。その結果、側壁が垂直で、底面が表面に平行な形
状の穴５が形成される（図２）。尚、エッチングガス
は、上記Ｃ2Ｆ6とＣｌ2の混合ガスに限定されることは
なく、異方性エッチングが可能なエッチングガスとエッ
チング条件を選択すれば良い。その際、エッチングマス
クとして使用している酸化膜４を、窒化膜と酸化膜の多
層構造やホトレジストを残した構造とすることも可能で
ある。また穴５の深さは、酸化膜４の開口寸法より深く
する。エッチングガスやエッチング条件の選択により、
アンダーカットされた形状となってもかまわない。
膜４をマスクとして、露出している第１の半導体領域３
をＣ2Ｆ6とＣｌ2の混合ガスにより異方性エッチングを
行う。その結果、側壁が垂直で、底面が表面に平行な形
状の穴５が形成される（図２）。尚、エッチングガス
は、上記Ｃ2Ｆ6とＣｌ2の混合ガスに限定されることは
なく、異方性エッチングが可能なエッチングガスとエッ
チング条件を選択すれば良い。その際、エッチングマス
クとして使用している酸化膜４を、窒化膜と酸化膜の多
層構造やホトレジストを残した構造とすることも可能で
ある。また穴５の深さは、酸化膜４の開口寸法より深く
する。エッチングガスやエッチング条件の選択により、
アンダーカットされた形状となってもかまわない。
【００１３】露出した第１の半導体領域３を酸化膜４を
マスクとして、ヒドラジン、水、イソプロピルアルコー
ルの混合液で湿式エッチングする。このエッチング液
は、エッチング速度が結晶面に依存し、（１１１）面に
対するエッチング速度が遅く、（１１１）面が露出する
異方性エッチングが可能となる。その結果、穴５の底面
に（１１１）面が露出し、穴の形状が、側面は垂直、底
面は四角錐で底面の断面は略Ｖ字形状となる（図３）。
このエッチングにおいても、エッチング液は、上記ヒド
ラジン等の混合液に限定されることはなく、エチレンジ
アミン、ピロカテコール、ピラジンの混合液等に適宜変
更することができる。ここで、エッチング液の選択ある
いは穴５の側壁の表面状態によっては、側壁のエッチン
グ速度が変わり、酸化膜４下のアンダーカットの大きさ
が変化する。つまり、穴５の側壁に露出する（１００）
面のエッチング速度が遅いエッチング液を選択したり、
穴５の形成時に、側壁に不溶膜が生成する条件でエッチ
ングを行うと、アンダーカットを少なくすることがで
き、あるいは全くアンダーカットのない形状に形成する
こともできる。
マスクとして、ヒドラジン、水、イソプロピルアルコー
ルの混合液で湿式エッチングする。このエッチング液
は、エッチング速度が結晶面に依存し、（１１１）面に
対するエッチング速度が遅く、（１１１）面が露出する
異方性エッチングが可能となる。その結果、穴５の底面
に（１１１）面が露出し、穴の形状が、側面は垂直、底
面は四角錐で底面の断面は略Ｖ字形状となる（図３）。
このエッチングにおいても、エッチング液は、上記ヒド
ラジン等の混合液に限定されることはなく、エチレンジ
アミン、ピロカテコール、ピラジンの混合液等に適宜変
更することができる。ここで、エッチング液の選択ある
いは穴５の側壁の表面状態によっては、側壁のエッチン
グ速度が変わり、酸化膜４下のアンダーカットの大きさ
が変化する。つまり、穴５の側壁に露出する（１００）
面のエッチング速度が遅いエッチング液を選択したり、
穴５の形成時に、側壁に不溶膜が生成する条件でエッチ
ングを行うと、アンダーカットを少なくすることがで
き、あるいは全くアンダーカットのない形状に形成する
こともできる。
【００１４】穴５の表面に、酸化膜４より薄い酸化膜６
を形成する（図４）。その後、酸化膜４をマスクとして
異方性エッチングにより酸化膜６をエッチングする。酸
化膜６は、底面部分のみエッチングされ、底面部分の第
１の半導体領域３が露出する（図５）。ここで、残され
た酸化膜６は、後工程で形成する導電性物質と第１の半
導体領域３の絶縁を保つ厚さでなければならない。
を形成する（図４）。その後、酸化膜４をマスクとして
異方性エッチングにより酸化膜６をエッチングする。酸
化膜６は、底面部分のみエッチングされ、底面部分の第
１の半導体領域３が露出する（図５）。ここで、残され
た酸化膜６は、後工程で形成する導電性物質と第１の半
導体領域３の絶縁を保つ厚さでなければならない。
【００１５】露出した第１の半導体領域３表面に、第１
の半導体領域と逆の導電型のＮ型あるいはＰ型の第２の
半導体領域を形成するため、リンイオンあるいはボロン
イオンを注入し、必要に応じ、熱処理を行い、第２の半
導体領域７を形成する（図６）。
の半導体領域と逆の導電型のＮ型あるいはＰ型の第２の
半導体領域を形成するため、リンイオンあるいはボロン
イオンを注入し、必要に応じ、熱処理を行い、第２の半
導体領域７を形成する（図６）。
【００１６】第１の半導体領域３および第２の半導体領
域７にそれぞれ接続する電極を形成するため、穴５及び
一部をエッチングした酸化膜４の中に、例えばタングス
テンからなる導電性物質８を埋め込み平坦化し、導電性
物質８上に、引き出し用電極９、１０を形成し、埋込ツ
ェナーダイオードを形成する（図７）。
域７にそれぞれ接続する電極を形成するため、穴５及び
一部をエッチングした酸化膜４の中に、例えばタングス
テンからなる導電性物質８を埋め込み平坦化し、導電性
物質８上に、引き出し用電極９、１０を形成し、埋込ツ
ェナーダイオードを形成する（図７）。
【００１７】以上のように形成した埋込ツェナーダイオ
ードは、アノード、カソード間に電圧が印加されると、
穴の底面のＶ字形状の先端部に電界が集中し、Ｖ字形状
の先端部でブレークダウンすることになる。そのため、
表面に存在する結晶欠陥や表面準位密度の影響を受ける
ことがなく、安定な降伏電圧を得ることができる。ＰＮ
接合は、表面に存在する酸化膜から遠ざかり、酸化膜中
のイオン等の影響を受け、ノイズが大きくなったり、経
時変化が大きくなるという問題が発生することもなくな
る。
ードは、アノード、カソード間に電圧が印加されると、
穴の底面のＶ字形状の先端部に電界が集中し、Ｖ字形状
の先端部でブレークダウンすることになる。そのため、
表面に存在する結晶欠陥や表面準位密度の影響を受ける
ことがなく、安定な降伏電圧を得ることができる。ＰＮ
接合は、表面に存在する酸化膜から遠ざかり、酸化膜中
のイオン等の影響を受け、ノイズが大きくなったり、経
時変化が大きくなるという問題が発生することもなくな
る。
【００１８】また、第２の半導体領域７はイオン注入に
より形成されるため、任意の不純物濃度に設定すること
ができる。ツェナーダイオードの降伏電圧は、不純物濃
度により決まるから、任意の降伏電圧の埋込ツェナーダ
イオードを実現することができる。特に、不純物濃度を
高くすることも可能となり、低い降伏電圧の埋込ツェナ
ーダイオードを実現することが可能となる。
より形成されるため、任意の不純物濃度に設定すること
ができる。ツェナーダイオードの降伏電圧は、不純物濃
度により決まるから、任意の降伏電圧の埋込ツェナーダ
イオードを実現することができる。特に、不純物濃度を
高くすることも可能となり、低い降伏電圧の埋込ツェナ
ーダイオードを実現することが可能となる。
【００１９】尚、上記構造の埋込ツェナーダイオードは
上記製造方法に限定されることはなく、以下、第２の実
施の形態を説明する。第１の実施の形態の説明と同様、
Ｐ型あるいはＮ型シリコン基板、Ｐ型あるいはＮ型シリ
コン基板中に形成されたＮウエルあるいはＰウエル、Ｐ
型シリコン基板上に成長させたＮ型エピタキシャル層等
の半導体層１表面に熱酸化により酸化膜２を全面に形成
する。その後、酸化膜２の一部をエッチング除去し、半
導体層１表面を露出させる。露出した半導体層１に、Ｐ
型あるいはＮ型の第１の半導体領域を形成するため、ボ
ロンイオンあるいはリンイオンを注入する。熱処理する
ことにより、第１の半導体領域３を形成する（図１）。
上記製造方法に限定されることはなく、以下、第２の実
施の形態を説明する。第１の実施の形態の説明と同様、
Ｐ型あるいはＮ型シリコン基板、Ｐ型あるいはＮ型シリ
コン基板中に形成されたＮウエルあるいはＰウエル、Ｐ
型シリコン基板上に成長させたＮ型エピタキシャル層等
の半導体層１表面に熱酸化により酸化膜２を全面に形成
する。その後、酸化膜２の一部をエッチング除去し、半
導体層１表面を露出させる。露出した半導体層１に、Ｐ
型あるいはＮ型の第１の半導体領域を形成するため、ボ
ロンイオンあるいはリンイオンを注入する。熱処理する
ことにより、第１の半導体領域３を形成する（図１）。
【００２０】酸化膜２をエッチング除去し、改めて熱酸
化により酸化膜４を全面に形成する。酸化膜４の一部を
エッチング除去し、第１の半導体領域３を露出させる。
ここで、第１の半導体領域３のパターンは、Ｐ型シリコ
ン半導体基板の結晶方位に応じ、決められる。第１の実
施の態様同様に決められたパターン形状にエッチングさ
れた酸化膜４をマスクとして、露出している第１の半導
体領域３をＣ2Ｆ6とＣｌ2の混合ガス等により異方性エ
ッチングを行う。その結果、側壁が垂直で、底面が表面
に平行な形状の穴５が形成される（図８）。ここで、穴
の深さを開口寸法より浅くする。
化により酸化膜４を全面に形成する。酸化膜４の一部を
エッチング除去し、第１の半導体領域３を露出させる。
ここで、第１の半導体領域３のパターンは、Ｐ型シリコ
ン半導体基板の結晶方位に応じ、決められる。第１の実
施の態様同様に決められたパターン形状にエッチングさ
れた酸化膜４をマスクとして、露出している第１の半導
体領域３をＣ2Ｆ6とＣｌ2の混合ガス等により異方性エ
ッチングを行う。その結果、側壁が垂直で、底面が表面
に平行な形状の穴５が形成される（図８）。ここで、穴
の深さを開口寸法より浅くする。
【００２１】その後、ヒドラジン、水、イソプロピルア
ルコールの混合液等で湿式エッチングする。このエッチ
ング液は、（１１１）面が露出する異方性エッチングが
可能となる。例えば、半導体層１の主表面の結晶方位が
（１００）面であるときは、オリフラ面（１１０）から
４５°ずれた方向に一辺が延出する正方形に開口した酸
化膜４をマスクにエッチングを行うと、図９に示すよう
な四角錐で、その断面は略Ｖ字形状となる。穴５の深さ
を浅くすることで、第１の実施の形態と異なり、垂直な
側壁が残らない形状となる。
ルコールの混合液等で湿式エッチングする。このエッチ
ング液は、（１１１）面が露出する異方性エッチングが
可能となる。例えば、半導体層１の主表面の結晶方位が
（１００）面であるときは、オリフラ面（１１０）から
４５°ずれた方向に一辺が延出する正方形に開口した酸
化膜４をマスクにエッチングを行うと、図９に示すよう
な四角錐で、その断面は略Ｖ字形状となる。穴５の深さ
を浅くすることで、第１の実施の形態と異なり、垂直な
側壁が残らない形状となる。
【００２２】露出する穴５の表面に、酸化膜４より薄い
酸化膜６を形成する（図１０）。その後、酸化膜４をマ
スクとして異方性エッチングにより酸化膜６をエッチン
グする。酸化膜６は、底面部分のみエッチングされ、底
面部分の第１の半導体領域３が露出する（図１１）。残
された酸化膜６は、後工程で形成する導電性物質と第１
の半導体領域３の絶縁を保つ厚さとする。
酸化膜６を形成する（図１０）。その後、酸化膜４をマ
スクとして異方性エッチングにより酸化膜６をエッチン
グする。酸化膜６は、底面部分のみエッチングされ、底
面部分の第１の半導体領域３が露出する（図１１）。残
された酸化膜６は、後工程で形成する導電性物質と第１
の半導体領域３の絶縁を保つ厚さとする。
【００２３】露出した第１の半導体領域３表面に、第１
の半導体領域と逆の導電型のＮ型あるいはＰ型の第２の
半導体領域を形成するため、リンイオンあるいはボロン
イオンを注入し、必要に応じ、熱処理を行い、第２の半
導体領域７を形成する（図１２）。ここで、酸化膜６を
残す形状とすることで、第２の半導体領域７は、表面か
ら離れた位置に形成することができる。即ち、図８に示
す穴５を形成する工程の後、湿式エッチングを行うこと
で、アンダーカットされた形状の四角錐（図９）を形成
することができ、底面のＶ字構造の先端部のみに、第２
の半導体領域７を形成することができるのである。図８
の穴５を形成する工程なしに、酸化膜４をマスクに湿式
エッチングを行うと、アンダーカットのない形状の四角
錐となり、第２の半導体領域７を、底面のＶ字構造の先
端部のみに選択的に形成することはできない。従って、
酸化膜４の代わりにアンダーカットが形成されるマスク
材を使うことで、図８に示す穴５の形成なしに、湿式エ
ッチングを行うことも可能である。
の半導体領域と逆の導電型のＮ型あるいはＰ型の第２の
半導体領域を形成するため、リンイオンあるいはボロン
イオンを注入し、必要に応じ、熱処理を行い、第２の半
導体領域７を形成する（図１２）。ここで、酸化膜６を
残す形状とすることで、第２の半導体領域７は、表面か
ら離れた位置に形成することができる。即ち、図８に示
す穴５を形成する工程の後、湿式エッチングを行うこと
で、アンダーカットされた形状の四角錐（図９）を形成
することができ、底面のＶ字構造の先端部のみに、第２
の半導体領域７を形成することができるのである。図８
の穴５を形成する工程なしに、酸化膜４をマスクに湿式
エッチングを行うと、アンダーカットのない形状の四角
錐となり、第２の半導体領域７を、底面のＶ字構造の先
端部のみに選択的に形成することはできない。従って、
酸化膜４の代わりにアンダーカットが形成されるマスク
材を使うことで、図８に示す穴５の形成なしに、湿式エ
ッチングを行うことも可能である。
【００２４】第１の半導体領域３および第２の半導体領
域７にそれぞれ接続する電極を形成するため、例えばタ
ングステンからなる導電性物質８を埋め込み平坦化し、
導電性物質８上に、引き出し用電極９、１０を形成し、
埋込ツェナーダイオードを形成する（図１３）。
域７にそれぞれ接続する電極を形成するため、例えばタ
ングステンからなる導電性物質８を埋め込み平坦化し、
導電性物質８上に、引き出し用電極９、１０を形成し、
埋込ツェナーダイオードを形成する（図１３）。
【００２５】このように形成した埋込ツェナーダイオー
ドは、第１の実施の形態と異なり、側壁が垂直ではない
が、アノード、カソード間に電圧が印加されると、穴の
底面のＶ字形状の先端部に電界が集中し、Ｖ字形状の先
端部でブレークダウンすることになる。そのため、表面
に存在する結晶欠陥や表面準位密度の影響を受けること
がなく、安定な降伏電圧を得ることができる。表面に存
在する酸化膜から遠ざかり、酸化膜中のイオン等の影響
を受け、ノイズが大きくなったり、経時変化が大きくな
るという問題が発生することもなくなる。
ドは、第１の実施の形態と異なり、側壁が垂直ではない
が、アノード、カソード間に電圧が印加されると、穴の
底面のＶ字形状の先端部に電界が集中し、Ｖ字形状の先
端部でブレークダウンすることになる。そのため、表面
に存在する結晶欠陥や表面準位密度の影響を受けること
がなく、安定な降伏電圧を得ることができる。表面に存
在する酸化膜から遠ざかり、酸化膜中のイオン等の影響
を受け、ノイズが大きくなったり、経時変化が大きくな
るという問題が発生することもなくなる。
【００２６】また、第２の半導体領域７はイオン注入に
より形成されるため、任意の不純物濃度に設定すること
ができる。ツェナーダイオードの降伏電圧は、不純物濃
度により決まるから、任意の降伏電圧の埋込ツェナーダ
イオードを実現することができる。特に、不純物濃度を
高くすることも可能となり、低い降伏電圧の埋込ツェナ
ーダイオードを実現することが可能となる。第１の実施
の形態と比較すると、第１の半導体領域３の比較的浅い
位置にＰＮ接合を形成することができる。第１の半導体
領域３を表面からの拡散で形成する場合、不純物濃度
は、浅いほど高く設定することができる。そのため、第
２の実施の形態は、第１の実施の形態より更に降伏電圧
の低い埋込ツェナーダイオードを実現することができ
る。
より形成されるため、任意の不純物濃度に設定すること
ができる。ツェナーダイオードの降伏電圧は、不純物濃
度により決まるから、任意の降伏電圧の埋込ツェナーダ
イオードを実現することができる。特に、不純物濃度を
高くすることも可能となり、低い降伏電圧の埋込ツェナ
ーダイオードを実現することが可能となる。第１の実施
の形態と比較すると、第１の半導体領域３の比較的浅い
位置にＰＮ接合を形成することができる。第１の半導体
領域３を表面からの拡散で形成する場合、不純物濃度
は、浅いほど高く設定することができる。そのため、第
２の実施の形態は、第１の実施の形態より更に降伏電圧
の低い埋込ツェナーダイオードを実現することができ
る。
【００２７】上記実施の形態の他、穴５の断面形状が、
いわゆるＹ字形状とする埋込ツェーナーダイオードとす
ることも可能である。この場合も、少なくとも穴５の底
面は、その断面形状が略Ｖ字形状とし、底面のＶ字形状
の先端部に電界が集中する構造とすればよい。更に、異
方性ドライエッチング後、陽極酸化を行う方法や、リア
クティブイオンエッチング（ＲＩＥ）やイオンビームエ
ッチング（ＩＢＥ）法二より、少なくとも底面の断面形
状が略Ｖ字形状の穴を形成することも可能である。
いわゆるＹ字形状とする埋込ツェーナーダイオードとす
ることも可能である。この場合も、少なくとも穴５の底
面は、その断面形状が略Ｖ字形状とし、底面のＶ字形状
の先端部に電界が集中する構造とすればよい。更に、異
方性ドライエッチング後、陽極酸化を行う方法や、リア
クティブイオンエッチング（ＲＩＥ）やイオンビームエ
ッチング（ＩＢＥ）法二より、少なくとも底面の断面形
状が略Ｖ字形状の穴を形成することも可能である。
【００２８】
【発明の効果】以上説明したように本発明によれば、穴
の底面のＶ字形状の先端部に電界が集中し、Ｖ字形状の
先端部でブレークダウンすることになるため、表面に存
在する結晶欠陥や表面準位密度の影響を受けることがな
く、安定な降伏電圧を得ることができる。また、表面に
存在する酸化膜から遠ざかり、酸化膜中のイオン等の影
響を受け、ノイズが大きくなったり、経時変化が大きく
なるという問題が発生することもなくなる。
の底面のＶ字形状の先端部に電界が集中し、Ｖ字形状の
先端部でブレークダウンすることになるため、表面に存
在する結晶欠陥や表面準位密度の影響を受けることがな
く、安定な降伏電圧を得ることができる。また、表面に
存在する酸化膜から遠ざかり、酸化膜中のイオン等の影
響を受け、ノイズが大きくなったり、経時変化が大きく
なるという問題が発生することもなくなる。
【００２９】また、第２の半導体領域はイオン注入によ
り形成されるため、任意の不純物濃度に設定することが
できるから、任意の降伏電圧の埋込ツェナーダイオード
を実現することができる。特に、不純物濃度を高くし、
低い降伏電圧の埋込ツェナーダイオードを実現すること
が可能となるという効果がある。
り形成されるため、任意の不純物濃度に設定することが
できるから、任意の降伏電圧の埋込ツェナーダイオード
を実現することができる。特に、不純物濃度を高くし、
低い降伏電圧の埋込ツェナーダイオードを実現すること
が可能となるという効果がある。
【００３０】上記効果を有する埋込ツェナーダイオード
は、通常の半導体装置の製造方法により、簡単に形成す
ることが可能である。
は、通常の半導体装置の製造方法により、簡単に形成す
ることが可能である。
【図１】本願発明の第１の実施の形態の埋込ツェナーダ
イオードの製造方法を説明する断面図である。
イオードの製造方法を説明する断面図である。
【図２】本願発明の第１の実施の形態の埋込ツェナーダ
イオードの製造方法を説明する断面図である。
イオードの製造方法を説明する断面図である。
【図３】本願発明の第１の実施の形態の埋込ツェナーダ
イオードの製造方法を説明する断面図である。
イオードの製造方法を説明する断面図である。
【図４】本願発明の第１の実施の形態の埋込ツェナーダ
イオードの製造方法を説明する断面図である。
イオードの製造方法を説明する断面図である。
【図５】本願発明の第１の実施の形態の埋込ツェナーダ
イオードの製造方法を説明する断面図である。
イオードの製造方法を説明する断面図である。
【図６】本願発明の第１の実施の形態の埋込ツェナーダ
イオードの製造方法を説明する断面図である。
イオードの製造方法を説明する断面図である。
【図７】本願発明の第１の実施の形態の埋込ツェナーダ
イオードの製造方法を説明する断面図である。
イオードの製造方法を説明する断面図である。
【図８】本願発明の第２の実施の形態の埋込ツェナーダ
イオードの製造方法を説明する断面図である。
イオードの製造方法を説明する断面図である。
【図９】本願発明の第２の実施の形態の埋込ツェナーダ
イオードの製造方法を説明する断面図である。
イオードの製造方法を説明する断面図である。
【図１０】本願発明の第２の実施の形態の埋込ツェナー
ダイオードの製造方法を説明する断面図である。
ダイオードの製造方法を説明する断面図である。
【図１１】本願発明の第２の実施の形態の埋込ツェナー
ダイオードの製造方法を説明する断面図である。
ダイオードの製造方法を説明する断面図である。
【図１２】本願発明の第２の実施の形態の埋込ツェナー
ダイオードの製造方法を説明する断面図である。
ダイオードの製造方法を説明する断面図である。
【図１３】本願発明の第２の実施の形態の埋込ツェナー
ダイオードの製造方法を説明する断面図である。
ダイオードの製造方法を説明する断面図である。
【図１４】従来のツェナーダイオードの構造を説明する
断面図である。
断面図である。
【図１４】従来の埋込ツェナーダイオードの構造を説明
する断面図である。
する断面図である。
１ 半導体層 ２ 酸化膜 ３ 第１の半導体領域 ４ 酸化膜 ５ 穴 ６ 酸化膜 ７ 第２の半導体領域 ８ 導電性物質 ９ 引き出し用電極 １０ 引き出し用電極 １１ Ｐ型シリコン基板 １２ Ｎ型エピタキシャル層 １３ アイソレーション層 １４ Ｐ型拡散層 １５ Ｎ型拡散層 １６ Ｐ型埋込層 １７ アイソレーション層 １８ Ｎ型拡散層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年３月１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】 本願発明の第１の実施の形態の埋込ツェナー
ダイオードの製造方法を説明する断面図である。
ダイオードの製造方法を説明する断面図である。
【図２】 本願発明の第１の実施の形態の埋込ツェナー
ダイオードの製造方法を説明する断面図である。
ダイオードの製造方法を説明する断面図である。
【図３】 本願発明の第１の実施の形態の埋込ツェナー
ダイオードの製造方法を説明する断面図である。
ダイオードの製造方法を説明する断面図である。
【図４】 本願発明の第１の実施の形態の埋込ツェナー
ダイオードの製造方法を説明する断面図である。
ダイオードの製造方法を説明する断面図である。
【図５】 本願発明の第１の実施の形態の埋込ツェナー
ダイオードの製造方法を説明する断面図である。
ダイオードの製造方法を説明する断面図である。
【図６】 本願発明の第１の実施の形態の埋込ツェナー
ダイオードの製造方法を説明する断面図である。
ダイオードの製造方法を説明する断面図である。
【図７】 本願発明の第１の実施の形態の埋込ツェナー
ダイオードの製造方法を説明する断面図である。
ダイオードの製造方法を説明する断面図である。
【図８】 本願発明の第２の実施の形態の埋込ツェナー
ダイオードの製造方法を説明する断面図である。
ダイオードの製造方法を説明する断面図である。
【図９】 本願発明の第２の実施の形態の埋込ツェナー
ダイオードの製造方法を説明する断面図である。
ダイオードの製造方法を説明する断面図である。
【図１０】 本願発明の第２の実施の形態の埋込ツェナ
ーダイオードの製造方法を説明する断面図である。
ーダイオードの製造方法を説明する断面図である。
【図１１】 本願発明の第２の実施の形態の埋込ツェナ
ーダイオードの製造方法を説明する断面図である。
ーダイオードの製造方法を説明する断面図である。
【図１２】 本願発明の第２の実施の形態の埋込ツェナ
ーダイオードの製造方法を説明する断面図である。
ーダイオードの製造方法を説明する断面図である。
【図１３】 本願発明の第２の実施の形態の埋込ツェナ
ーダイオードの製造方法を説明する断面図である。
ーダイオードの製造方法を説明する断面図である。
【図１４】 従来のツェナーダイオードの構造を説明す
る断面図である。
る断面図である。
【図１５】 従来の埋込ツェナーダイオードの構造を説
明する断面図である。
明する断面図である。
【符号の説明】 １ 半導体層 ２ 酸化膜 ３ 第１の半導体領域 ４ 酸化膜 ５ 穴 ６ 酸化膜 ７ 第２の半導体領域 ８ 導電性物質 ９ 引き出し用電極 １０ 引き出し用電極 １１ Ｐ型シリコン基板 １２ Ｎ型エピタキシャル層 １３ アイソレーション層 １４ Ｐ型拡散層 １５ Ｎ型拡散層 １６ Ｐ型埋込層 １７ アイソレーション層 １８ Ｎ型拡散層
Claims (1)
- 【請求項１】 一導電型の半導体領域内に、少なくとも
底面が略Ｖ字型の断面形状を有する穴と、該穴の略Ｖ字
型の底面の先端近傍に逆導電型の半導体領域を有し、前
記一導電型の半導体領域及び逆導電型の半導体領域のい
ずれか一方をアノード、他方をカソードとすることを特
徴とする埋込ツェナーダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7333938A JPH09153629A (ja) | 1995-11-29 | 1995-11-29 | 埋込ツェナーダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7333938A JPH09153629A (ja) | 1995-11-29 | 1995-11-29 | 埋込ツェナーダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09153629A true JPH09153629A (ja) | 1997-06-10 |
Family
ID=18271661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7333938A Pending JPH09153629A (ja) | 1995-11-29 | 1995-11-29 | 埋込ツェナーダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09153629A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344858A (ja) * | 2005-06-10 | 2006-12-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
1995
- 1995-11-29 JP JP7333938A patent/JPH09153629A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344858A (ja) * | 2005-06-10 | 2006-12-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI405299B (zh) | 具有溝渠結構的半導體元件與方法 | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006210368A (ja) | 縦型半導体装置及びその製造方法 | |
| JP2007158333A (ja) | バイポーラ接合トランジスタおよびその形成方法 | |
| JP2009032967A (ja) | 半導体装置及びその製造方法 | |
| JP3074708B2 (ja) | 高出力用集積回路のための半導体構造 | |
| US11114572B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPH10233515A (ja) | ショットキーバリア半導体装置とその製造方法 | |
| US5574306A (en) | Lateral bipolar transistor and FET | |
| US10297662B2 (en) | Dielectrically isolated semiconductor device and method for manufacturing the same | |
| JPH09153629A (ja) | 埋込ツェナーダイオード | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2859400B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPH0461346A (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| KR101099564B1 (ko) | 바이폴라 접합 트랜지스터 및 그의 제조방법 | |
| KR0163924B1 (ko) | 수평형 트랜지스터 및 그 제조방법 | |
| KR100604527B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR100454075B1 (ko) | 반도체 소자의 바이폴라 트랜지스터 제조 방법 | |
| KR100187933B1 (ko) | 고내압 구조를 가지는 반도체 소자의 제조방법 | |
| JP2000260950A (ja) | 半導体装置およびその製造方法 | |
| KR100261173B1 (ko) | 반도체 소자의 제조 방법 | |
| GB2338828A (en) | Integrated circuit with multiple base width bipolar transistors | |
| CN117594658A (zh) | 一种沟槽型场效应晶体管及其制备方法 | |
| KR100368609B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100264519B1 (ko) | 바이폴라 트랜지스터 제조방법 |