KR100187933B1 - 고내압 구조를 가지는 반도체 소자의 제조방법 - Google Patents

고내압 구조를 가지는 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100187933B1
KR100187933B1 KR1019960044893A KR19960044893A KR100187933B1 KR 100187933 B1 KR100187933 B1 KR 100187933B1 KR 1019960044893 A KR1019960044893 A KR 1019960044893A KR 19960044893 A KR19960044893 A KR 19960044893A KR 100187933 B1 KR100187933 B1 KR 100187933B1
Authority
KR
South Korea
Prior art keywords
oxide film
guard ring
semiconductor device
active region
manufacturing
Prior art date
Application number
KR1019960044893A
Other languages
English (en)
Other versions
KR19980026458A (ko
Inventor
윤동현
Original Assignee
김충환
한국전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김충환, 한국전자주식회사 filed Critical 김충환
Priority to KR1019960044893A priority Critical patent/KR100187933B1/ko
Publication of KR19980026458A publication Critical patent/KR19980026458A/ko
Application granted granted Critical
Publication of KR100187933B1 publication Critical patent/KR100187933B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 고내압 구조를 가지는, 5μm 이하의 얕은 접합 깊이를 가지는 반도체 소자의 제조 방법에 있어서, 제 1 전도형의 반도체 기판상에 산화막을 형성한 후, 상기 산화막 중 가드링 영역에 대응하는 산화막을 제거하는 단계; 액티브 영역에 대응하는 상기 산화막을 소정 두께만큼 식각하는 단계; 및 상기 노출된 기판과 상기 식각된 산화막상에 제 2 전도형의 불순물을 도핑하여, 접합 깊이가 깊은 가드링 영역과 접합 깊이가 얕은 액티브 영역을 동시에 형성하는 단계를 구비하는 것을 특징으로 한다.

Description

고내압 구조를 가지는 반도체 소자의 제조 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 고내압 구조를 가지는, 5μm 이하의 얕은 접합 깊이를 가지는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 제조에 있어서, pn접합 구조 형성시 접합 깊이가 얕으면, 불순물 영역의 엣지의 접합면의 면적이, 접합 깊이가 깊은 경우보다 작게 되어, 단위 면적당 전류 밀도가 커져서 내압이 작아지게 된다. 상기 내압을 높이기 위해 불순물 영역의 엣지를 둥글게 하여 접합면의 면적을 크게 하는 방법을 사용한다. 이와 같은 목적으로 둥글게 형성된 영역을 가드링(guard ring)영역이라 한다.
종래에는 상기 가드링 영역을 가지는, 얕은 접합 깊이를 가지는 반도체 소자를 도 1 내지 도 4 에 도시한 공정에 따라 제조하였다.
도 1 과 같이, 산화막(20)이 형성된 반도체 기판(10)상에 가드링 영역(30) 형성을 위한 포토레지스트 패턴을 형성하고, 이의 개구부를 통하여 상기 산화막(20)을 기판(10)이 노출되도록 선택적으로 식각한다. 다음 상기 포토레지스트 패턴을 제거한다.
도 2 와 같이, 상기 결과물의 상부에 불순물을 확산시켜 가드링 영역(30)을 형성한다.
도 3 과 같이, 상기 결과물의 상부에, 소자의 실제 동작을 담당하는 액티브 영역(31)의 형성을 위한 포토레지스트 패턴을 형성한 후, 그 개구부를 통하여 상기 산화막(20)을 기판(10)이 노출되도록 식각한다. 다음 상기 포토레지스트 패턴을 제거한다.
도 4 와 같이, 상기 결과물의 상부에 불순물을 확산시켜 액티브 영역(31)을 형성한다.
이와 같은 종래의 고내압 구조 형성 방법은, 가드링 영역과 액티브 영역을 별도로 형성함에 따라 두 번의 확산 공정이 필요하게 되며, 가드링 영역의 접합 깊이의 제어에 있어서, 뒤따르는 액티브 영역의 확산 공정시 가드링 영역에서의 부수적인 확산 깊이도 고려해야 하는 문제점이 있었다.
본 발명의 목적은, 상기 문제점을 해결하기 위하여, 한 번의 도핑 공정으로 가드링 영역과 액티브 영역을 동시에 형성할 수 있는 반도체 소자의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 제조 방법은, 제 1 전도형의 반도체 기판상에 산화막을 형성한 후, 상기 산화막 중 가드링 영역에 대응하는 산화막을 제거하는 단계; 액티브 영역에 대응하는 상기 산화막을 소정 두께만큼 식각하는 단계; 및 상기 노출된 기판과 상기 식각된 산화막상에 제 2 전도형의 불순물을 도핑하여, 접합 깊이가 깊은 가드링 영역과 접합 깊이가 얕은 액티브 영역을 동시에 형성하는 단계를 구비한다.
본 발명의 제 2 제조 방법은, 제 1 전도형의 반도체 기판상에 산화막을 형성한 후, 상기 산화막 중 가드링 영역에 대응하는 산화막을 제거하는 단계; 상기 산화막을 마스크로 사용하여 상기 노출된 기판을 소정 깊이만큼 식각하는 단계; 액티브 영역에 대응하는 상기 산화막을 제거하는 단계; 및 상기 노출된 기판의 표면 근방에 제 2 전도형의 불순물을 도핑하여, 상기 기판이 식각된 부분에는 가드링 영역을, 이 가드링 영역의 사이에는 액티브 영역을 동시에 형성하는 단계를 구비한다.
도 1 내지 도 4 는 종래의 고내압 구조를 가지는 반도체 소자의 제조 공정도.
도 5 내지 도 8 은 본 발명에 의한 고내압 구조를 가지는 반도체 소자의 제조 공정도.
도 9 내지 도 12 는 본 발명에 의한 고내압 구조를 가지는 반도체 소자의 제조 공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 반도체 기판20: 산화막
30: 가드링 영역31: 액티브 영역
이하, 첨부 도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
본 발명에 의한 고내압 구조를 가지는 반도체 소자의 제 1 제조 방법을 도 5 내지 도 8 을 참조하여 설명하면 다음과 같다.
도 5 와 같이, 산화막(20)이 형성된 n형 실리콘 기판(10)상에 가드링 영역(30) 형성을 위한 포토레지스트 패턴을 형성하고, 이의 개구부를 통하여 상기 산화막(20)을 기판(10)이 노출되도록 선택적으로 식각한 후, 상기 포토레지스트 패턴을 제거한다.
도 6 과 같이, 상기 결과물의 상부에 액티브 영역(31) 형성을 위한 포토레지스트 패턴을 형성하고, 이의 개구부를 통하여 상기 산화막(20)을 소정 두께만큼 선택적으로 식각한 후, 상기 포토레지스트 패턴을 제거한다. 상기 두께로써 가드링 영역(30)과 액티브 영역(31)의 깊이 차이를 조절한다. 상기 깊이 차이는 3μm 이상이 되는 것이 좋다.
도 7 과 같이, 액티브 영역(31)의 깊이가 5μm 이하가 되도록, 상기 결과물의 상부에 이온 주입 방식으로 p형 불순물을 주입시킨다.
도 8 과 같이, 상기 노출된 기판과 상기 식각된 산화막을 통해 주입되는 p형 불순물은, 산화막 두께 차이에 의해 접합 깊이가 깊은 가드링 영역(30)과 접합 깊이가 얕은 액티브 영역(31)을 동시에 형성하게 된다.
본 발명에 의한 고내압 구조를 가지는 반도체 소자의 제 2 제조 방법을 도 9 내지 도 12 를 참조하여 설명하면 다음과 같다.
도 9 의 경우는 상기 도 5 의 경우와 동일하다.
도 10 과 같이, 도 9 의 산화막(20)을 마스크로 사용하여 노출된 상기 기판(10)을 소정 깊이만큼 식각한다. 가드링 영역(30)의 접합면이 액티브 영역(31)의 접합면보다 상기 소정 깊이만큼 더 깊이 들어가게 된다. 상기 소정 깊이는 3μm 이상이 되는 것이 좋다.
도 11 과 같이, 액티브 영역(31)의 산화막을 제거하기 위한 포토레지스트 패턴을 형성한 다음, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 산화막을 기판(10)이 노출되도록 식각한 후, 상기 포토레지스트 패턴을 제거하고, 액티브 영역(31)의 깊이가 5μm 이하가 되도록, 상기 결과물의 상부에 p형 불순물을 확산시키거나, 이온 주입 방식으로 주입한다.
도 12 와 같이, 반도체 기판(10)의 식각 깊이의 차이에 따라서 상기 기판이 식각된 부분에는 가드링 영역(30)이, 이 가드링 영역의 사이에는 액티브 영역(31)이 동시에 형성된다.
본 발명은 고내압 구조를 가지는, 얕은 접합 깊이를 가지는 반도체 소자의 제조에 있어서, 가드링 영역과 액티브 영역을 한 번의 이온 주입 또는 확산 공정으로 동시에 형성함으로써 공정이 간단하며, 산화막 두께 또는 실리콘 식각 깊이로써 상기 가드링 영역과 액티브 영역의 접합 깊이 차이를 정밀 제어할 수 있다.

Claims (9)

  1. 제 1 전도형의 반도체 기판상에 산화막을 형성한 후, 상기 산화막 중 가드링 영역에 대응하는 산화막을 제거하는 단계; 액티브 영역에 대응하는 상기 산화막을 소정 두께만큼 식각하는 단계; 및 상기 노출된 기판과 상기 식각된 산화막상에 제 2 전도형의 불순물을 도핑하여, 접합 깊이가 깊은 가드링 영역과 접합 깊이가 얕은 액티브 영역을 동시에 형성하는 단계를 구비하는 것을 특징으로 하는, 고내압 구조를 가지는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 불순물 도핑 방식은 이온 주입 방식인 것을 특징으로 하는, 고내압 구조를 가지는 반도체 소자의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 액티브 영역의 접합 깊이가 5μm 이하인 것을 특징으로 하는, 고내압 구조를 가지는 반도체 소자의 제조 방법.
  4. 제 3 항에 있어서, 상기 가드링 영역의 접합 깊이는 상기 액티브 영역의 접합 깊이보다 적어도 3μm 이상 더 깊은 것을 특징으로 하는, 고내압 구조를 가지는 반도체 소자의 제조 방법.
  5. 제 1 전도형의 반도체 기판상에 산화막을 형성한 후, 상기 산화막 중 가드링 영역에 대응하는 산화막을 제거하는 단계; 상기 산화막을 마스크로 사용하여 상기 노출된 기판을 소정 깊이만큼 식각하는 단계; 액티브 영역에 대응하는 상기 산화막을 제거하는 단계; 및 상기 노출된 기판의 표면 근방에 제 2 전도형의 불순물을 도핑하여, 상기 기판이 식각된 부분에는 가드링 영역을, 이 가드링 영역의 사이에는 액티브 영역을 동시에 형성하는 단계를 구비하는 것을 특징으로 하는 고내압 구조를 가지는 반도체 소자의 제조 방법.
  6. 제 5 항에 있어서, 상기 소정의 식각 깊이는 적어도 3μm 이상인 것을 특징으로 하는, 고내압 구조를 가지는 반도체 소자의 제조 방법.
  7. 제 5 항에 있어서, 상기 불순물 도핑 방식은 고상, 액상, 또는 기상 확산 방식 중 어느 하나인 것을 특징으로 하는, 고내압 구조를 가지는 반도체 소자의 제조 방법.
  8. 제 5 항에 있어서, 상기 불순물 도핑 방식은 이온 주입 방식인 것을 특징으로 하는, 고내압 구조를 가지는 반도체 소자의 제조 방법.
  9. 제 5 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 액티브 영역의 접합 깊이는 5μm 이하인 것을 특징으로 하는, 고내압 구조를 가지는 반도체 소자의 제조 방법.
KR1019960044893A 1996-10-09 1996-10-09 고내압 구조를 가지는 반도체 소자의 제조방법 KR100187933B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044893A KR100187933B1 (ko) 1996-10-09 1996-10-09 고내압 구조를 가지는 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044893A KR100187933B1 (ko) 1996-10-09 1996-10-09 고내압 구조를 가지는 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19980026458A KR19980026458A (ko) 1998-07-15
KR100187933B1 true KR100187933B1 (ko) 1999-06-01

Family

ID=19476830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044893A KR100187933B1 (ko) 1996-10-09 1996-10-09 고내압 구조를 가지는 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100187933B1 (ko)

Also Published As

Publication number Publication date
KR19980026458A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
JPS6130435B2 (ko)
US5895251A (en) Method for forming a triple-well in a semiconductor device
US6207974B1 (en) Process for manufacture of a p-channel MOS gated device with base implant through the contact window
US5429953A (en) Method of forming solid state suppressors with concave and diffused substitution regions
EP0029552A2 (en) Method for producing a semiconductor device
EP0221742B1 (en) Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions
KR100187933B1 (ko) 고내압 구조를 가지는 반도체 소자의 제조방법
US6040219A (en) Method of fabricating power semiconductor device using semi-insulating polycrystalline silicon (SIPOS) film
US5143859A (en) Method of manufacturing a static induction type switching device
JP3325692B2 (ja) 半導体装置の製造方法
EP0605946B1 (en) Transistor process for removing narrow base effects
US4977107A (en) Method for manufacturing semiconductor rectifier
JPH02186675A (ja) 高耐圧プレーナ型半導体素子およびその製造方法
US5264381A (en) Method of manufacturing a static induction type switching device
JP2859400B2 (ja) ゲートターンオフサイリスタの製造方法
KR910008978B1 (ko) 반도체 장치의 제조방법
KR0175407B1 (ko) 세 개의 에미터 영역을 가진 수평형 트랜지스터 및 제조 방법
KR0173964B1 (ko) 래치업 제어구조를 갖는 전력반도체장치의 제조방법
KR100261173B1 (ko) 반도체 소자의 제조 방법
KR0145118B1 (ko) 다링톤 접속 반도체소자 및 그의 제조방법
KR100193120B1 (ko) 반도체 마이크로머시닝 소자의 기계구조부 형성방법
KR100264519B1 (ko) 바이폴라 트랜지스터 제조방법
KR0175378B1 (ko) 횡형 바이폴라 트랜지스터 및 그 제조방법
KR100332116B1 (ko) 바이폴라트랜지스터제조방법
KR100275950B1 (ko) 반도체장치의활성영역분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040102

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee