JP3178400B2 - シリコン酸化物で充填されたトレンチで絶縁されたバイポーラトランジスタ - Google Patents
シリコン酸化物で充填されたトレンチで絶縁されたバイポーラトランジスタInfo
- Publication number
- JP3178400B2 JP3178400B2 JP35639597A JP35639597A JP3178400B2 JP 3178400 B2 JP3178400 B2 JP 3178400B2 JP 35639597 A JP35639597 A JP 35639597A JP 35639597 A JP35639597 A JP 35639597A JP 3178400 B2 JP3178400 B2 JP 3178400B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- trench
- island
- filled
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 title claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 229920005591 polysilicon Polymers 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000011084 recovery Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 210000002381 plasma Anatomy 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の製造の
分野に関する。
分野に関する。
【０００２】
【従来の技術】具体的に、集積回路の分野において、主
素子が分離され、多少は横方向に互いに絶縁されなけれ
ばならない。このような結果に達するための多くの現在
の技術は、種々の主素子が熱成長によって形成される厚
い酸化層によって互いに分離されたＬＯＣＯＳ技術と称
されるものである。発展傾向にある他の技術は、「ＢＯ
Ｘ」技術と呼ばれるウェル絶縁技術と称されるものであ
る。ＢＯＸ技術において、主素子間の間隔は、１つの水
晶シリコンウェーハの上部表面への異方性エッチングに
よって溝がつけられたトレンチから形成され、通常、シ
リコン酸化物のような絶縁物で充填される。該上部表面
は、いくつかの技術、例えば絶縁すべきシリコン領域上
に予め形成されたシリコン窒化物層に止めを有する化学
的−機械的ポリッシング（ＣＭＰ）によって平らにされ
る。
素子が分離され、多少は横方向に互いに絶縁されなけれ
ばならない。このような結果に達するための多くの現在
の技術は、種々の主素子が熱成長によって形成される厚
い酸化層によって互いに分離されたＬＯＣＯＳ技術と称
されるものである。発展傾向にある他の技術は、「ＢＯ
Ｘ」技術と呼ばれるウェル絶縁技術と称されるものであ
る。ＢＯＸ技術において、主素子間の間隔は、１つの水
晶シリコンウェーハの上部表面への異方性エッチングに
よって溝がつけられたトレンチから形成され、通常、シ
リコン酸化物のような絶縁物で充填される。該上部表面
は、いくつかの技術、例えば絶縁すべきシリコン領域上
に予め形成されたシリコン窒化物層に止めを有する化学
的−機械的ポリッシング（ＣＭＰ）によって平らにされ
る。
【０００３】本発明は、主素子間でこのＣＭＰの絶縁技
術を用いる集積回路に関する。
術を用いる集積回路に関する。
【０００４】
【発明が解決しようとする課題】特に、これらトランジ
スタの浮遊容量及びそれによる動作速度の減少に関し
て、最適性能のバイポーラトランジスタを実現すること
に目的がある。
スタの浮遊容量及びそれによる動作速度の減少に関し
て、最適性能のバイポーラトランジスタを実現すること
に目的がある。
【０００５】本発明の他の目的は、アクセス抵抗が減少
したバイポーラのトランジスタを得ることにある。
したバイポーラのトランジスタを得ることにある。
【０００６】本発明の他の目的は、できる限り最小のバ
イポーラトランジスタを得ることにある。
イポーラトランジスタを得ることにある。
【０００７】本発明の他の目的は、集積回路の製造の分
野において共通して用いられる技術によって、このよう
なバイポーラトランジスタを実現することにある。
野において共通して用いられる技術によって、このよう
なバイポーラトランジスタを実現することにある。
【０００８】
【課題を解決するための手段】これら目的を達成するた
めに、本発明は、シリコン酸化物で充填されたトレンチ
によって横方向に絶縁されたバイポーラトランジスタに
おいて、トレンチの上部内側周囲の第１の部分は、ベー
ス接触領域を形成するために、くり抜かれ、且つトラン
ジスタのベースの導電性タイプのポリシリコンで充填さ
れており、トレンチの上部内側周囲の第２の部分は、く
り抜かれ、且つトランジスタのエミッタの導電性タイプ
のポリシリコンで充填されている。
めに、本発明は、シリコン酸化物で充填されたトレンチ
によって横方向に絶縁されたバイポーラトランジスタに
おいて、トレンチの上部内側周囲の第１の部分は、ベー
ス接触領域を形成するために、くり抜かれ、且つトラン
ジスタのベースの導電性タイプのポリシリコンで充填さ
れており、トレンチの上部内側周囲の第２の部分は、く
り抜かれ、且つトランジスタのエミッタの導電性タイプ
のポリシリコンで充填されている。
【０００９】本発明の一実施形態によれば、ＳｉＧｅ型
材料の層が、アイランドと、トランジスタのエミッタの
導電性タイプのポリシリコンとの間に形成されている。
材料の層が、アイランドと、トランジスタのエミッタの
導電性タイプのポリシリコンとの間に形成されている。
【００１０】本発明は、また、絶縁体で充填されたトレ
ンチで囲われる第１の導電性タイプのエピタキシャル層
のアイランドを形成する段階と、窪みを形成するための
エピタキシャル層に対して選択する異方性エッチング方
法によって、トレンチの上部内側周囲の少なくとも一部
分をエッチングする段階と、第２の導電性タイプのポリ
シリコンで窪みを充填する段階と、アイランドの上部表
面として同じ高さとなるポリシリコンの上部表面をもた
らす段階と、第２の導電性タイプのベースインプランテ
ーションを行う段階と、アイランドの一部分上で、且つ
窪みに対して変位した方法で、第１の導電性タイプのポ
リシリコンの第２の層をデポジットする段階とを含むバ
イポーラトランジスタを製造するための方法も提供す
る。
ンチで囲われる第１の導電性タイプのエピタキシャル層
のアイランドを形成する段階と、窪みを形成するための
エピタキシャル層に対して選択する異方性エッチング方
法によって、トレンチの上部内側周囲の少なくとも一部
分をエッチングする段階と、第２の導電性タイプのポリ
シリコンで窪みを充填する段階と、アイランドの上部表
面として同じ高さとなるポリシリコンの上部表面をもた
らす段階と、第２の導電性タイプのベースインプランテ
ーションを行う段階と、アイランドの一部分上で、且つ
窪みに対して変位した方法で、第１の導電性タイプのポ
リシリコンの第２の層をデポジットする段階とを含むバ
イポーラトランジスタを製造するための方法も提供す
る。
【００１１】本発明の一実施形態によれば、バイポーラ
トランジスタ製造方法は、絶縁体で充填されたトレンチ
で囲われる第１の導電性タイプのエピタキシャル層のア
イランドを形成する段階と、第１の窪みを形成するため
のトレンチの上部内側周囲の第１の部分をエッチングす
る段階と、第２の導電性タイプのポリシリコンで第１の
窪みを充填する段階と、第２の導電性タイプのベースイ
ンプラントを行う段階と、第２の窪みを形成するための
酸化物トレンチの上部内側周囲の第２の部分をエッチン
グする段階と、第１の導電性タイプのポリシリコンで第
２の窪みを充填する段階とを含んでいる。
トランジスタ製造方法は、絶縁体で充填されたトレンチ
で囲われる第１の導電性タイプのエピタキシャル層のア
イランドを形成する段階と、第１の窪みを形成するため
のトレンチの上部内側周囲の第１の部分をエッチングす
る段階と、第２の導電性タイプのポリシリコンで第１の
窪みを充填する段階と、第２の導電性タイプのベースイ
ンプラントを行う段階と、第２の窪みを形成するための
酸化物トレンチの上部内側周囲の第２の部分をエッチン
グする段階と、第１の導電性タイプのポリシリコンで第
２の窪みを充填する段階とを含んでいる。
【００１２】本発明の一実施形態によれば、前記方法
は、ポリシリコン領域の見える表面をシリサイドする段
階を含んでいる。
は、ポリシリコン領域の見える表面をシリサイドする段
階を含んでいる。
【００１３】
【発明の実施の形態】本発明の前述の目的、特徴及び効
果は、添付図面と共に何ら限定しない以下の具体的な実
施形態の記載の中で、詳細に説明される。
果は、添付図面と共に何ら限定しない以下の具体的な実
施形態の記載の中で、詳細に説明される。
【００１４】通常の半導体素子の表現のように、種々の
図面及び特に断面図におけるそれぞれの寸法は、同一縮
尺で描かれていない。
図面及び特に断面図におけるそれぞれの寸法は、同一縮
尺で描かれていない。
【００１５】図１は、従来の構造のＮＰＮ型バイポーラ
トレンチ絶縁形トランジスタの一例を表している。
トレンチ絶縁形トランジスタの一例を表している。
【００１６】このトランジスタは、Ｎ型エピタキシャル
層２のアイランド１内に形成され、該エピタキシャル層
２自体がＰ型単一水晶シリコンウェーハ３上に形成され
る。Ｎ+型埋込層４は、エピタキシャル層と基板との間
に形成され、特にアイランド１の下に伸長する。このア
イランド１は、それを全体的に囲むシリコン酸化物で充
填されたトレンチ５によって横方向に規定されている。
図において、トレンチ５は、埋込層４の上部表面に伸長
する。それは、わずかに深く又はわずかに浅くできる。
しかし、埋込層４を完全に伸ばしてはならない。若しく
は、以下で理解されるようにコレクタと結合しないよう
にしなければならない。好ましくは、Ｐ+型埋込層６
が、アイランド１の横方向の絶縁を完全にするためにト
レンチ５の位置の下に形成される。
層２のアイランド１内に形成され、該エピタキシャル層
２自体がＰ型単一水晶シリコンウェーハ３上に形成され
る。Ｎ+型埋込層４は、エピタキシャル層と基板との間
に形成され、特にアイランド１の下に伸長する。このア
イランド１は、それを全体的に囲むシリコン酸化物で充
填されたトレンチ５によって横方向に規定されている。
図において、トレンチ５は、埋込層４の上部表面に伸長
する。それは、わずかに深く又はわずかに浅くできる。
しかし、埋込層４を完全に伸ばしてはならない。若しく
は、以下で理解されるようにコレクタと結合しないよう
にしなければならない。好ましくは、Ｐ+型埋込層６
が、アイランド１の横方向の絶縁を完全にするためにト
レンチ５の位置の下に形成される。
【００１７】アイランド１は、ＮＰＮトランジスタのコ
レクタを形成し、埋込層４は、そのコレクタ接触部リカ
バリ領域を形成する。アイランド１の上部にＰ型ベース
領域７が形成され、その中にＮ型エミッタ領域８が形成
される。重くドープされたＰ型周囲領域９は、ベース接
触部リカバリ領域を形成する。ベース領域７は、例えば
ホウ素インプランテーションによる結果物である。エミ
ッタ領域８は、例えば、重くドープされたＮ型ポリシリ
コン層１１から形成される。ベース接触部リカバリ周囲
領域９は、例えば、重くドープされたＰ型ポリシリコン
層１２から形成される。例えば、ベースインプランテー
ション７を行う前後で、いずれかの公知の方法によって
平らにされたシリコン酸化層１４がデポジットされた後
で、正確にエッチされたポリシリコン領域１２が形成さ
れる。酸化層１４は、アイランド１の中央に開口され、
ポリシリコン１１で充填される。また、埋込層４と結合
するトレンチを形成するために、厚い酸化層５と同時に
開口される。このトレンチは、例えばエミッタのポリシ
リコン１１で充填すると同時に、Ｎ+型ポリシリコン１
６で充填される。従って、素子１１、１２及び１６の上
部表面上に、接触部が従来通り取り戻される。
レクタを形成し、埋込層４は、そのコレクタ接触部リカ
バリ領域を形成する。アイランド１の上部にＰ型ベース
領域７が形成され、その中にＮ型エミッタ領域８が形成
される。重くドープされたＰ型周囲領域９は、ベース接
触部リカバリ領域を形成する。ベース領域７は、例えば
ホウ素インプランテーションによる結果物である。エミ
ッタ領域８は、例えば、重くドープされたＮ型ポリシリ
コン層１１から形成される。ベース接触部リカバリ周囲
領域９は、例えば、重くドープされたＰ型ポリシリコン
層１２から形成される。例えば、ベースインプランテー
ション７を行う前後で、いずれかの公知の方法によって
平らにされたシリコン酸化層１４がデポジットされた後
で、正確にエッチされたポリシリコン領域１２が形成さ
れる。酸化層１４は、アイランド１の中央に開口され、
ポリシリコン１１で充填される。また、埋込層４と結合
するトレンチを形成するために、厚い酸化層５と同時に
開口される。このトレンチは、例えばエミッタのポリシ
リコン１１で充填すると同時に、Ｎ+型ポリシリコン１
６で充填される。従って、素子１１、１２及び１６の上
部表面上に、接触部が従来通り取り戻される。
【００１８】このトランジスタは、以下のいくつかの欠
点を有する。 ・ポリシリコン部分１２が、エピタキシャル層のアイラ
ンド１に対して必ずしも位置調整がうまくいかない。 ・ベースに対するエミッタのセンタリングは、セルフア
ライメントを得るために比較的洗練された方法の実現を
必要とするという問題がある。 ・ベースポリシリコン層１２が、アイランド１の上部で
の位置付け許容誤差と関連する一定の量を越える必要が
あり、この結果、ベースコレクタキャパシタンスの値に
対して無視できない寄与（コントリビューション）とな
る。 ・説明されたプロセスは、位置付け許容誤差と最大マス
キング寸法とに関連した最小可能寸法を暗示する必要が
ある。
点を有する。 ・ポリシリコン部分１２が、エピタキシャル層のアイラ
ンド１に対して必ずしも位置調整がうまくいかない。 ・ベースに対するエミッタのセンタリングは、セルフア
ライメントを得るために比較的洗練された方法の実現を
必要とするという問題がある。 ・ベースポリシリコン層１２が、アイランド１の上部で
の位置付け許容誤差と関連する一定の量を越える必要が
あり、この結果、ベースコレクタキャパシタンスの値に
対して無視できない寄与（コントリビューション）とな
る。 ・説明されたプロセスは、位置付け許容誤差と最大マス
キング寸法とに関連した最小可能寸法を暗示する必要が
ある。
【００１９】図１の構造の最小寸法が、図２の平面図の
中に一例として描かれており、種々の領域が規定された
ものからマスクの境界が表されている。アイランド１
は、正方形に形作られる。破線１２はポリシリコン層１
２の内側及び外側境界を示しており、破線１１はポリシ
リコン層１１の外側境界を示しており、中心交線は接触
パッドを示している。マスク上のパターンの最小寸法は
０．２５μｍ（２５０ｎｍ）であり、２つのマスク間の
ガード間隔は０．１５μｍ（１５０ｎｍ）である技術に
おいて、図２に表された寸法（ポリシリコンパターン１
１が、スペーサによるポリシリコンパターン１２に対し
てセルフアラインされると仮定して）が達成される。 ・アイランド１の表面領域：１．０５×１．０５μｍ＝
１．１μｍ2 ・エミッタ表面領域：０．５５×０．５５μｍ≒０．３
μｍ2 ・エミッタ周囲長：５５０μｍ×４＝２．２μｍ
中に一例として描かれており、種々の領域が規定された
ものからマスクの境界が表されている。アイランド１
は、正方形に形作られる。破線１２はポリシリコン層１
２の内側及び外側境界を示しており、破線１１はポリシ
リコン層１１の外側境界を示しており、中心交線は接触
パッドを示している。マスク上のパターンの最小寸法は
０．２５μｍ（２５０ｎｍ）であり、２つのマスク間の
ガード間隔は０．１５μｍ（１５０ｎｍ）である技術に
おいて、図２に表された寸法（ポリシリコンパターン１
１が、スペーサによるポリシリコンパターン１２に対し
てセルフアラインされると仮定して）が達成される。 ・アイランド１の表面領域：１．０５×１．０５μｍ＝
１．１μｍ2 ・エミッタ表面領域：０．５５×０．５５μｍ≒０．３
μｍ2 ・エミッタ周囲長：５５０μｍ×４＝２．２μｍ
【００２０】この構造において、アイランド１の表面領
域は、実質的にベース−コレクタ接続部の表面に対応す
る。（トランジスタの可能な動作速度を増加するため
に、減少されるように設計された）ベース−コレクタキ
ャパシタンスは、この表面領域に比例する。所与の電流
密度に対するエミッタ電流を減少するために、エミッタ
表面領域を減少することも望ましい。所与の表面領域に
対するエミッタ注入力を増加するために、エミッタ周囲
長／表面領域比を増加することも望ましい。
域は、実質的にベース−コレクタ接続部の表面に対応す
る。（トランジスタの可能な動作速度を増加するため
に、減少されるように設計された）ベース−コレクタキ
ャパシタンスは、この表面領域に比例する。所与の電流
密度に対するエミッタ電流を減少するために、エミッタ
表面領域を減少することも望ましい。所与の表面領域に
対するエミッタ注入力を増加するために、エミッタ周囲
長／表面領域比を増加することも望ましい。
【００２１】本発明は、特に、トランジスタの動作速度
を増加した結果、バイポーラトランジスタの特徴を改善
し、バイポーラトランジスタの可能な最小寸法を削減す
ることを目的がある。
を増加した結果、バイポーラトランジスタの特徴を改善
し、バイポーラトランジスタの可能な最小寸法を削減す
ることを目的がある。
【００２２】図３は、製造の中間段階における、本発明
によるトランジスタの一実施形態を表している。
によるトランジスタの一実施形態を表している。
【００２３】Ｐ型基板３上に形成されたＮ型エピタキシ
ャル層２を含み、且つＮ+及びＰ+型の埋込層４及び６を
含む構造は、開始基本(starting basis)として用いられ
る。シリコン窒化物の薄層２０で覆われたエピタキシャ
ル層のアイランド１は、酸化物で充填されたトレンチ５
で囲まれている。従って、酸化物トレンチ５を形成した
後すぐに得られた構造は、開始基本として用いられる。
現在、レジストと称される光感度生成層２１がデポジッ
トされており、このレジスト層は、アイランド１の上部
周囲の少なくとも１つの部分の上に開口される。この開
口は、例えば、アイランド１の一方の側に沿って伸長す
る。次に、シリコン酸化物の異方性エッチングは、シリ
コン窒化物２０と、アイランド１の単一水晶シリコンと
のエッチングに対して、シリコン酸化物のエッチングの
ために、いくつかのエッチングプラズマを用いることに
よって行われる。従って、窪み２２は、アイランド１の
周囲の少なくとも一方のエッジに沿って、シリコン酸化
物層５の厚みの一部分のみに伸長するように形成され
る。
ャル層２を含み、且つＮ+及びＰ+型の埋込層４及び６を
含む構造は、開始基本(starting basis)として用いられ
る。シリコン窒化物の薄層２０で覆われたエピタキシャ
ル層のアイランド１は、酸化物で充填されたトレンチ５
で囲まれている。従って、酸化物トレンチ５を形成した
後すぐに得られた構造は、開始基本として用いられる。
現在、レジストと称される光感度生成層２１がデポジッ
トされており、このレジスト層は、アイランド１の上部
周囲の少なくとも１つの部分の上に開口される。この開
口は、例えば、アイランド１の一方の側に沿って伸長す
る。次に、シリコン酸化物の異方性エッチングは、シリ
コン窒化物２０と、アイランド１の単一水晶シリコンと
のエッチングに対して、シリコン酸化物のエッチングの
ために、いくつかのエッチングプラズマを用いることに
よって行われる。従って、窪み２２は、アイランド１の
周囲の少なくとも一方のエッジに沿って、シリコン酸化
物層５の厚みの一部分のみに伸長するように形成され
る。
【００２４】図４に描かれた次の段階において、レジス
ト層２１は取り除かれ、ポリシリコン層が、デポジット
され、窪み２２に充填されたポリシリコン２３のＰ型に
ドープされた部分を得るために任意の公知の方法によっ
て後方にエッチされ、その上部表面は、アイランド１の
上部表面の平面にある。好ましくは、ポリシリコンのエ
ッチングは、シリコン窒化物層２０上で止められた化学
的−機械的ポリッシングによって行われ、この層２０は
次の段階で抑えられる。
ト層２１は取り除かれ、ポリシリコン層が、デポジット
され、窪み２２に充填されたポリシリコン２３のＰ型に
ドープされた部分を得るために任意の公知の方法によっ
て後方にエッチされ、その上部表面は、アイランド１の
上部表面の平面にある。好ましくは、ポリシリコンのエ
ッチングは、シリコン窒化物層２０上で止められた化学
的−機械的ポリッシングによって行われ、この層２０は
次の段階で抑えられる。
【００２５】次に、素子の全体表面上のＰ型ドーピング
の実現は、アイランド１の上部表面でＰ型ドーピング２
４のインプランテーションを得るために行われる。この
インプランテーションは、トランジスタの本質的なベー
スを形成するために用いられる。
の実現は、アイランド１の上部表面でＰ型ドーピング２
４のインプランテーションを得るために行われる。この
インプランテーションは、トランジスタの本質的なベー
スを形成するために用いられる。
【００２６】図５に説明された次の段階において、アイ
ランド１のベースポリシリコン領域２３が形成された側
と反対側に開かれたレジスト層４０が、構造体の上で形
成される。シリコンとシリコン窒化物とに対するシリコ
ン酸化物の選択的なエッチングによって、厚いシリコン
酸化層５の厚みの一部分が、領域２３の反対側にエッチ
される。好ましくは、上述のドーピング２４よりも深
い、上部表面の及びアイランド１の一方の側のＰ型ドー
ピングの、インプランテーション、好ましくは斜めイン
プランテーションは、レジスト層４０の存在から得られ
る。このように、アイランド１内に形成されたドーピン
グは、参照符号４２で指示される。
ランド１のベースポリシリコン領域２３が形成された側
と反対側に開かれたレジスト層４０が、構造体の上で形
成される。シリコンとシリコン窒化物とに対するシリコ
ン酸化物の選択的なエッチングによって、厚いシリコン
酸化層５の厚みの一部分が、領域２３の反対側にエッチ
される。好ましくは、上述のドーピング２４よりも深
い、上部表面の及びアイランド１の一方の側のＰ型ドー
ピングの、インプランテーション、好ましくは斜めイン
プランテーションは、レジスト層４０の存在から得られ
る。このように、アイランド１内に形成されたドーピン
グは、参照符号４２で指示される。
【００２７】次の段階で、図５に描かれたその結果とし
て、窪み４１はＮ型にドープされたポリシリコン４３で
充填され、同様に、窪み２１はＰ型にドープされたポリ
シリコン２３で充填されるようになる。従って、加熱即
ちアニールの後で、ポリシリコン２３から形成されたベ
ース接触領域３２と、ポリシリコン４３から形成された
エミッタ領域４５とが得られる。予め説明された横方向
又は斜めインプラントのために、ベース層４７は領域４
５よりも深い。
て、窪み４１はＮ型にドープされたポリシリコン４３で
充填され、同様に、窪み２１はＰ型にドープされたポリ
シリコン２３で充填されるようになる。従って、加熱即
ちアニールの後で、ポリシリコン２３から形成されたベ
ース接触領域３２と、ポリシリコン４３から形成された
エミッタ領域４５とが得られる。予め説明された横方向
又は斜めインプラントのために、ベース層４７は領域４
５よりも深い。
【００２８】この実施形態の場合、シリコン窒化物層２
０が正しい場所におかれ、シリサイデーション(silicid
ation)を行うことができ、メタルシリサイド（図示な
し）は、ポリシリコン領域２３及び４３上にセルフアラ
インを形成する。これは、接触抵抗を減らすことが可能
となり、この実施形態の更なる効果を構成する。
０が正しい場所におかれ、シリサイデーション(silicid
ation)を行うことができ、メタルシリサイド（図示な
し）は、ポリシリコン領域２３及び４３上にセルフアラ
インを形成する。これは、接触抵抗を減らすことが可能
となり、この実施形態の更なる効果を構成する。
【００２９】従って、開口を通して進み、領域２３及び
４３並びに埋込層４に接触する、シリコン酸化層４８が
形成されることになる。この方法は、縮小化されたＮＰ
Ｎ型バイポーラトランジスタを得ることを可能とすると
理解できる。特に、横方向拡散に起因するエミッタは、
マスク内の開口の最小可能寸法よりも小さい幅を有する
ことができることに注目すべきである。
４３並びに埋込層４に接触する、シリコン酸化層４８が
形成されることになる。この方法は、縮小化されたＮＰ
Ｎ型バイポーラトランジスタを得ることを可能とすると
理解できる。特に、横方向拡散に起因するエミッタは、
マスク内の開口の最小可能寸法よりも小さい幅を有する
ことができることに注目すべきである。
【００３０】本発明は、当業者によれば、種々の変更及
び修正を容易にできる。
び修正を容易にできる。
【００３１】ただ１つの例として、以下の特徴を有する
構造体が実現され得る。 ・アイランド１の高さ：０．５μｍ ・アイランド１の幅：０．４μｍ ・領域２３及び４３の深さ：０．１及び０．２μｍ ・領域２３及び４３の幅：０．２５μｍ ・酸化物の厚み２８、４８：０．５μｍ
構造体が実現され得る。 ・アイランド１の高さ：０．５μｍ ・アイランド１の幅：０．４μｍ ・領域２３及び４３の深さ：０．１及び０．２μｍ ・領域２３及び４３の幅：０．２５μｍ ・酸化物の厚み２８、４８：０．５μｍ
【００３２】更に、絶縁領域５、２８及び４８は、シリ
コン酸化物となるように示されている。同一機能を有し
ており、即ち用いることができるシリコンに対して、絶
縁し且つ選択的にエッチ可能とする、任意の他の材料又
は材料の組み合わせが用いられる。
コン酸化物となるように示されている。同一機能を有し
ており、即ち用いることができるシリコンに対して、絶
縁し且つ選択的にエッチ可能とする、任意の他の材料又
は材料の組み合わせが用いられる。
【００３３】図７は、図６のトランジスタのいくつかの
領域が規定されたことからマスクの境界が表されている
平面図の一例を表している。アイランド１の外形は、参
照番号１によって指示されている。ベース及びエミッタ
ポリシリコン領域２３及び４３が配置されている窪みを
開口することを意味するマスクは、アイランド１の２つ
の対向するコーナに配列される。図２の場合に得られた
仮定によれば、以下の最小寸法を得ることができる。 ・アイランド１の表面領域：０．４０×０．４０μｍ＝
０．１６μｍ2 ・エミッタ周囲長：２×０．２５＝０．０５μｍ
領域が規定されたことからマスクの境界が表されている
平面図の一例を表している。アイランド１の外形は、参
照番号１によって指示されている。ベース及びエミッタ
ポリシリコン領域２３及び４３が配置されている窪みを
開口することを意味するマスクは、アイランド１の２つ
の対向するコーナに配列される。図２の場合に得られた
仮定によれば、以下の最小寸法を得ることができる。 ・アイランド１の表面領域：０．４０×０．４０μｍ＝
０．１６μｍ2 ・エミッタ周囲長：２×０．２５＝０．０５μｍ
【００３４】従って、コレクタの上部のエミッタの活性
表面は、無効となる。
表面は、無効となる。
【００３５】もちろん、本発明は、当業者によれば容易
に種々の変更、修正及び改良を有する。特に、用いられ
た種々の材料は、同じ作用を想定する材料で置き換える
ことができる（ドーピング、電気特性、エッチング選
択．．．）
に種々の変更、修正及び改良を有する。特に、用いられ
た種々の材料は、同じ作用を想定する材料で置き換える
ことができる（ドーピング、電気特性、エッチング選
択．．．）
【００３６】特に、窪み２２及び４４の材料を充填する
ために、重くドープされたポリシリコンを単に用いる代
わりに、ドーピングの異なるレベルのポリシリコン層及
びポリシリコンが連続してデポジットできる。
ために、重くドープされたポリシリコンを単に用いる代
わりに、ドーピングの異なるレベルのポリシリコン層及
びポリシリコンが連続してデポジットできる。
【００３７】このような変更、修正及び改良は、この開
示の部分でしようとするものであり、本発明の技術思想
及び見地の中でしようとするものである。従って、前述
の記述は、例として用いただけであり、限定しようとす
るものではない。本発明は、以下の請求項及びそれらと
均等物で規定されたものにのみ、限定される。
示の部分でしようとするものであり、本発明の技術思想
及び見地の中でしようとするものである。従って、前述
の記述は、例として用いただけであり、限定しようとす
るものではない。本発明は、以下の請求項及びそれらと
均等物で規定されたものにのみ、限定される。
【図１】従来の構造のバイポーラトレンチ絶縁形トラン
ジスタの簡単な断面図である。
ジスタの簡単な断面図である。
【図２】図１の構造の一例を表す平面図である。
【図３】本発明の一例による、バイポーラトレンチ絶縁
形トランジスタの組立の第１の段階を表す簡単な断面図
である。
形トランジスタの組立の第１の段階を表す簡単な断面図
である。
【図４】本発明の一例による、バイポーラトレンチ絶縁
形トランジスタの組立の第２の連続段階を表す簡単な断
面図である。
形トランジスタの組立の第２の連続段階を表す簡単な断
面図である。
【図５】本発明の一例による、バイポーラトレンチ絶縁
形トランジスタの組立の第３の段階を表す簡単な断面図
である。
形トランジスタの組立の第３の段階を表す簡単な断面図
である。
【図６】本発明の一例による、バイポーラトレンチ絶縁
形トランジスタの組立の第４の段階を表す簡単な断面図
である。
形トランジスタの組立の第４の段階を表す簡単な断面図
である。
【図７】図６の構造を規定するために使用されたマスク
の一例を表す図である。
の一例を表す図である。
１ アイランド ２ Ｎ型エピタキシャル層 ３ Ｐ型単一水晶シリコンウェハ ４ Ｎ＋型埋込層 ５ トレンチ ６ Ｐ＋型埋込層、絶縁領域 ７ ベースインプランテーション、Ｐ型ベース領域 ８ エミッタ領域 ９ ベース接触部リカバリ領域 １１ エミッタポリシリコン １２ Ｐ型ポリシリコン層 １４ シリコン酸化層 １６ Ｎ＋型ポリシリコン ２０ シリコン窒化物層 ２１ 光感度生成層 ２２、４１ 窪み ２３ ベースポリシリコン領域 ２４ Ｐ型ドーピング ２８、４８ 絶縁領域 ３２ ベース接触領域 ４０ レジスト層 ４２ ドーピング ４３ ポリシリコン ４５ エミッタ領域 ４７ ベース層
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/165 H01L 29/73
Claims (4)
- 【請求項１】 シリコン酸化物で充填されたトレンチ
（５）によって横方向に絶縁され、半導体アイランド
（１）内に形成されたバイポーラトランジスタにおい
て、 前記トレンチの上部内側周囲の第１の部分は、ベース接
触領域を形成するために、くり抜かれ、且つ前記トラン
ジスタのベースの導電性タイプのポリシリコン（２３）
で充填されており、前記トレンチの上部内側周囲の第２
の部分は、くり抜かれ、且つ前記トランジスタのエミッ
タの導電性タイプのポリシリコン（４３）で充填されて
いることを特徴とするバイポーラトランジスタ。 - 【請求項２】 ＳｉＧｅ型材料の層が、前記アイランド
と、前記トランジスタのエミッタの導電性タイプの前記
ポリシリコン（４３）との間に形成されていることを特
徴とする請求項１に記載のバイポーラトランジスタ。 - 【請求項３】 シリコン酸化物で充填されたトレンチ
（５）によって横方向に絶縁され、半導体アイランド
（１）内に形成されたバイポーラトランジスタであっ
て、前記トレンチの上部内側周囲の第１の部分は、ベー
ス接触領域を形成するために、くり抜かれ、且つ前記ト
ランジスタのベースの導電性タイプのポリシリコン（２
３）で充填されており、前記トレンチの上部内側周囲の
第２の部分は、くり抜かれ、且つ前記トランジスタのエ
ミッタの導電性タイプのポリシリコン（４３）で充填さ
れているバイポーラトランジスタを製造するための方法
であって、 絶縁体で充填されたトレンチ（５）で囲われる第１の導
電性タイプのエピタキシャル層のアイランド（１）を形
成する段階と、 第１の窪み（２２）を形成するために前記トレンチの上
部内側周囲の第１の部分をエッチングする段階と、 前記第２の導電性タイプのポリシリコン（２３）で前記
第１の窪みを充填する段階と、 前記第２の導電性タイプのベースインプラント（２４）
を行う段階と、 第２の窪み（４１）を形成するために前記トレンチの上
部内側周囲の第２の部分をエッチングする段階と、 前記第１の導電性タイプのポリシリコン（４３）で前記
第２の窪みを充填する段階とを含むことを特徴とするバ
イポーラトランジスタを製造するための方法。 - 【請求項４】 前記ポリシリコン領域（２３、４３）の
見える表面をシリサイドする段階を含むことを特徴とす
る請求項３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9615389 | 1996-12-10 | ||
| FR9615389A FR2756974B1 (fr) | 1996-12-10 | 1996-12-10 | Transistor bipolaire a isolement par caisson |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10178022A JPH10178022A (ja) | 1998-06-30 |
| JP3178400B2 true JP3178400B2 (ja) | 2001-06-18 |
Family
ID=9498682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35639597A Expired - Fee Related JP3178400B2 (ja) | 1996-12-10 | 1997-12-10 | シリコン酸化物で充填されたトレンチで絶縁されたバイポーラトランジスタ |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US6184102B1 (ja) |
| EP (1) | EP0848429B1 (ja) |
| JP (1) | JP3178400B2 (ja) |
| KR (1) | KR19980063791A (ja) |
| DE (1) | DE69719299D1 (ja) |
| FR (1) | FR2756974B1 (ja) |
| TW (1) | TW406357B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078518A (ja) * | 2001-09-03 | 2003-03-14 | Fuji Xerox Co Ltd | 暗号化・復号システム、暗号化装置、復号装置およびそれらの方法 |
| FR2829288A1 (fr) * | 2001-09-06 | 2003-03-07 | St Microelectronics Sa | Structure de contact sur une region profonde formee dans un substrat semiconducteur |
| KR100481209B1 (ko) * | 2002-10-01 | 2005-04-08 | 삼성전자주식회사 | 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4338138A (en) * | 1980-03-03 | 1982-07-06 | International Business Machines Corporation | Process for fabricating a bipolar transistor |
| US4392149A (en) * | 1980-03-03 | 1983-07-05 | International Business Machines Corporation | Bipolar transistor |
| US4339767A (en) * | 1980-05-05 | 1982-07-13 | International Business Machines Corporation | High performance PNP and NPN transistor structure |
| JPS5873156A (ja) * | 1981-10-28 | 1983-05-02 | Hitachi Ltd | 半導体装置 |
| US4703554A (en) * | 1985-04-04 | 1987-11-03 | Texas Instruments Incorporated | Technique for fabricating a sidewall base contact with extrinsic base-on-insulator |
| US4933733A (en) * | 1985-06-03 | 1990-06-12 | Advanced Micro Devices, Inc. | Slot collector transistor |
| US4887145A (en) * | 1985-12-04 | 1989-12-12 | Hitachi, Ltd. | Semiconductor device in which electrodes are formed in a self-aligned manner |
| US4829015A (en) * | 1987-05-21 | 1989-05-09 | Siemens Aktiengesellschaft | Method for manufacturing a fully self-adjusted bipolar transistor |
| US5187554A (en) * | 1987-08-11 | 1993-02-16 | Sony Corporation | Bipolar transistor |
| NL8800157A (nl) * | 1988-01-25 | 1989-08-16 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| US5128271A (en) | 1989-01-18 | 1992-07-07 | International Business Machines Corporation | High performance vertical bipolar transistor structure via self-aligning processing techniques |
| EP0378794A1 (en) * | 1989-01-18 | 1990-07-25 | International Business Machines Corporation | Vertical bipolar transistor structure and method of manufacturing |
| US4965217A (en) * | 1989-04-13 | 1990-10-23 | International Business Machines Corporation | Method of making a lateral transistor |
| JPH034538A (ja) * | 1989-06-01 | 1991-01-10 | Toshiba Corp | バイポーラ型半導体装置 |
-
1996
- 1996-12-10 FR FR9615389A patent/FR2756974B1/fr not_active Expired - Fee Related
-
1997
- 1997-12-04 KR KR1019970065917A patent/KR19980063791A/ko not_active Application Discontinuation
- 1997-12-08 US US08/987,095 patent/US6184102B1/en not_active Expired - Lifetime
- 1997-12-08 TW TW086118475A patent/TW406357B/zh not_active IP Right Cessation
- 1997-12-09 EP EP97410138A patent/EP0848429B1/fr not_active Expired - Lifetime
- 1997-12-09 DE DE69719299T patent/DE69719299D1/de not_active Expired - Lifetime
- 1997-12-10 JP JP35639597A patent/JP3178400B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-07 US US09/390,891 patent/US6114743A/en not_active Expired - Lifetime
-
2000
- 2000-11-30 US US09/726,939 patent/US6432789B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69719299D1 (de) | 2003-04-03 |
| FR2756974A1 (fr) | 1998-06-12 |
| JPH10178022A (ja) | 1998-06-30 |
| US6114743A (en) | 2000-09-05 |
| FR2756974B1 (fr) | 1999-06-04 |
| TW406357B (en) | 2000-09-21 |
| KR19980063791A (ko) | 1998-10-07 |
| EP0848429B1 (fr) | 2003-02-26 |
| US20010000289A1 (en) | 2001-04-19 |
| US6432789B2 (en) | 2002-08-13 |
| US6184102B1 (en) | 2001-02-06 |
| EP0848429A1 (fr) | 1998-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121102A (en) | Method of electrical connection through an isolation trench to form trench-isolated bipolar devices | |
| US4897703A (en) | Recessed contact bipolar transistor and method | |
| US5614750A (en) | Buried layer contact for an integrated circuit structure | |
| US5320972A (en) | Method of forming a bipolar transistor | |
| US6724066B2 (en) | High breakdown voltage transistor and method | |
| JP4108861B2 (ja) | バイポーラトランジスターの製造方法及びその構造 | |
| JPS63305560A (ja) | 完全自己整合バイポーラ・トランジスタの製造方法 | |
| JP2004274023A (ja) | 強い導電埋込層を備えた集積回路 | |
| US6319786B1 (en) | Self-aligned bipolar transistor manufacturing method | |
| JP3489265B2 (ja) | 半導体装置の製法 | |
| US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
| EP0637838A2 (en) | Integrated circuit with self-aligned isolation | |
| US6146982A (en) | Method for producing a low-impedance contact between a metallizing layer and a semiconductor material | |
| JP3178400B2 (ja) | シリコン酸化物で充填されたトレンチで絶縁されたバイポーラトランジスタ | |
| US20050020023A1 (en) | Bipolar transistor and method for producing the same | |
| JP2809025B2 (ja) | バイポーラトランジスタ | |
| JP3161395B2 (ja) | 最小表面積のｎｐｎトランジスタとその製造方法 | |
| EP0406883B1 (en) | Bipolar type semiconductor device and method of making same | |
| US20050029624A1 (en) | Integrated circuit arrangement having PNP and NPN bipolar transistors, and fabrication method | |
| JP2001267326A (ja) | 半導体装置及びその製造方法 | |
| JPH09181083A (ja) | 自己整列されたベース電極を有するバイポーラトランジスタおよびその製造方法 | |
| JPH10294321A (ja) | ラテラルｐｎｐトランジスタおよびその製造方法 | |
| US6300220B1 (en) | Process for fabricating isolation structure for IC featuring grown and buried field oxide | |
| US6830988B1 (en) | Method of forming an isolation structure for an integrated circuit utilizing grown and deposited oxide | |
| US5328856A (en) | Method for producing bipolar transistors having polysilicon contacted terminals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010313 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |