TW406357B - Bipolar transistor with pocket isolation - Google Patents

Description

406357 五、發明説明（1) 發明背景： 本發明係有關於積極電路的製造方面，更具體的說， 在積體電路這方面，各基本組件須予分開，且彼此之間或 多或少地應予橫向隔離。可供達成此等結果的最新技術稱 是所諝的「LOCOS」技術，其中是利用熱增生所形成的 厚氧化物層各種基本組件彼此分開。另一種發展中的技術 是所謂的電阱隔離技術，稱爲「BOX」技術。該技術是 以各向異性蝕刻法對單晶矽晶圓的上表面刻出若干道溝 渠’以供形成各基本組件之間的間隔，再以一種通常爲氧 化矽的絕緣料塡充，然後再利用若干種技術，例如化學-機械拋光法(CMP)將上表面弄平，並在待隔離之矽區上方 先前已形成的一道氮化矽層上設一阻擋層。 先前技藝： 經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第一圖所示者係一習用結構之NPN型雙極電阱隔離 式電晶體的實施例。這電晶體是被形成於一N型外延層1 的凸島1中，而這外延層本身則是形成在一 P型單晶矽晶 圓3上。此外延層與基片之間的介面形成一道在凸島1下 方延伸的N+型埋入層4。這凸島1的橫向是由一道溝渠5 界定，該溝渠塡滿氧化矽而將其完全周繞住。從圖式中可 看出，溝渠5係延伸到埋入層4的上表面。這溝渠可以稍 微深一點或淺一點，但絕不能穿過埋入層4，否則便無法 與集極連結，詳情容後再予說明。在電阱5位置的下方較 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1 406357 ^ 經濟部中央橾準局負工消費合作社印装 五、發明説明（g ) 宜形成一道P+型埋入層6 ’以便完成凸島1的橫向隔離。 凸島1構成這NPN型電晶體的集極，而埋入層4則構 成其集極接點恢復區。凸島1的上部設有一P型基極區7， 其內則設有一N型射極區8。有個高度摻雜P型周邊區9 構成一基極接.點恢復區。基極區7是利用’例如，一種硼 植入方式所致者。射極區8是由，例如，一道高度摻雜N 型多晶矽層11所構成。基極接點恢復周邊區9則由，例 如，一種高度摻雜多晶矽層I2構成。舉例言之，在進行 基極植入7之前或之後，會形成一個予以適當蝕刻的多晶 矽區12，其後再澱積一道利用任何已知方法使其平面化 的氧化矽層14。該氧化物層I4在凸島1的中心形成開口 並塡充多晶矽11。在形成厚氧化物層5的同時，它也敞 露以供形成一道與埋入層4接合的溝渠。這溝渠，例如， 在塡充射極多晶矽11的同時亦予塡充N+型多晶矽16。接 著，以習用方式在元件Π，12和16的上表面恢復各接 點。 此種電晶體具有下列若干缺點： -多晶矽部12不得與外延層的凸島1對準； -射極難以跟基極定心，必須採行相當複雜的方法始 能自動對進； -基極多晶矽層12必須配合在凸島1上方的定位公差 而超量到某種程度；結果此舉會對射極-集極電容量値造 成不容忽視的影響；和 3 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 406357 A7 __：________ B7 五、發明説明（g) -所述的過程必然表示與定位公差和最小掩膜尺寸 相關的尺寸應盡量減至最低程度。 經濟部中央標準局員工消費合作社印製 —: -I _ - - —^― H I -*—^1 1^1 —HI— \eJ (請先閱讀背面之注意事項再填寫本頁) 第一圖所币結構的最小尺寸係例舉作爲第二圖之俯 視圖的一範例，其中已顯示出界定各區的掩膜界限。凸島 1的形狀爲方形’虛線12表示多晶矽層12的內和外界線’ 虛線11表示多晶矽層11的外界線，而中間的斜線則表示 一接觸台。所採用的技術若是靥於掩膜上之圖型最小尺寸 爲0.25微米(25〇毫微米)和二掩膜之間防護距離爲0.15微 米(150毫微米)者，即可達成第二圖所示的尺寸(假設多晶 矽層11是利用一襯墊而與多晶矽圖型12自動對準）： -凸島1表面面積：0.55 X 1.05微米=1.1平方微米 -射極表面面積：0.55 x 0.55微米=0.3平方微米 -射極周長：550微米X 4 = 2.2微米 以此結構，凸島1的表面面積實質與基極-集極接面相 合。基極-集極電容量(應予減低以期增加電晶體的可能工 作速率)則與這表面面積成正比。另外，也應減低射極表 面面積，以期降低一定電流密度的射極電流。此外，亦應 增加射極周表/表面面積比，以期增加一定表面面積的射 極注入力。 發明綱要： 本發明係指在各基本組件之間採用電阱隔離技術的 積體電路，更具體的說，其目標旨在實現具有最佳性質的 4 本紙張尺度適用中國國家標準（CNS ) A4規格（2H)X297公釐） 406357 B7 經濟部中央標準局貝工消費合作社印裂 五、發明説明（4 ) 雙極電晶體，尤其是降低雜散電容，因而增加該等電晶體 的工作速率。 本發明的另一目的是提供能將接達電阻予以降低的 雙極電晶體。 本發明的再一目的是提供盡可能小的雙極電晶體。 本發明的又一目的是以積體電路製造方面所常用的 技術來實現該等雙極電晶體。 爲達成這些目的，本發明提供一種利用一電阱予以橫 向隔離的雙極電晶體，其中將這絕緣電阱的上內周邊的第 —部弄成空心’並塡充屬於該電晶體基極之導電性種類的 多晶矽，另將這絕緣電阱的上內周邊的第二部弄成空心， 並塡充屬於該電晶體射極之導電性種類的多晶矽。 依本發明的一實施例，是在凸島和電晶體射極導電性 種類的多晶矽之間的介面處形成一道矽鍺(SiGM型材料 層。 本發明亦提供一種雙極電晶體的製造方法，其包括下 列各步驟：彤成一個屬於第一種導電性之外延層的凸島， 並以塡充絕緣料的一電阱圍繞該凸島；利用可針對外延層 而選擇的一種各向異性蝕刻法，至少蝕刻電阱上內周邊的 一部份，以供形成一空心；以第二種導電性的多晶矽塡充 該空心；使這多晶矽的上表面與凸島的上表面保持相同位 準；進行第二種導電性的基極植入；和在凸島的一部份之 上，針對該空心而以另一方式澱積一道第二種導電性的多 5 (請先閱讀背面之注意事項再填寫本頁) 装. 訂 本紙張尺度逋用中國國家榡準（CNS ) A4规格（2!〇><297公釐） 經濟部中央標準局負工消費合作社印裝 A7 __4Q635rr_·_ 五、發明説明（0) 晶砂層。 依據本發明的一實施例，這雙極電晶體的製造方法包 括下各步驟：形成一個屬於第一種導電性之外延層的凸 島，並以塡充絕緣料的一電阱圍繞該凸島；蝕刻電阱上內 周邊的第一部份，以供形成一個第一空心；以第二種導電 性的多晶矽塡充第一空心；進行第二種導電性的基極植 入；鈾刻電阱上內周邊的第二部份，以供形成一個第二空 心；和以第一種導電性的多晶矽塡充第二空心。 依據本發明的一實施例，這方法另包括將多晶矽區之 顯露表面予以矽化的步驟。 茲舉實施例並配合圖式，將本發明的前述各項目的、 特性及優點詳述於後。 圖式簡要說明· 第一圖是習用結構之雙極電阱隔離式電晶體的一剖 面簡圖； 第二圖所示者係第一圖之結構的俯視實施例； 第三到六圖分別是剖面簡圖’顯示出依本發明一實施 例所構成之雙極電阱隔離式電晶體的連續製造步驟； 第七圖是用來界定第六圖之結構的掩膜實施例。 詳細說明： 如同半導體組件圖式表達方面所常見者’以上各圖 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^^1 - -I i- ^^^1 n I- -Mi I— I - (請先閱讀背面之注意事項再填寫本頁) A7 ：B7 406357 五、發明説明（6 ) 式，尤其是剖面圖的若干尺寸均未按照比例繪製。 本發明旨在增進雙極電晶體的特色’和降低雙極電晶 體的可能最小尺寸，以致尤其能增加該電晶體的工作速 率。 第三圖所示者係如本發明所述之一種電晶體在一中 間製造步驟的實施例。 由一 P型基片3上所形成一道N型外延層2和N+及P+ 型埋入層4與6組成的一結構’係用來當作一起始基礎。 塗佈薄薄一層氮化矽層2〇的外延層凸島1，是由一個塡 充氧化物的電阱5予以圍繞住。因此’經形成氧化物電阱 5後緊接著獲得的結構’便被用來當作一種起始基礎。接 著再澱積一道光致抗蝕層20，並將這抗蝕層至少在凸島1 -上周邊的一部份予以形成開口。此開口係，例如’沿著凸 島1的一邊延伸。然後，針對凸島1之氮化矽20和單晶 矽的蝕刻，選用可供蝕刻氧化矽的一種蝕刻等離子，據以 對這氧化矽進行各向異性鈾刻。結果便形成一空心22 ’ 只在氧化矽層5的部份厚度上沿著至少屬於凸島1周邊的 一邊緣延伸。 在第四圖所示的下一步驟，會將抗蝕層21淸除’再澱 積一道多晶矽層，並以任何已知的方法予以蝕刻回來’從 而獲得一個將空心23予以塡充的多晶矽p型摻雜部23， 且其上表面係與凸島1的上表面位於同一平面處。多晶矽 的飩刻較宜採用能在氮化矽層2〇上止停的化學··機械拋光 7 - - n -· I I --1 - - — I I —I 1 »- - - I - i 1^1^eJ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 40635? 經濟部中央標準局員工消費合作社印製 五、發明説明（Γ ) 方式進行’接著於後續步驟中將這道氮化矽層2〇予以抑 制。 接著，在組件的整個表面上植入一 P型摻雜，以便在 凸島1的上表面植入P型摻雜24。這植入將被用來形成 電晶體的本質基極。 在第五圖所示的下一步驟，係於該結構上形成一道抗 鈾層40 ’該抗蝕層在凸島i上與已形成基極多晶矽區23 相對的那一側敞露《•針對與矽以及氮化矽有關的氧化矽進 行選擇性蝕刻，將多晶矽區23對向那一側的厚氧化矽層5 蝕刻掉部份厚度。在存有抗蝕層40時，較宜利用其而在 凸島1的上表面和一側進行P型摻雜的植入，該植入較宜 爲一種斜植入，且應比前述摻雜24深。因而形成的摻雜 係以參照號碼42表市。 第五圖所示者係後續各步驟的結果，採用P型掺雜多 晶矽23對空心21進行塡充的相同方式，以N型摻雜多晶 矽43對空心41進行塡充。是以，在退火後，便由多晶矽 23形成一基極接點區32，另由多晶矽43形成一射極區 45。由於前述的橫向及斜植入，所以基極層47比射極區 45深。 在這實施例中，已知氮化矽層20係留存在定位，所以 可進行矽化，讓一種金靥矽化物(未顯示)以一種自動對準 方式形成於多晶矽區23和43之上。此舉可減低接觸電阻 而構成這實施例的另一項優點。 8 (請先聞讀背面之注意事項再填寫本頁)

、1T 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210'乂297公釐〉 406357 A7 B7 五、發明説明（$) 接著’形成一道氧化矽層48，以供鑽出若干開口而與 多晶矽區23和43以及埋入層4接觸。由此可看出這方法 能獲得一種小型化的NPN型雙極電晶3體。尤其，從橫 向擴散所致的射極，其寬度可比掩膜之孔洞的最小可能尺 寸還小。 嫻熟本技藝者均知本發明可有各種變更及修改》 例如’可實施一種具有下列特點的結構： 經濟部中央標隼局貝工消費合作社印製 I I _ 1— - - ml I- - - ϋ I I. .^n ^ 、-e (請先閱讀背面之注意事項再填寫本頁) -凸島1髙度：0.5微米 -凸島1寬度：0.4微米 •多晶矽區23和43深度：0.1及0.2微米 -多晶矽區23和43寬度·· 0.25微米 -氧化物28，48厚度：0.5微米 此外，絕緣區5，28，48雖已被表示爲氧化矽，但 具有相同功能’亦即能絕緣並可在有關矽方面予以選擇性 蝕刻的其它任何材料或若干種材料的組合，均可採用》 第七圖所示者係一俯視圖實施例，其中顯示出用以界 定第六圖之電晶體若干區的掩膜界線。凸島1的輪廓以參 照號碼1表示。掩膜意謂著其內將放置基極和射極多晶矽 區23及43的空心是被配置在凸島i的二對向角隅。依據 第二圖所定的假設，可獲得下列的最小尺寸： -凸島1表面面積：0.40x0.40微米=0.26平方微米 -射極周長：2 X 0.25 = 0.05微米 在集極上方的射極有效表面因而即無效。 . 9 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標隼局員工消費合作社印製 ΑΊ ――___——----- 五、發明説明（9 ) 當然，嫻熟本技藝者均知本發明可有種種變更、修改 或改良。尤其，所用的各種材料可用具有相同功能(摻雜’ 電特性，蝕刻選擇性等…)的其它材料取代。 特別就空心22和41的塡充材料而言’除了僅僅採用 高度摻雜的多晶矽外’亦可改用連續澱積不同摻雜及多晶 矽程度的若干道多晶矽層爲之。 以上所舉實施例僅用以說明本發明而已’並非用以限 制本發明範圍。舉凡不違本發明精神所從事的種種變化及 修改，俱屬本發明申請專利範圍。 (請先閱讀背面之注意事項再填寫本頁)

、1T 京. 10 本紙張尺度適用中國國家標隼（CNS ) M規格（210Χ297公釐）

Claims (1)

1. iM355_ A8 B8 C8 D8 經濟部中央標準局負工消費合作社印製 六、申請專利範圍 1· 一種電阱隔離式雙極電晶體，其中將這絕緣電餅 的上內周邊的第一部弄成空心，並塡充屬於該電晶體基極 之導電性種類的多晶矽(23)，以供形成一基極接觸區，另 將這絕緣電阱的上內周邊的第二部弄成空心，並塡充屬於 該電晶體射極之導電性種類的多晶矽(43)。 2.如申請專利範圍第1項所述之一種電阱隔離式雙 極電晶體’其中在凸島與該電晶體射極導電性種類的多晶 矽之介面處，形成一道SiGe材料層。 3· —種如申請專利範圍第1項所述之電阱隔離式雙 極電晶體之製造方法，其包括下各步驟： 形成一個屬於第一種導電性之外延層的凸島(1)，並以 塡充絕緣料的一電阱(5)圍繞該凸島， 利用可針對外延層而選擇的一種各向異性蝕刻法，至 少蝕刻電阱上內周邊的一部份，以供形成一空心(22)， 以第二種導電性的多晶矽(23)塡充該空心(22)， 使這多晶矽(23)的上表面與凸島的上表面保持相同位準， 進行第二種導電性的基極植入(24)， 在凸島的一部份之上，針對該空心而以另一方式澱積 一道第二種導電性的多晶矽層(27)。 4. 一種如申請專利範圍第1項所述之電阱隔離式雙 極電晶體之製造方法，其包括下各步驟： 形成一個屬於第一種導電性之外延層的凸島(1)，並以 . 11 (請先閲讀背面之注意事項再填寫本页) 訂 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） A8 B8 40635?； os__ 六、申請專利範圍 塡充絕緣料的一電阱(5)圍繞該凸島， 蝕刻電阱上內周邊的第一部份，以供形成一個第一空 心(22)， 以第二種導電性的多晶矽(23)塡充第一空心， 進行第二種導電性的基極植入(24)， 蝕刻電阱上內周邊的第二部份，以供形成一個第二空 心(41)，和 以第一種導電性的多晶矽(43)塡充第二空心。 S.如申請專利範圍第4項所述之一種電阱隔離式雙 極電晶體之製造方法，另包括將多晶矽區(23，43)之顯露 表面予以矽化的步驟。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）