JP3340305B2 - 半導体装置の製造方法およびダミー半導体装置 - Google Patents

半導体装置の製造方法およびダミー半導体装置

Info

Publication number
JP3340305B2
JP3340305B2 JP07029196A JP7029196A JP3340305B2 JP 3340305 B2 JP3340305 B2 JP 3340305B2 JP 07029196 A JP07029196 A JP 07029196A JP 7029196 A JP7029196 A JP 7029196A JP 3340305 B2 JP3340305 B2 JP 3340305B2
Authority
JP
Japan
Prior art keywords
semiconductor device
external lead
dummy
lead terminal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07029196A
Other languages
English (en)
Other versions
JPH09260563A (ja
Inventor
浩和 吉村
和弘 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP07029196A priority Critical patent/JP3340305B2/ja
Publication of JPH09260563A publication Critical patent/JPH09260563A/ja
Application granted granted Critical
Publication of JP3340305B2 publication Critical patent/JP3340305B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Bending Of Plates, Rods, And Pipes (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に外部リード端子の曲げ加工時の半田メッ
キカスの除去方法および半田メッキカスの除去に使用さ
れるダミーの半導体パッケージに関する。
【0002】
【従来の技術】図8は、フラットパック型の半導体パッ
ケージの外観を示す斜視図である。図8において、半導
体集積回路が樹脂等によって封止されたパッケージ部3
の対向する2辺から外部リード端子4が延在しており、
当該外部リード端子4は曲げ加工されている。
【0003】以下に、外部リード端子4の曲げ加工につ
いて説明する。なお、一般に外部リード端子の曲げ加工
においては、半導体集積回路の樹脂封止工程が終了した
状態で、半導体パッケージをリードフレームから切り離
し、独立した半導体パッケージに対して成形加工を行う
方法と、リードフレームに接続された状態の半導体パッ
ケージに対して成形加工を行う方法があるが、以下の説
明では、どちらにも限定せず外部リード端子4にのみ着
目して説明を行う。
【0004】まず、図9に示す工程において、半導体パ
ッケージの外部リード端子4を、成形加工金型の曲げダ
イ2にセットする。
【0005】次に、図10に示す工程において、成形加
工金型の雄金型であるパンチ1を下降させて、曲げダイ
2から突出する外部リード端子4を押し曲げることで、
所定の形状に成形する。
【0006】図11に示すように、パンチ1とダイ2と
の間に外部リード端子4が挟まれた状態になると成形が
完了し、図12に示す工程においてパンチ1が上昇す
る。
【0007】以上説明したように、外部リード端子4の
曲げ加工においては、パンチ1によって外部リード端子
4を押し曲げるので、パンチ1が外部リード端子4の表
面と接触し、図11に示すように外部リード端子4の表
面に施された半田メッキが削り取られ、ヒゲ状の半田メ
ッキカス5が発生する。
【0008】削り取られた半田メッキカス5はパンチ1
の側面に付着し、図12に示すようにパンチ1に付着し
たまま上昇し、次の半導体パッケージの外部リード端子
4の曲げ加工に際してパンチ1に付着した状態で下降し
てくる。
【0009】1回のプレス加工により発生する半田メッ
キカス5は小さいが、何回もプレス加工することで大き
く成長する。ある程度の大きさに達した半田メッキカス
5は、パンチ1から脱落して外部リード端子4の表面に
付着したり、一旦、曲げダイ2の上に落下した後、外部
リード端子4の裏面に付着したりする。
【0010】特開平2−45966号公報には、これを
防ぐための手段として、外部リード端子にAgメッキを
施した、ダミーの半導体パッケージを工程中に挿入し、
その外部リード端子に半田メッキカスを付着させて除去
する方法が開示されていた。
【0011】図13〜図15に、特開平2−45966
号公報に記載の半田メッキカスの除去工程を示す。
【0012】図13に示す工程において、Agメッキが
施された外部リード端子4’を有するダミーの半導体パ
ッケージを成形加工金型の曲げダイ2にセットする。こ
れに先だって、成形加工金型では通常の半導体パッケー
ジに対するプレス加工を複数回行っているので、パンチ
1にはヒゲ状の半田メッキカス5が付着している。
【0013】次に、図14に示す工程において、成形加
工金型のパンチ1を下降させて、曲げダイ2から突出す
る外部リード端子4’を押し曲げ、パンチ1と曲げダイ
2との間に外部リード端子4’が挟まれた状態になると
成形が完了する。
【0014】このとき、パンチ1に付着していた半田メ
ッキカス5は、材質の違いにより外部リード端子4’に
付着することになる。従って、図15に示すように、上
昇するパンチ1には半田メッキカス5は付着しておら
ず、半田メッキカス5はダミーの半導体パッケージの取
り外しに伴って除去されることになる。
【0015】
【発明が解決しようとする課題】以上説明したように外
部リード端子の曲げ加工においては、外部リード端子に
Agメッキを施した、ダミーの半導体パッケージを工程
中に挿入し、その外部リード端子に半田メッキカスを付
着させて除去する方法を採っていた。
【0016】従って、以下のような問題を有していた。
その1つに、外部リード端子にAgメッキを施している
ので、通常の半導体パッケージに比べて製造コストが高
くなるという問題がある。特開平2−45966号公報
には、Agメッキ以外のメッキでも良いとあるが、ダミ
ーの半導体パッケージは使い捨てであるので、メッキに
よるコスト増加は無視できないものとなる。
【0017】また、Agメッキを施したダミーの半導体
パッケージと、通常の半導体パッケージとは、外部リー
ド端子の色が類似しているため、区別がつきにくく、通
常の半導体パッケージに混ざって、ダミーの半導体パッ
ケージが出荷される可能性がある。
【0018】また、パンチ1に付着していた半田メッキ
カス5を、材質の違いにより外部リード端子4’に付着
させるのであるが、その付着力は弱く、パンチ1から外
部リード端子4’に移動せず、半田メッキカス5を確実
に除去できない可能性がある。
【0019】本発明は、上記のような問題点を解決する
ためになされたもので、半田メッキカスを確実に除去す
ることができる半導体装置の製造方法を提供するととも
に、通常の半導体パッケージへの混入を防ぐことが容易
で、低コストで半導体装置を製作可能な半導体装置の製
造方法および、ダミーの半導体パッケージを提供する。
さらに、それ自体の製作を低コストで実現できるダミー
の半導体パッケージの構成も提供する。
【0020】
【課題を解決するための手段】本発明に係る請求項1記
載の半導体装置の製造方法は、フラットパック型の半導
体装置を成形加工金型にセットし、前記半導体装置の外
装メッキが施された外部リード端子を雄金型によって押
し曲げ、所定の形状に成形するリード端子成形工程を、
所定の間隔で供給される前記半導体装置に対して繰り返
す半導体装置の製造方法において、前記所定の間隔の合
間に、前記雄金型に面した表面に梨地加工が施された外
部リード端子を有したフラットパック型のダミー半導体
装置を、前記半導体装置に代えて前記成形加工金型にセ
ットし、前記ダミー半導体装置の前記外部リード端子の
前記梨地加工が施された部分を前記雄金型によって押し
曲げることで前記所定の形状に成形するダミー成形工程
を備えている。
【0021】本発明に係る請求項2記載の半導体装置の
製造方法は、前記ダミー半導体装置の前記外部リード端
子の前記表面とは反対の裏面にも前記梨地加工が施され
ている。
【0022】本発明に係る請求項3記載の半導体装置の
製造方法は、前記梨地加工が、前記ダミー半導体装置の
前記外部リード端子のみに施されている。
【0023】本発明に係る請求項4記載の半導体装置の
製造方法は、前記梨地加工が、前記ダミー半導体装置の
前記外部リード端子以外の部分にも全て施されている。
【0024】本発明に係る請求項5記載のダミー半導体
装置は、半導体集積回路を収容する平面視形状が矩形の
パッケージ部と、前記パッケージ部の少なくとも対向す
る2辺から延在する外部リード端子とを有し、少なくと
も前記外部リード端子の前記雄金型に面する表面に梨地
加工が施されている。
【0025】本発明に係る請求項6記載のダミー半導体
装置は、前記ダミー半導体装置の前記外部リード端子の
前記表面とは反対の裏面にも前記梨地加工が施されてい
る。
【0026】本発明に係る請求項7記載のダミー半導体
装置は、前記パッケージ部の表面および裏面にもさらに
梨地加工が施されている。
【0027】本発明に係る請求項8記載のダミー半導体
装置は、前記梨地加工がサンドブラスト法によってなさ
れている。
【0028】
【発明の実施の形態】
<実施の形態1>本発明に係る実施の形態1を図1〜図
5を用いて説明する。まず、本発明に係るダミーの半導
体パッケージを用いた外部リード端子の曲げ加工につい
て説明する。なお、一般に外部リード端子の曲げ加工に
おいては、半導体集積回路の樹脂封止工程が終了した状
態で、半導体パッケージをリードフレームから切り離
し、独立した半導体パッケージに対して成形加工を行う
方法と、リードフレームに接続された状態の半導体パッ
ケージに対して成形加工を行う方法があるが、以下の説
明では、どちらにも限定せず外部リード端子にのみ着目
して説明を行う。
【0029】図1に示す工程において、従来からの工程
に従い、成形加工金型の曲げダイ2にセットされた通常
の半導体パッケージの外部リード端子4の曲げ加工が完
了する。外部リード端子4の曲げ加工においては、パン
チ1が外部リード端子4の表面と接触し、外部リード端
子4の表面に施された半田メッキが削り取られ、ヒゲ状
の半田メッキカス5が発生する。そして、削り取られた
半田メッキカス5は成形加工金型の雄金型であるパンチ
1の側面に付着し、パンチ1に付着したまま上昇する。
【0030】1回のプレス加工により発生する半田メッ
キカス5は小さいが、何回もプレス加工することで大き
く成長する。図1においては、複数回のプレス加工によ
って成長した半田メッキカス5がパンチ1の側面に付着
した状態が示されている。
【0031】次に、図2に示す工程において、表面およ
び裏面に梨地加工が施された外部リード端子41を有す
るダミーの半導体パッケージを、成形加工金型の曲げダ
イ2にセットする。ここで、外部リード端子41の表面
とは曲げ加工時にパンチ1が接触する方の面である。
【0032】そして、成形加工金型のパンチ1を下降さ
せて、曲げダイ2から突出する外部リード端子41を押
し曲げる。このとき、半田メッキカス5が側面に付着し
た状態でパンチ1が下降する。
【0033】図3に示すように、パンチ1と曲げダイ2
との間に外部リード端子41が挟まれた状態になると成
形が完了する。ここで、パンチ1の側面に付着した半田
メッキカス5は、パンチ1の下降に伴って外部リード端
子41の表面の梨地加工面に擦り付けられる。梨地加工
とは、表面に機械的または化学処理によって微細な凹凸
を均一に形成することであり、このような面に擦り付け
られた半田メッキカス5は、凹凸に付着し、パンチ1の
側面から剥離することになる。
【0034】なお、外部リード端子41の梨地加工は、
外装メッキが施される前の状態にある外部リード端子4
1に対して、圧縮空気または遠心力などで、砂または粒
状の研磨材を表面に吹き付けるサンドブラスト法によっ
てなされる。
【0035】そして、図4に示す工程においてパンチ1
が上昇するが、半田メッキカス5はパンチ1の表面より
も摩擦係数の大きな外部リード端子41の表面に付着し
ているので、パンチ1の表面に再付着することはなく、
半田メッキカス5が完全に除去された状態でパンチ1が
上昇する。
【0036】そして、ダミーの半導体パッケージを取り
外すことで、半田メッキカス5が成形加工金型から除去
されることになる。なお、梨地加工は外部リード端子4
1の表面および裏面に施されているので、曲げダイ2の
表面上に半田メッキカス5が付着していた場合でも、そ
の半田メッキカス5を除去することができる。
【0037】図5に、外部リード端子41の曲げ加工が
終了した、ダミーの半導体パッケージの外観を示す。図
5において、半導体集積回路が樹脂等によって封止され
たパッケージ部3の対向する2辺から、表面および裏面
に梨地加工が施された外部リード端子41が延在してお
り、当該外部リード端子41は曲げ加工されている。そ
して、外部リード端子41の幾つかには、半田メッキカ
ス5が付着している。
【0038】なお、リードフレームから独立した半導体
パッケージに対して外部リード端子の成形加工を行う方
法においては、外部リード端子41の曲げ加工が終了し
た段階で、図5に示すようなダミーの半導体パッケージ
が得られるが、リードフレームに接続された状態の半導
体パッケージに対して成形加工を行う方法では、外部リ
ード端子41の曲げ加工が終了した段階では、ダミーの
半導体パッケージの周囲にはリードフレーム(この場合
はダミーのリードフレーム)のフレーム本体が接続され
た状態にあり、フレーム本体を切除しなければ図5に示
すようなダミーの半導体パッケージは得られない。しか
し、ダミーの半導体パッケージの目的は、外部リード端
子41の曲げ加工が終了した時点で達成されており、フ
レーム本体を切除してダミーの半導体パッケージを切り
離す必要はない。
【0039】ここで、ダミーの半導体パッケージを成形
加工金型にセットする頻度は、半田メッキカス5の発生
状態によって異なるが、1ロットに1〜4回程度であ
る。例えば、1ロット当りの半導体パッケージの加工個
数が100個であるとすれば、1ロットに1回の頻度と
は、通常の半導体パッケージを100個加工するごとに
ダミーの半導体パッケージを成形加工金型にセットする
ことになり、1ロットに2回の頻度とは、通常の半導体
パッケージを50個加工するごとにダミーの半導体パッ
ケージを成形加工金型にセットすることになる。
【0040】なお、半田メッキカス5の発生状態によっ
ては、ダミーの半導体パッケージを成形加工金型にセッ
トする頻度を増やしても良いことは言うまでもない。
【0041】以上説明したように、梨地加工を施した外
部リード端子41を有するダミーの半導体パッケージ
を、通常の半導体パッケージに代えて成形加工金型の曲
げダイ2にセットし、曲げ加工を施すことでパンチ1の
側面に付着した半田メッキカス5を摩擦により完全に除
去することができる。
【0042】そして、梨地加工が施された外部リード端
子41は一目で通常の半導体パッケージの外部リード端
子4との区別が付き、通常の半導体パッケージに混ざっ
て、ダミーの半導体パッケージが出荷されることが確実
に防止される。
【0043】また、サンドブラスト法による梨地加工
は、外部リード端子にAgメッキを施す従来のダミーの
半導体パッケージに比べてコスト的に安価であり、約5
分の1以下のコストで製造することができる。
【0044】さらに、研磨材の種類を変更することで、
梨地加工面の状態を容易に変更でき、半田メッキカス5
の付着性能に問題がある場合は、梨地加工面の状態を種
々に変更して、半田メッキカス5の付着に最適の梨地加
工面を容易に得ることができる。
【0045】<実施の形態2>本発明に係る実施の形態
2として、梨地加工が施された外部リード端子41を有
するダミーの半導体パッケージの他の構成例について説
明する。
【0046】図6は実施の形態1において説明したダミ
ーの半導体パッケージが、ダミーリードフレーム8に組
み込まれている状態を示す平面図である。ダミーリード
フレーム8においてはハッチングで示すように、外部リ
ード端子41のみに梨地加工が施されている。このよう
な構成により、梨地加工を施す面積が少なくなるので、
工程が複雑な梨地加工法を使用する場合に、ダミーの半
導体装置の製造にかかるコストが低減する。
【0047】これに対して、本発明に係る実施の形態2
として、図7にダミーリードフレーム9の平面図を示
す。ダミーリードフレーム9においては、ハッチングで
示すように、外部リード端子41以外に、リードフレー
ムのフレーム本体FR、および樹脂等によって形成され
たパッケージ部3についても梨地加工が施されている。
【0048】なお、先に説明したように、半導体パッケ
ージをリードフレームから切り離し、独立した半導体パ
ッケージの外部リード端子の曲げ加工を行う場合には、
ダミーリードフレーム8および9から、パッケージ部3
および外部リード端子41を切り離すとともに、外部リ
ード端子41間を接続するタイバーTBも切除する。
【0049】また、リードフレームに接続された状態で
半導体パッケージの外部リード端子の曲げ加工を行う場
合には、ダミーリードフレーム8および9のフレーム本
体FRと外部リード端子41との接続部を切断するとと
もに、外部リード端子41間を接続するタイバーTBを
切除する必要がある。
【0050】半田メッキカス5を除去するという目的を
達成するには、外部リード端子41のみに梨地加工が施
されていれば十分であるが、その他の部分に梨地加工が
施されていても支障はない。そして、サンドブラスト法
による梨地加工は、加工面積が多少増えたとしても、加
工時間はさして増加しない。逆に、外部リード端子41
以外の部分に梨地加工を施さないようにするには、当該
部分を保護するためにマスキングする必要があり、それ
に費やす時間の方が長くなってしまう。
【0051】従って、図7に示すように、フレーム本体
FRを含めて、全てを梨地加工することによりダミーの
半導体パッケージの製造工程を簡略化でき、ダミーの半
導体パッケージの製造にかかるコストをさらに低減する
ことができる。
【0052】<実施の形態の変形例>以上説明した本発
明に係る実施の形態1および2においては、外部リード
端子の表面および裏面をサンドブラスト法によって梨地
加工した例について説明したが、梨地加工を施すにはサ
ンドブラスト法に限られず、パンチ1に付着した半田メ
ッキカス5を剥離して除去できるような梨地加工を施せ
るのであれば何でも良い。
【0053】例えば、金型によるプレス加工によりVノ
ッチの溝を形成する方法や、放電加工や切削加工により
溝を形成する方法や、ヤスリや刃物等を用いてリード端
子の表面を粗くしたり、所定の形状の溝が形成されるよ
うにマスキングし、化学処理によるエッチングにより溝
を形成する方法などを使用して梨地加工を施しても良
い。
【0054】また、実施の形態1および2においては、
フラットパック型パッケージとして、パッケージの対向
する2辺から外部リード端子が延在するSOP(small
outline package)について説明したが、本発明は、パ
ッケージの対向する4辺から外部リード端子が延在する
QFP(quad flat package)にも適用できることは言
うまでもない。
【0055】
【発明の効果】本発明に係る請求項1記載の半導体装置
の製造方法によれば、リード端子成形工程において、外
部リード端子に施された外装メッキが剥離して発生した
メッキカスが雄金型に付着していた場合であっても、表
面に梨地加工が施された外部リード端子を有したダミー
半導体装置を、半導体装置に代えて成形加工金型にセッ
トし、梨地加工が施された外部リード端子を雄金型によ
って押し曲げることで、メッキカスが摩擦係数の大きな
梨地加工面に付着し、雄金型から確実に除去されること
になる。よって、雄金型から剥離したメッキカスが、製
品となるフラットパック型の半導体装置の外部リード端
子に付着した状態で出荷されることが確実に防止でき
る。
【0056】本発明に係る請求項2記載の半導体装置の
製造方法によれば、梨地加工はダミー半導体装置の外部
リード端子の裏面にも施されているので、雄金型以外の
成形加工金型の表面上にメッキカスが付着している場合
でも、そのメッキカスを除去することができ、雄金型か
ら剥離したメッキカスが、製品となるフラットパック型
の半導体装置の外部リード端子の裏面に付着した状態で
出荷されることが防止できる。
【0057】本発明に係る請求項3記載の半導体装置の
製造方法によれば、梨地加工がダミー半導体装置の外部
リード端子にのみ施されているので、梨地加工を施す面
積が少なく、ダミー半導体装置の製造にかかるコストが
低減して、低コストで半導体装置を製作可能となる。
【0058】本発明に係る請求項4記載の半導体装置の
製造方法によれば、梨地加工がダミー半導体装置の外部
リード端子以外の部分にも全て施されているので、その
製造過程において外部リード端子以外の部分をマスキン
グする必要がなくなるので、ダミー半導体装置の製造に
かかるコストが低減して、低コストで半導体装置を製作
可能となる。
【0059】本発明に係る請求項5記載のダミー半導体
装置によれば、少なくとも外部リード端子の表面に梨地
加工が施されているので、製品となるフラットパック型
の半導体装置との区別が容易にでき、製品に混じってダ
ミー半導体装置が出荷されることを防止できる。
【0060】本発明に係る請求項6記載のダミー半導体
装置によれば、外部リード端子の裏面にも梨地加工が施
されているので、裏面においてもメッキカスを付着させ
ることができ、雄金型以外の成形加工金型の表面上にメ
ッキカスが付着している場合でも、そのメッキカスを除
去することができる。
【0061】本発明に係る請求項7記載のダミー半導体
装置によれば、パッケージ部の表面および裏面にもさら
に梨地加工が施されているので、製品となるフラットパ
ック型の半導体装置との区別がさらに容易にでき、製品
に混じってダミー半導体装置が出荷されることをより一
層防止できる。
【0062】本発明に係る請求項8記載のダミー半導体
装置によれば、梨地加工が容易に、かつ安価にできる。
また、研磨材の種類を変更することで、梨地加工面の状
態を容易に変更でき、メッキカスの付着性能に問題があ
る場合は、梨地加工面の状態を種々に変更して、メッキ
カスの付着に最適の梨地加工面を容易に得ることができ
る。
【図面の簡単な説明】
【図1】 本発明に係る半導体装置の製造方法における
外部リード端子の曲げ加工工程を説明する図である。
【図2】 本発明に係る外部リード端子の曲げ加工工程
を説明する図である。
【図3】 本発明に係る外部リード端子の曲げ加工工程
を説明する図である。
【図4】 本発明に係る外部リード端子の曲げ加工工程
を説明する図である。
【図5】 外部リード端子の曲げ加工が終了した、ダミ
ー半導体パッケージの外観を示す斜視図である。
【図6】 本発明に係る実施の形態1のダミー半導体パ
ッケージを有したダミーリードフレームを示す平面図で
ある。
【図7】 本発明に係る実施の形態2のダミー半導体パ
ッケージを有したダミーリードフレームを示す平面図で
ある。
【図8】 外部リード端子の曲げ加工が終了した、フラ
ットパック型の半導体装置の外観を示す斜視図である。
【図9】 フラットパック型の半導体装置の外部リード
端子の曲げ加工工程を説明する図である。
【図10】 フラットパック型の半導体装置の外部リー
ド端子の曲げ加工工程を説明する図である。
【図11】 フラットパック型の半導体装置の外部リー
ド端子の曲げ加工工程を説明する図である。
【図12】 フラットパック型の半導体装置の外部リー
ド端子の曲げ加工工程を説明する図である。
【図13】 フラットパック型の半導体装置の外部リー
ド端子の曲げ加工工程を説明する図である。
【図14】 フラットパック型の半導体装置の外部リー
ド端子の曲げ加工工程を説明する図である。
【図15】 フラットパック型の半導体装置の外部リー
ド端子の曲げ加工工程を説明する図である。
【符号の説明】
1 パンチ、2 曲げダイ、3 パッケージ部、4 半
田メッキカス、8,9ダミーリードフレーム、41 外
部リード端子。

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 フラットパック型の半導体装置を成形加
    工金型にセットし、前記半導体装置の外装メッキが施さ
    れた外部リード端子を雄金型によって押し曲げ、所定の
    形状に成形するリード端子成形工程を、所定の間隔で供
    給される前記半導体装置に対して繰り返す半導体装置の
    製造方法において、 前記所定の間隔の合間に、前記雄金型に面する表面に梨
    地加工が施された外部リード端子を有したフラットパッ
    ク型のダミー半導体装置を、前記半導体装置に代えて前
    記成形加工金型にセットし、前記ダミー半導体装置の前
    記外部リード端子の前記梨地加工が施された部分を前記
    雄金型によって押し曲げることで前記所定の形状に成形
    するダミー成形工程を備える半導体装置の製造方法。
  2. 【請求項2】 前記ダミー半導体装置の前記外部リード
    端子の前記表面とは反対の裏面にも前記梨地加工が施さ
    れている請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 前記梨地加工は、前記ダミー半導体装置
    の前記外部リード端子のみに施されている請求項2記載
    の半導体装置の製造方法。
  4. 【請求項4】 前記梨地加工は、前記ダミー半導体装置
    の前記外部リード端子以外の部分にも全て施されている
    請求項2記載の半導体装置の製造方法。
  5. 【請求項5】 請求項1記載の半導体装置の製造方法に
    使用されるダミー半導体装置であって、 半導体集積回路を収容する平面視形状が矩形のパッケー
    ジ部と、 前記パッケージ部の少なくとも対向する2辺から延在す
    る外部リード端子とを有し、 少なくとも前記外部リード端子の前記雄金型に面する表
    面に梨地加工が施されていることを特徴とするダミー半
    導体装置。
  6. 【請求項6】 前記ダミー半導体装置の前記外部リード
    端子の前記表面とは反対の裏面にも前記梨地加工が施さ
    れていることを特徴とする請求項5記載のダミー半導体
    装置。
  7. 【請求項7】 前記パッケージ部の表面および裏面にも
    さらに梨地加工が施されていることを特徴とする請求項
    6記載のダミー半導体装置。
  8. 【請求項8】 前記梨地加工はサンドブラスト法によっ
    てなされている請求項5〜請求項7のいずれかに記載の
    ダミー半導体装置。
JP07029196A 1996-03-26 1996-03-26 半導体装置の製造方法およびダミー半導体装置 Expired - Fee Related JP3340305B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07029196A JP3340305B2 (ja) 1996-03-26 1996-03-26 半導体装置の製造方法およびダミー半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07029196A JP3340305B2 (ja) 1996-03-26 1996-03-26 半導体装置の製造方法およびダミー半導体装置

Publications (2)

Publication Number Publication Date
JPH09260563A JPH09260563A (ja) 1997-10-03
JP3340305B2 true JP3340305B2 (ja) 2002-11-05

Family

ID=13427237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07029196A Expired - Fee Related JP3340305B2 (ja) 1996-03-26 1996-03-26 半導体装置の製造方法およびダミー半導体装置

Country Status (1)

Country Link
JP (1) JP3340305B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102327957A (zh) * 2011-06-23 2012-01-25 苏州旭创精密模具有限公司 一种生产hdmi精密高清接口端子的冲压方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124466B (zh) * 2013-04-26 2016-10-26 致茂电子(苏州)有限公司 用以成型具有软板电子装置用的双折治具及该机台

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102327957A (zh) * 2011-06-23 2012-01-25 苏州旭创精密模具有限公司 一种生产hdmi精密高清接口端子的冲压方法

Also Published As

Publication number Publication date
JPH09260563A (ja) 1997-10-03

Similar Documents

Publication Publication Date Title
JP3744927B2 (ja) カプセル化電子部品、特に集積回路の製造方法
JPS6396947A (ja) 半導体装置用リ−ドフレ−ム
JPH05226564A (ja) 半導体装置
JP3340305B2 (ja) 半導体装置の製造方法およびダミー半導体装置
JPH06275764A (ja) リードフレーム及びそのリードフレームを用いた半導体装置の製造方法
US4592131A (en) Method for manufacturing resin-sealed semiconductor device
JP4889169B2 (ja) 半導体装置およびその製造方法
JPH08318328A (ja) リード切断用金型
JPH05144988A (ja) 半導体装置の製造方法並びに半導体製造装置及びリードフレーム
JP2586352B2 (ja) 半導体装置用リード切断装置
JPS6123352A (ja) リ−ドフレ−ムおよび半導体装置
JP3670116B2 (ja) リードフレームの製造方法
JP2851791B2 (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JP2937032B2 (ja) リードフレームの製造方法
JPH06151681A (ja) 半導体装置の製造方法およびその製造において用いるリードフレーム
JPH08222676A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置の製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JP2538718B2 (ja) 半導体装置の製造方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JPS6065551A (ja) 樹脂封止型半導体装置とその製造方法
JPS635912B2 (ja)
JPH0661378A (ja) 半導体装置
JP2616685B2 (ja) 樹脂封止型半導体装置の製造方法
KR0170022B1 (ko) 반도체 패키지용 리드프레임의 구조
JPS6150379B2 (ja)

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees