JP3339311B2 - Driver circuit for self-extinguishing semiconductor device - Google Patents

Driver circuit for self-extinguishing semiconductor device

Info

Publication number
JP3339311B2
JP3339311B2 JP18567696A JP18567696A JP3339311B2 JP 3339311 B2 JP3339311 B2 JP 3339311B2 JP 18567696 A JP18567696 A JP 18567696A JP 18567696 A JP18567696 A JP 18567696A JP 3339311 B2 JP3339311 B2 JP 3339311B2
Authority
JP
Japan
Prior art keywords
gate
current
resistance
circuit
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18567696A
Other languages
Japanese (ja)
Other versions
JPH1032976A (en
Inventor
拡 田久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP18567696A priority Critical patent/JP3339311B2/en
Publication of JPH1032976A publication Critical patent/JPH1032976A/en
Application granted granted Critical
Publication of JP3339311B2 publication Critical patent/JP3339311B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Voltage And Current In General (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は絶縁ゲートバイポー
ラトランジスタ(以下IGBTという)、電界効果トラ
ンジスタなどの電圧制御形の自己消弧形半導体素子の駆
動回路、特に自己消弧形半導体素子のスイッチング時間
の増加を極力防ぎつつ、スイッチッングの際に発生する
サージ電圧や、主端子間の電圧変化率(dV/dt)に
よるスイッチングノイズを抑制する機能を備えた電圧制
御形の自己消弧形半導体素子の駆動回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving circuit for a voltage-controlled self-extinguishing semiconductor device such as an insulated gate bipolar transistor (hereinafter referred to as an IGBT) or a field-effect transistor. Driving of a voltage-controlled self-extinguishing semiconductor device having a function of suppressing a surge voltage generated during switching and a switching noise due to a voltage change rate between main terminals (dV / dt) while minimizing an increase. Circuit.

【0002】なお以下各図において同一の符号は同一も
しくは相当部分を示す。
[0002] In the drawings, the same reference numerals indicate the same or corresponding parts.

【0003】[0003]

【従来の技術】図5はIGBTを使用した電圧形インバ
ータの一般的な回路構成を示す。同図において直流電源
20は平滑用のコンデンサ21と並列に接続されたう
え、IGBT24〜27及び夫々この各IGBTと逆並
列に接続された転流ダイオード(FWDとも略記する)
28〜31からなる、この例では単相交流を出力するイ
ンバータブリッジ回路に電力を供給する。
2. Description of the Related Art FIG. 5 shows a general circuit configuration of a voltage source inverter using an IGBT. In FIG. 1, a DC power supply 20 is connected in parallel with a smoothing capacitor 21 and IGBTs 24 to 27 and commutation diodes (FWDs) connected in anti-parallel with the respective IGBTs.
In this example, power is supplied to an inverter bridge circuit that outputs a single-phase alternating current, which includes 28 to 31.

【0004】このインバータブリッジにて上下直列の2
つのアームを構成するIGBTを交互にオンオフさせる
ことにより変換生成された交流出力は、抵抗22とイン
ダクタンス23からなる負荷に供給されて負荷電流IL
を流す。図6は図5に示した電圧形インバータの動作説
明図で、図6(イ)は、図示のように回路配線による浮
遊インダクタンスをLsとし、負荷電流IL がIGBT
25を通って矢印の方向へ流れているときの回路構成を
示し、同図(ロ)は、IGBT25のオンオフ時におけ
るIGBT25とダイオード28の動作波形を示す。
[0004] With this inverter bridge, two
The AC output converted and generated by alternately turning on and off the IGBTs forming the two arms is supplied to a load composed of a resistor 22 and an inductance 23, and the load current I L
Flow. Figure 6 is an operation explanatory diagram of the voltage source inverter shown in FIG. 5, FIG. 6 (a) is a stray inductance by circuit wiring, as shown and Ls, the load current I L IGBT
FIG. 2B shows a circuit configuration when the IGBT 25 flows in the direction of the arrow through the IGBT 25, and FIG. 2B shows operation waveforms of the IGBT 25 and the diode 28 when the IGBT 25 is turned on and off.

【0005】即ち図6(イ)において、IGBT25を
ターンオフさせると、負荷電流ILはダイオード28に
転流し、IGBT25に流れていたコレクタ電流Icは
減少する。この電流の減少率〔−di/dt〕と浮遊イ
ンダクタンスLsによりサージ電圧ΔVpが発生し、I
GBT25及びその逆並列のダイオード29(図外)に
印加される(図6(ロ)参照)。
[0005] Specifically, in FIG. 6 (b), when turning off the IGBT25, the load current I L commutates to the diode 28, the collector current Ic flowing in the IGBT25 is reduced. A surge voltage ΔVp is generated by the current decrease rate [−di / dt] and the stray inductance Ls, and I
It is applied to the GBT 25 and its antiparallel diode 29 (not shown) (see FIG. 6B).

【0006】またダイオード28に負荷電流IL が通流
中にIGBT25をターンオンさせると、負荷電流IL
はIGBT25に転流し、ダイオード28に流れる電流
Dは減少する。電流ID の減少後、ダイオード28は
逆回復し、この逆回復時の電流変化率〔di/dt〕と
浮遊インダクタンスLsによりサージ電圧ΔVD が発生
し、ダイオード28及びその逆並列のIGBT24(図
外)に印加される(図6(ロ)参照)。
[0006] When the load current I L to the diode 28 turns on the IGBT25 in flowing, the load current I L
Commutates to the IGBT 25, and the current ID flowing through the diode 28 decreases. After the current I D decreases, the diode 28 reversely recovers. A surge voltage ΔV D is generated by the current change rate [di / dt] and the stray inductance Ls at the time of the reverse recovery, and the diode 28 and its antiparallel IGBT 24 (FIG. Outside) (see FIG. 6 (b)).

【0007】このサージ電圧ΔVp及びΔVD はLs×
di/dtで表されるので、このΔVp及びΔVD を低
減するためには浮遊インダクタンスLsの値を低減する
か、又は前記した〔−di/dt〕及び〔di/dt〕
を減少させる必要がある。しかしながら浮遊インダクタ
ンスLsを低減するのは構造上限界があるので、IGB
Tを緩やかにスイッチングさせてIGBTのスイッチン
グ時の前記〔di/dt〕と〔−di/dt〕とを減少
させるのが一般的である。
The surge voltages ΔVp and ΔV D are Ls ×
Because represented by di / dt, or in order to reduce the ΔVp and [Delta] V D reduces the value of the stray inductance Ls, or with the [-di / dt) and (di / dt]
Need to be reduced. However, there is a structural limit in reducing the stray inductance Ls.
Generally, T is gently switched to reduce [di / dt] and [−di / dt] at the time of IGBT switching.

【0008】またIGBT及びダイオードの電流遮断時
の電圧変化率〔dV/dt〕が急激であると、これがス
イッチングノイズとしてIGBTのゲート駆動回路やイ
ンバータの制御回路等の周辺回路に誤動作等の悪影響を
もたらすが、IGBTを緩やかにスイッチングさせるこ
とは、この〔dV/dt〕を低減するのにも有効であ
る。
If the voltage change rate [dV / dt] of the IGBT and the diode when the current is cut off is abrupt, this will cause adverse effects such as malfunctions on peripheral circuits such as the gate drive circuit of the IGBT and the control circuit of the inverter as switching noise. Slow switching of the IGBT is effective in reducing this [dV / dt].

【0009】[0009]

【発明が解決しようする課題】前述の〔di/dt〕と
〔−di/dt〕とを減少させるためにIGBTを緩や
かにスイッチングさせる従来の方法を図7に示す。図7
(イ)において、外部より指令されるオン・オフ信号1
01に基づくゲート駆動電圧(ゲート・エミッタ電圧、
又は単にゲート電圧ともいう)VGEは、オン用電源15
又はオフ用電源16からトランジスタ8とゲート抵抗1
2との直列回路、又はトランジスタ10とゲート抵抗1
4との直列回路を介してIGBT25のゲートに入力さ
れる。
FIG. 7 shows a conventional method of gently switching the IGBT in order to reduce the aforementioned [di / dt] and [-di / dt]. FIG.
In (a), an on / off signal 1 commanded externally
Drive voltage (gate-emitter voltage,
VGE is an on power supply 15
Alternatively, the transistor 8 and the gate resistor 1
2 or a transistor 10 and a gate resistor 1
4 is input to the gate of the IGBT 25 via a series circuit.

【0010】IGBT25のゲート・エミッタ間は構造
上コンデンサ(ゲート入力容量という)と見做されるの
で、ゲート駆動回路によるこのコンデンサの充放電時間
をゲート抵抗12及び14により調整することができ
る。即ちターンオン用のゲート抵抗12及びターンオフ
用のゲート抵抗14の値を増加させるとIGBT25の
ゲート部の充放電時間が遅れてIGBT25のゲート・
エミッタ電圧VGEの立上がり・立下がりが緩やかとな
り、その結果、IGBT25は緩やかなスイッチングを
行い、前記〔di/dt〕及び〔−di/dt〕の低減
による前記サージ電圧ΔVp及びΔVD の抑制と、〔d
V/dt〕の低減によるスイッチングノイズの低減を行
うことができる。
Since the structure between the gate and the emitter of the IGBT 25 is regarded as a capacitor (referred to as a gate input capacitance), the charging and discharging time of the capacitor by the gate drive circuit can be adjusted by the gate resistors 12 and 14. That is, when the values of the turn-on gate resistor 12 and the turn-off gate resistor 14 are increased, the charge / discharge time of the gate portion of the IGBT 25 is delayed and the gate voltage of the IGBT 25 is increased.
Rise and fall of the emitter voltage V GE becomes gentle, and as a result, IGBT25 performs gradual switching, suppression of the surge voltage ΔVp and [Delta] V D by reduction of the [di / dt] and [-di / dt] , [D
V / dt], so that switching noise can be reduced.

【0011】図7(ロ)はゲート抵抗12及び14の値
によるスイッチング波形の違いを示したもので、実線の
波形はゲート抵抗12及び14の値を小さくしたとき
の、点線の波形はゲート抵抗12及び14の値を大きく
したときの夫々の動作波形の例を示す。しかしながら、
上述の方法はゲート入力容量の充電に時間がかかり、ゲ
ート駆動回路にオン・オフ信号101が入力されてか
ら、実際にIGBTが動作する(つまりIGBTの電流
が立上がり又は立下がり始める)までの時間遅れが増加
するため、短時間でのIGBTのスイッチングが困難に
なったり、IGBTのブリッジ接続の上下アーム短絡の
防止のために設定するデッドタイム(上下アームを共に
オフさせておく期間)が長くなる、などの問題がある。
FIG. 7 (b) shows the difference in the switching waveforms depending on the values of the gate resistors 12 and 14. The solid line shows the waveform when the values of the gate resistors 12 and 14 are reduced, and the dotted line shows the gate resistance. Examples of respective operation waveforms when the values of 12 and 14 are increased are shown. However,
In the above-described method, it takes time to charge the gate input capacitance, and the time from when the on / off signal 101 is input to the gate drive circuit to when the IGBT actually operates (that is, the IGBT current starts to rise or fall). Since the delay increases, switching of the IGBT in a short time becomes difficult, and a dead time (a period during which both the upper and lower arms are turned off) set to prevent a short circuit between the upper and lower arms of the bridge connection of the IGBT becomes longer. , There is a problem.

【0012】この発明の課題は、上記の問題を解消でき
る電圧制御形の自己消弧形半導体素子の駆動回路を提供
することにある。
An object of the present invention is to provide a drive circuit for a voltage controlled type self-extinguishing type semiconductor device which can solve the above-mentioned problems.

【0013】[0013]

【課題を解決するための手段】前記の課題を解決するた
めに請求項1の自己消弧形半導体素子の駆動回路は、オ
ン指令(オン・オフ信号101のオン信号)に基づいて
ゲートへオン用直流電源(オン用電源15)をオン用の
第1のゲート抵抗(定常オン用ゲート抵抗12)を介し
て印加する手段(切替回路6,定常オン用トランジスタ
8)、オフ指令(オン・オフ信号101のオフ信号)に
基づいてゲートへオフ用直流電源(オフ用電源16)を
オフ用の第1のゲート抵抗(定常オフ用ゲート抵抗1
4)を介して印加する手段(切替回路6,定常オフ用ト
ランジスタ10)を備えた電圧制御形の自己消弧形半導
体素子(IGBT25など)の駆動回路において、自己
消弧形半導体素子が主電流を流す主エミッタ端子(E
m)と主電流に比例した小さな電流を流す補助エミッタ
端子(Es)とを持って、この主エミッタ端子と補助エ
ミッタ端子との間にインダクタンス(電流変化率検出用
インダクタンス36)が接続され、オン指令の入力後、
前記インダクタンスの電流の立上がり開始を検出して前
記オン用の第1のゲート抵抗を少なくとも所定期間(T
32)は、この抵抗より大きな値のオン用の第2のゲー
ト抵抗(ターンオン用ゲート抵抗11)に切換える手段
(ターンオン用ワンショット回路32,切替回路6,タ
ーンオン用トランジスタ7など)と、オフ指令の入力
後、前記インダクタンスの電流の立下がり開始を検出し
て前記オフ用の第1のゲート抵抗を少なくとも所定期間
(T33)は、この抵抗より大きな値のオフ用の第2の
ゲート抵抗(ターンオフ用ゲート抵抗13)に切換える
手段(ターンオフ用ワンショット回路33,切替回路
6,ターンオフ用トランジスタ9など)とを備えたもの
とする。
According to a first aspect of the present invention, there is provided a driving circuit for a self-extinguishing type semiconductor device, comprising the steps of: turning on a gate based on an ON command (ON signal of an ON / OFF signal 101); Means (switching circuit 6, steady-state transistor 8) for applying a direct-current power source (turn-on power source 15) through a first gate resistor for steady-state (gate resistor 12 for steady-state on), an off command (on / off) A first gate resistor for turning off the DC power source for turning off (the power source for turning off 16) to the gate based on the off signal of the signal 101)
4) In a drive circuit of a voltage-controlled self-extinguishing semiconductor device (eg, IGBT 25) provided with a means for applying via the switching circuit 6 (steady-off transistor 10), the self-extinguishing semiconductor device has a main current. Main emitter terminal (E
m) and an auxiliary emitter terminal (Es) through which a small current proportional to the main current flows. An inductance (current change rate detecting inductance 36) is connected between the main emitter terminal and the auxiliary emitter terminal. After inputting the command,
The start of the rise of the current of the inductance is detected, and the first gate resistance for turning on is detected for at least a predetermined period (T
32) means for switching to a second on-state gate resistance (turn-on gate resistance 11) having a value larger than this resistance (turn-on one-shot circuit 32, switching circuit 6, turn-on transistor 7, etc.), and an OFF command After the start of the input, the start of the fall of the current of the inductance is detected, and the first gate resistance for turning off is turned on for at least a predetermined period (T33). (A one-shot circuit 33 for turning off, a switching circuit 6, a transistor 9 for turning off, etc.).

【0014】また請求項2の自己消弧形半導体素子の駆
動回路は、オン指令(オン・オフ信号101のオン信
号)に基づいてゲートへオン用直流電源(オン用電源1
5)をオン用の第1のゲート抵抗(定常オン用ゲート抵
抗12)を介して印加する手段(切替回路6,定常オン
用トランジスタ8)、オフ指令(オン・オフ信号01の
オフ信号)に基づいてゲートへオフ用直流電源(オフ用
電源16)をオフ用の第1のゲート抵抗(定常オフ用ゲ
ート抵抗14)を介して印加する手段(切替回路6,定
常オフ用トランジスタ10)を備えた電圧制御形の自己
消弧形半導体素子(IGBT25など)の駆動回路にお
いて、自己消弧形半導体素子が逆並列に転流ダイオード
(FWD29)を持ち、この自己消弧形半導体素子と転
流ダイオードとの逆並列回路が2つ直列に接続されて対
になると共に、この逆並列回路同士の直列の接続点が負
荷に接続され、前記転流ダイオードが主電流を流す主ア
ノード端子(Am)と主電流に比例した小さな電流を流
す補助アノード端子(As)とを持って、この主アノー
ド端子と補助アノード端子との間にインピーダンスが接
続され、オン指令の入力後、対となる相手側の逆並列回
路の転流ダイオード(FWD28)の前記インピーダン
スの電流の立下がり開始を検出して前記オン用の第1の
ゲート抵抗を少なくとも所定期間(T32)は、この抵
抗より大きな値のオン用の第2のゲート抵抗(ターンオ
ン用ゲート抵抗11)に切換える手段(電流変化検出回
路41,ターンオン用ワンショット回路32,信号絶縁
手段42,切替回路6,ターンオン用トランジスタ7な
ど)と、オフ指令の入力後、同じく前記インピーダンス
の電流の立上がり開始を検出して前記オフ用の第1のゲ
ート抵抗を少なくとも所定期間(T33)は、この抵抗
より大きな値のオフ用の第2のゲート抵抗(ターンオフ
用ゲート抵抗13)に切換える手段(電流変化検出回路
41,ターンオフ用ワンショット回路33,信号絶縁手
段43,切替回路6,ターンオフ用トランジスタ9な
ど)とを備えたものとする。
According to a second aspect of the present invention, there is provided a driving circuit for a self-extinguishing type semiconductor device, wherein an ON direct-current power supply (ON power supply
5) means (switching circuit 6, steady-state transistor 8) for applying via a first gate resistor for steady-state (gate resistor 12 for steady-state ON), and an OFF command (OFF signal of ON / OFF signal 01) Means (switching circuit 6, steady-state transistor 10) for applying a DC power source for OFF (shut-off power source 16) to the gate via a first gate resistor for OFF (steady-state gate resistor 14) In a drive circuit for a voltage-controlled self-extinguishing semiconductor device (such as IGBT25), the self-extinguishing semiconductor device has a commutation diode (FWD29) in anti-parallel, and the self-extinguishing semiconductor device and the commutation diode Are connected in series to form a pair, the connection point of the series of the anti-parallel circuits is connected to a load, and the commutation diode passes a main current through a main anode terminal (Am). And an auxiliary anode terminal (As) through which a small current proportional to the main current flows. An impedance is connected between the main anode terminal and the auxiliary anode terminal. By detecting the start of the fall of the current of the impedance of the commutation diode (FWD28) of the anti-parallel circuit, the first gate resistor for turning on is turned on for at least a predetermined period (T32). Means for switching to a second gate resistance (turn-on gate resistance 11) (current change detection circuit 41, turn-on one-shot circuit 32, signal insulation means 42, switching circuit 6, turn-on transistor 7, etc.), and input of an OFF command Thereafter, similarly, the start of the rise of the impedance current is detected, and the first gate resistor for turning off is turned off for at least a predetermined period (T 3) means for switching to a second off-state gate resistance (turn-off gate resistance 13) having a value larger than this resistance (current change detection circuit 41, turn-off one-shot circuit 33, signal insulation means 43, switching circuit 6) , Turn-off transistor 9 etc.).

【0015】また請求項3の自己消弧形半導体素子の駆
動回路は、請求項2に記載の自己消弧形半導体素子の駆
動回路において、前記インピーダンスが抵抗(電流検出
用抵抗35)又はインダクタンス(電流変化率検出用イ
ンダクタンス36)からなるようにする。また請求項4
の自己消弧形半導体素子の駆動回路は、請求項2に記載
の自己消弧形半導体素子の駆動回路において、前記対の
逆並列回路がインバータブリッジ回路の交流出力1相分
の上下アームを構成するようにする。
According to a third aspect of the present invention, there is provided a driving circuit for a self-extinguishing type semiconductor device according to the second aspect, wherein the impedance is a resistance (a current detecting resistor 35) or an inductance (a current detecting resistance 35). It consists of a current change rate detecting inductance 36). Claim 4
The drive circuit for a self-extinguishing type semiconductor element according to claim 2, wherein the pair of anti-parallel circuits constitute upper and lower arms for one phase of an AC output of an inverter bridge circuit. To do it.

【0016】また請求項5の自己消弧形半導体素子の駆
動回路は、請求項1ないし4の何れかに記載の自己消弧
形半導体素子の駆動回路において、前記オフ用直流電源
が省略され、この直流電源の端子間が短絡されたものと
する。この発明の作用は次の如くである。即ち電圧制御
形の自己消弧形半導体素子としてのIGBTのゲート
へ、オン・オフ信号101のオン信号(オフ信号)を与
えたのち、IGBTの主電流が立上がり(立下がり)を
開始したと見做される時点までは小さな値のゲート抵抗
を介しオン(オフ)用電源をIGBTのゲートに印加し
てゲート入力容量の充電(放電)を早め、IGBTへオ
ン信号(オフ信号)を与えたのちIGBTの電流が実際
に立上がり(立下がり)を開始するまでの時間遅れの増
加を防ぐ。
According to a fifth aspect of the present invention, there is provided a drive circuit for a self-extinguishing semiconductor device according to any one of the first to fourth aspects, wherein the DC power supply for turning off is omitted. It is assumed that the terminals of the DC power supply are short-circuited. The operation of the present invention is as follows. That is, after the ON signal (OFF signal) of the ON / OFF signal 101 is given to the gate of the IGBT as a voltage-controlled self-extinguishing semiconductor device, it is considered that the main current of the IGBT has started rising (falling). Up to the point in time, a power supply for on (off) is applied to the gate of the IGBT via a gate resistor of a small value to speed up the charge (discharge) of the gate input capacitance, and then an on signal (off signal) is given to the IGBT. This prevents an increase in time delay until the current of the IGBT actually starts rising (falling).

【0017】IGBTの主電流が立上がり(立下がり)
を開始したと見做される時点からは、少なくとも所定の
期間、IGBTのゲート抵抗を大きな値の抵抗に切替
え、IGBTのゲート・エミッタ電圧VGEの上昇(下
降)を緩やかにし、これによりIGBTの電流の立上が
り(立下がり)を緩やかに、換言すれば、di/dt
(−di/dt)を低減する。
The main current of the IGBT rises (falls)
Is considered to have started, the gate resistance of the IGBT is switched to a large value for at least a predetermined period of time, and the rise (fall) of the gate-emitter voltage V GE of the IGBT is moderated, whereby the IGBT is The rise (fall) of the current is gradual, in other words, di / dt
(−di / dt) is reduced.

【0018】IGBTの主電流が立上がり(立下がり)
を開始したと見做される時点を検出するには、IGBT
に、その主電流を流す主エミッタ端子と、主電流に比例
した小さな電流を流す補助エミッタ端子とを設け、主エ
ミッタ端子と補助エミッタ端子との間にをインダクタン
スを接続し、このインダクタンスの電圧からその電流の
立上がり(立下がり)開始時点を検出したり(請求項
1)、IGBTに逆並列に接続された転流ダイオード
に、その主電流を流す主アノード端子と、主電流に比例
した小さな電流を流す補助アノード端子とを設け、主ア
ノード端子と補助アノード端子との間に抵抗又はインダ
クタンスからなるインピーダンスを接続し、IGBTの
ブリッジ接続中の自アームと直列の反対アーム(対にな
るアーム)のIGBTに逆並列に接続された転流ダイオ
ードのインピーダンスの電圧からその電流の立下がり
(立上がり)開始時点を検出したり(請求項2)する。
The main current of the IGBT rises (falls)
IGBT to detect when it is deemed to have started
A main emitter terminal for flowing the main current and an auxiliary emitter terminal for flowing a small current proportional to the main current are provided, and an inductance is connected between the main emitter terminal and the auxiliary emitter terminal. A main anode terminal for flowing the main current through a commutation diode connected in anti-parallel to the IGBT and a small current proportional to the main current are detected. And an impedance consisting of resistance or inductance is connected between the main anode terminal and the auxiliary anode terminal, and an opposite arm (paired arm) in series with its own arm during bridge connection of the IGBT is provided. From the voltage of the impedance of the commutation diode connected in anti-parallel to the IGBT, the time when the current starts to fall (rises) And out to (claim 2).

【0019】[0019]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施例1)図1は請求項1に関わる発明の一実施例
(実施例1とする)としての電圧制御形の自己消弧形半
導体素子の駆動回路の構成図であり、図5に示した電圧
形インバータのIGBT25に対応する駆動回路のみを
示し、従って図7に示した回路と同一機能を有するもの
には同一符号を付している。
(Embodiment 1) FIG. 1 is a configuration diagram of a drive circuit for a voltage-controlled self-extinguishing type semiconductor device according to an embodiment (referred to as Embodiment 1) of the invention according to claim 1, which is shown in FIG. Only the drive circuit corresponding to the IGBT 25 of the voltage source inverter shown in FIG. 7 is shown, and therefore, those having the same functions as those in the circuit shown in FIG.

【0020】但しここではゲート抵抗12,14の値は
何れも小さく選ばれており、夫々定常オン用ゲート抵
抗,定常オフ用ゲート抵抗と呼ぶ。またトランジスタ
8,10も夫々定常オン用トランジスタ,定常オフ用ト
ランジスタと呼ぶ。即ち 図1ではこの定常オン用ゲー
ト抵抗12と定常オン用トランジスタ8との直列回路か
らなるスイッチング回路、及び定常オフ用ゲート抵抗1
4と定常オフ用トランジスタ10との直列回路からなる
スイッチング回路が設けられているほかに、定常オン用
ゲート抵抗12より抵抗値の大きいターンオン用ゲート
抵抗11とターンオン用トランジスタ7との直列回路か
らなるスイッチング回路及び定常オフ用ゲート抵抗14
より抵抗値の大きいターンオフ用ゲート抵抗13とター
ンオフ用トランジスタ9との直列回路からなるスイッチ
ング回路が並設されている。
However, here, the values of the gate resistors 12 and 14 are both selected to be small, and are referred to as a steady-state gate resistance and a steady-off gate resistance, respectively. The transistors 8 and 10 are also referred to as a steady on transistor and a steady off transistor, respectively. That is, in FIG. 1, a switching circuit composed of a series circuit of the steady-on gate resistor 12 and the steady-on transistor 8 and the steady-off gate resistor 1
In addition to a switching circuit comprising a series circuit of a transistor 4 and a steady-state transistor 10, a series circuit of a turn-on gate resistor 11 and a turn-on transistor 7 having a larger resistance than the steady-state gate resistor 12 is provided. Switching circuit and gate resistor 14 for steady OFF
A switching circuit including a series circuit of a turn-off gate resistor 13 having a larger resistance value and a turn-off transistor 9 is provided in parallel.

【0021】また図1においては、IGBT25には主
電流(主エミッタ電流≒主コレクタ電流Ic)を流す主
エミッタ端子Emとは別に、主コレクタ電流に比例した
小さな電流(補助エミッタ電流という)を取り出す補助
エミッタ端子Esが設けられている。ここで補助エミッ
タ端子Esは主コレクタ電流の電流変化率を検出するた
めのインダクタンス36を介して主エミッタ端子Emに
接続されており、この電流変化率検出用インダクタンス
36には主コレクタ電流Icの変化率に比例した電圧信
号(di/dt信号という)106が発生する。このd
i/dt信号106の大きさVsは、Vs=(インダク
タンス36のインダクタンス値)×(主コレクタ電流I
cに比例した補助エミッタ電流の変化率)で表される。
In FIG. 1, a small current (referred to as an auxiliary emitter current) proportional to the main collector current is taken out of the IGBT 25 separately from the main emitter terminal Em through which the main current (main emitter current ≒ main collector current Ic) flows. An auxiliary emitter terminal Es is provided. Here, the auxiliary emitter terminal Es is connected to the main emitter terminal Em via an inductance 36 for detecting the current change rate of the main collector current, and the current change rate detection inductance 36 has a change in the main collector current Ic. A voltage signal (di / dt signal) 106 proportional to the rate is generated. This d
The magnitude Vs of the i / dt signal 106 is Vs = (inductance value of inductance 36) × (main collector current I
(the rate of change of the auxiliary emitter current in proportion to c).

【0022】ターンオン時とターンオフ時のdi/dt
信号106は夫々、ターンオン用のワンショット回路3
2とターンオフ用のワンショット回路33を介して切替
回路6に入力される。切替回路6はロジック回路で構成
されており、オン・オフ信号101及びターンオン用ワ
ンショット回路32の出力信号102,ターンオフ用ワ
ンショット回路33の出力信号103を入力し、トラン
ジスタ7〜10の駆動を切換える。
Di / dt at turn-on and turn-off
The signal 106 is a one-shot circuit 3 for turn-on.
2 and a switching circuit 6 via a one-shot circuit 33 for turning off. The switching circuit 6 is composed of a logic circuit, and receives an on / off signal 101, an output signal 102 of a turn-on one-shot circuit 32, and an output signal 103 of a turn-off one-shot circuit 33, and drives the transistors 7 to 10. Switch.

【0023】図2は図1の動作説明用の波形図である。
次に図2を参照しつつ図1の動作を説明する。先ずIG
BT25のターンオン動作について述べる。図2の時点
t1でオン・オフ信号101のオン信号(値“1”)が
切替回路6に入力されると、切替回路6は先ず定常オン
用トランジスタ8をオンさせ、IGBT25のゲートへ
オン用電源15を定常オン用ゲート抵抗12を介して印
加する。定常オン用ゲート抵抗12は前述のようにター
ンオン用ゲート抵抗11に比して小さく設定されてお
り、IGBT25のゲート入力容量は急速に(この例で
は正方向に)充電されてゲート電圧VGEが速やかに上昇
し、これにより時点t2でその主コレクタ電流Icが立
上がりを開始し、同時にIGBT25の補助エミッタ電
流も立上がりを開始する。
FIG. 2 is a waveform diagram for explaining the operation of FIG.
Next, the operation of FIG. 1 will be described with reference to FIG. First IG
The turn-on operation of the BT 25 will be described. When the ON signal (value “1”) of the ON / OFF signal 101 is input to the switching circuit 6 at the time t1 in FIG. 2, the switching circuit 6 first turns on the steady-on transistor 8 and turns on the gate of the IGBT 25. A power supply 15 is applied through the steady-state gate resistor 12. As described above, the steady-state gate resistance 12 is set smaller than the turn-on gate resistance 11, and the gate input capacitance of the IGBT 25 is rapidly charged (in the positive direction in this example), and the gate voltage V GE is increased. As a result, the main collector current Ic starts rising at time t2, and at the same time, the auxiliary emitter current of the IGBT 25 also starts rising.

【0024】これにより電流変化率検出用インダクタン
ス36には前記の電圧Vsからなる所定値以上のdi/
dt信号106が発生する。このdi/dt信号106
の前端(フロントエッジ)の部分で、ターンオン用ワン
ショット回路32がトリガーされ、このワンショット回
路32は所定時間T32の間、“1”のワンショット信
号102を出力する。切替回路6はこのワンショット信
号102の存在する期間、定常オン用トランジスタ8を
オフさせ、ターンオン用トランジスタ7をオンさせる。
As a result, the current change rate detecting inductance 36 has a di / d
The dt signal 106 is generated. This di / dt signal 106
, A turn-on one-shot circuit 32 is triggered, and this one-shot circuit 32 outputs a "1" one-shot signal 102 for a predetermined time T32. The switching circuit 6 turns off the steady-on transistor 8 and turns on the turn-on transistor 7 while the one-shot signal 102 is present.

【0025】従ってこの期間T32には、IGBT25
のゲート入力容量は大きなゲート抵抗11で充電される
ため、ゲート電圧VGEは緩やかに上昇し、主コレクタ電
流Icも緩やかに立上がる。そして主コレクタ電流Ic
は期間T32が経過した時点t3でほぼ最終レベルにま
で確立する。時点t3でワンショット信号102は消滅
して“0”となり、切替回路6には“1”のオン信号1
01のみが入力として残る。これにより切替回路6はタ
ーンオン用トランジスタ7をオフし、定常オン用トラン
ジスタ8をオンする。そこでゲート電圧VGEは再び速や
かに上昇してオン用電源15の電圧に到達して上昇を停
止し、一方、IGBT25の順電圧降下(コレクタ・エ
ミッタ電圧)VCEは速やかに下降して飽和する。このよ
うにしてIGBT25は速やかに完全なオン状態とな
る。
Therefore, during this period T32, the IGBT 25
Is charged by the large gate resistor 11, the gate voltage VGE gradually rises, and the main collector current Ic also slowly rises. And the main collector current Ic
Is established to almost the final level at time t3 when the period T32 has elapsed. At time t3, the one-shot signal 102 disappears and becomes “0”, and the switching circuit 6 supplies the ON signal 1 of “1”.
Only 01 remains as input. As a result, the switching circuit 6 turns off the turn-on transistor 7 and turns on the steady-on transistor 8. Therefore the gate voltage V GE stops to rise to reach the voltage on power supply 15 to quickly rise again, whereas, the forward voltage drop of the IGBT25 (collector-emitter voltage) V CE is saturated descends rapidly . Thus, IGBT 25 is completely turned on immediately.

【0026】次にIGBT25のターンオフ動作を説明
する。時点t4で切替回路6に入力されるオン・オフ信
号101がオフ信号(値“0”)に切替わると、切替回
路6は定常オン用トランジスタ8をオフすると同時に定
常オフ用トランジスタ10をオンさせ、IGBT25の
ゲートへオフ用電源16を定常オフ用ゲート抵抗14を
介して印加する。定常オフ用ゲート抵抗14は前述のよ
うにターンオフ用ゲート抵抗13に比して小さく設定さ
れており、IGBT25のゲート入力容量は急速に(負
方向に向け)放電されてゲート電圧VGEが速やかに下降
し、これにより時点t5で主コレクタ電流Icが立下が
りを開始し、同時にIGBT25の補助エミッタ電流も
立下がりを開始する。
Next, the turn-off operation of the IGBT 25 will be described. When the on / off signal 101 input to the switching circuit 6 is switched to an off signal (value “0”) at time t4, the switching circuit 6 turns off the steady-on transistor 8 and simultaneously turns on the steady-off transistor 10. , An off power supply 16 is applied to the gate of the IGBT 25 via the steady off gate resistor 14. The steady-state gate resistor 14 is set to be smaller than the turn-off gate resistor 13 as described above, and the gate input capacitance of the IGBT 25 is rapidly discharged (toward the negative direction) so that the gate voltage V GE is quickly increased. This causes the main collector current Ic to start falling at time t5, and at the same time the auxiliary emitter current of the IGBT 25 starts to fall.

【0027】これにより電流変化率検出用インダクタン
ス36には前記の電圧Vsからなる所定値以上のdi/
dt信号106(但し主コレクタ電流Icの立上がり時
とは逆極性)が発生する。このdi/dt信号106の
前端の立下がり部分でターンオフ用ワンショット回路3
3がトリガーされ、このワンショット回路33は所定時
間T33の間、“1”のワンショット信号103を出力
する。切替回路6はこのワンショット信号103の存在
する期間、定常オフ用トランジスタ10をオフさせ、タ
ーンオフ用トランジスタ9をオンさせる。
As a result, the current change rate detecting inductance 36 has a di /
A dt signal 106 (however, a polarity opposite to the rising edge of the main collector current Ic) is generated. At the falling edge of the front end of di / dt signal 106, turn-off one-shot circuit 3
3 is triggered, and the one-shot circuit 33 outputs the one-shot signal 103 of “1” for a predetermined time T33. The switching circuit 6 turns off the steady-off transistor 10 and turns on the turn-off transistor 9 while the one-shot signal 103 is present.

【0028】従ってこの期間T33には、IGBT25
のゲート入力容量は大きなゲート抵抗13で放電される
ため、ゲート電圧VGEは緩やかに下降し、主コレクタ電
流Icも緩やかに立下がり、期間T33が経過した時点
t6でほぼ最終レベルにまで減衰する。時点t6でワン
ショット信号103は消滅して“0”となり、切替回路
6には“0”のオフ信号101のみが入力として残る。
これにより切替回路6はターンオフ用トランジスタ9を
オフし、定常オフ用トランジスタ10をオンする。そこ
でゲート電圧VGEは再び速やかに下降してオフ用電源1
6の電圧に到達して下降を停止する。このようにしてI
GBT25は速やかに完全なオフ状態となる。
Therefore, during this period T33, the IGBT 25
Is discharged by the large gate resistor 13, the gate voltage V GE gradually decreases, the main collector current Ic also gradually decreases, and attenuates to almost the final level at time t6 when the period T33 has elapsed. . At time t6, the one-shot signal 103 disappears and becomes “0”, and only the “0” off signal 101 remains in the switching circuit 6 as an input.
Thus, the switching circuit 6 turns off the turn-off transistor 9 and turns on the steady-off transistor 10. Then, the gate voltage VGE rapidly drops again to turn off the power supply 1
When the voltage reaches the voltage of 6, the descent is stopped. In this way I
GBT 25 is completely turned off immediately.

【0029】(実施例2)図3は請求項2に関わる発明
の一実施例(実施例2とする)としての要部の構成図で
ある。この図は図5に示す電圧形インバータのブリッジ
回路の中の、交流出力1相分に対応する対の上下アーム
を構成する、IGBT24及び25のゲート駆動回路を
示し、IGBT25のゲート駆動回路の構成は図1に対
応している。ここでは便宜上、ゲート駆動回路の動作の
説明をIGBT25について行うが、動作はIGBT2
4についても同様である。
(Embodiment 2) FIG. 3 is a structural view of a main part of an embodiment (hereinafter referred to as Embodiment 2) of the invention according to claim 2. This figure shows the gate drive circuits of the IGBTs 24 and 25 constituting the pair of upper and lower arms corresponding to one phase of the AC output in the bridge circuit of the voltage source inverter shown in FIG. 5, and the configuration of the gate drive circuit of the IGBT 25. Corresponds to FIG. Here, for the sake of convenience, the operation of the gate drive circuit will be described for the IGBT 25.
The same applies to No. 4.

【0030】この図3においては、IGBT24,25
に夫々逆並列に接続された転流ダイオード(FWD)2
8,29には、その主電流を流す主アノード端子Amと
は別に、主電流に比例した小さな電流(補助アノード電
流という)を取り出す補助アノード端子Asが設けられ
ている。そして補助アノード端子Asは電流検出用抵抗
35を介して主アノード端子Amに接続されている。
In FIG. 3, IGBTs 24, 25
Commutation diodes (FWD) 2 connected in anti-parallel to
In addition to the main anode terminal Am through which the main current flows, an auxiliary anode terminal As for taking out a small current (referred to as an auxiliary anode current) proportional to the main current is provided at 8, 29. The auxiliary anode terminal As is connected to the main anode terminal Am via the current detection resistor 35.

【0031】この電流検出用抵抗35の電圧としてのア
ノード電流信号105は、電流変化検出回路41を介し
トリガーパルスとしての電流変化検出信号107に変換
されてターンオン用ワンショット回路32及びターンオ
フ用ワンショット回路33へ与えられ、更にこのワンシ
ョット回路32,33の各出力としてのワンショット信
号102,103は夫々信号絶縁手段(この例ではIG
BTのスイッチング時間に比べ動作の高速なフォトカプ
ラからなる)42,43を介して、インバータブリッジ
回路の前記上下アームにおける反対アームの切替回路6
へ与えられる。つまりIGBT25の切替回路6へはF
WD28の電流検出用抵抗35の電圧に基づく信号が、
IGBT24の切替回路6へはFWD29の電流検出用
抵抗35の電圧に基づく信号が与えられる。
The anode current signal 105 as the voltage of the current detection resistor 35 is converted into a current change detection signal 107 as a trigger pulse via the current change detection circuit 41, and the turn-on one-shot circuit 32 and the turn-off one-shot are used. The one-shot signals 102, 103 as outputs of the one-shot circuits 32, 33 are supplied to a circuit 33, respectively.
A switching circuit 6 for the opposite arm in the upper and lower arms of the inverter bridge circuit via photocouplers 42 and 43 which operate faster than the switching time of the BT.
Given to. That is, F is supplied to the switching circuit 6 of the IGBT 25.
A signal based on the voltage of the current detection resistor 35 of the WD 28 is
A signal based on the voltage of the current detection resistor 35 of the FWD 29 is supplied to the switching circuit 6 of the IGBT 24.

【0032】図4は図3の動作説明用の波形図である。
次に図4を参照しつつ図3の動作を説明する。先ずIG
BT25のターンオン動作について述べる。図4の時点
t1でオン・オフ信号101のオン信号(値“1”)
が、IGBT25の切替回路6に入力されると、切替回
路6は先ず定常オン用トランジスタ8をオンさせ、IG
BT25のゲートへオン用電源15を定常オン用ゲート
抵抗12を介して印加する。これにより実施例1と同様
にIGBT25のゲート入力容量は急速に(この例では
正方向に)充電されてゲート電圧VGEが速やかに上昇
し、時点t2で主コレクタ電流Icが立上がりを開始す
る。
FIG. 4 is a waveform diagram for explaining the operation of FIG.
Next, the operation of FIG. 3 will be described with reference to FIG. First IG
The turn-on operation of the BT 25 will be described. At time t1 in FIG. 4, the ON signal of the ON / OFF signal 101 (value “1”)
Is input to the switching circuit 6 of the IGBT 25, the switching circuit 6 first turns on the steady ON transistor 8,
An on power supply 15 is applied to the gate of the BT 25 via the steady on gate resistor 12. Thus (in this example the positive direction) rapidly gate input capacitance of similarly IGBT25 Example 1 rapidly increases and the gate voltage V GE is charged, the main collector current Ic at time t2 begins to rise.

【0033】同時にこの時点t2で、負荷電流IL とし
て反対アームのFWD28に流れていた電流ID は減少
(立下がり)を開始し、FWD28の補助アノード電
流、従って電流検出用抵抗35の電圧としてのアノード
電流信号105も立下がりを開始する。そしてこのアノ
ード電流信号105は電流変化検出回路41に入力され
る。
[0033] At the same time at this point t2, the current I D flowing in the FWD28 opposite arm as the load current I L starts decreasing (falling), the auxiliary anode current of FWD28, hence as the voltage of the current detection resistor 35 Of the anode current signal 105 also starts falling. The anode current signal 105 is input to the current change detection circuit 41.

【0034】電流変化検出回路41は、この例では微分
回路を備えており、このときのアノード電流信号105
の所定値以上の立下がり速度を検出することによつて、
図4に電流変化検出信号107として示すような正方向
のトリガーパルスを発生する。なお、このようなトリガ
ーパルスは負荷電流IL が判明している場合は、予めこ
の負荷電流IL に近い値で、且つ負荷電流IL を下回る
所定の立下がりの基準値を定めて置き、コンパレータ回
路を用いてFWD28の電流ID が、この基準値を下回
った時点で発生させることもできる。
The current change detecting circuit 41 includes a differentiating circuit in this example.
By detecting a falling speed equal to or greater than a predetermined value of
A trigger pulse in the positive direction as shown in FIG. 4 as the current change detection signal 107 is generated. Such a trigger pulse when the load current I L is known in advance at a value close to the load current I L, and placed defining a reference value of a predetermined falling below load current I L, The comparator circuit can be used to generate the current ID of the FWD 28 when the current ID falls below the reference value.

【0035】この電流変化検出信号107によってター
ンオン用ワンショット回路32がトリガーされ、このワ
ンショット回路32は所定時間T32の間、“1”のワ
ンショット信号102を出力する。このワンショット信
号102は信号絶縁手段42によつて電位絶縁された同
波形の信号に変換されて切替回路6に入力される。切替
回路6はこの絶縁変換されたワンショット信号102の
存在する期間、定常オン用トランジスタ8をオフさせ、
ターンオン用トランジスタ7をオンさせる。
The turn-on one-shot circuit 32 is triggered by the current change detection signal 107, and the one-shot circuit 32 outputs the "1" one-shot signal 102 for a predetermined time T32. The one-shot signal 102 is converted into a signal of the same waveform which is insulated by the signal insulating means 42 and input to the switching circuit 6. The switching circuit 6 turns off the steady on transistor 8 during the period in which the isolated one-shot signal 102 is present,
The turn-on transistor 7 is turned on.

【0036】従ってこの期間T32には、実施例1の場
合と同様に主コレクタ電流Icは緩やかに立上がり、期
間T32が経過した時点t3でほぼ最終レベルにまで確
立する。時点t3でワンショット信号102は消滅して
“0”となり信号絶縁手段42の出力も消滅する。これ
により切替回路6には“1”のオン信号101のみが入
力として残り、切替回路6はターンオン用トランジスタ
7をオフし、定常オン用トランジスタ8をオンする。こ
のようにしてIGBT25は速やかに完全なオン状態と
なる。
Therefore, in this period T32, the main collector current Ic rises slowly as in the case of the first embodiment, and reaches almost the final level at time t3 when the period T32 has elapsed. At time t3, the one-shot signal 102 disappears and becomes "0", and the output of the signal insulating means 42 also disappears. As a result, only the ON signal 101 of "1" remains as an input to the switching circuit 6, and the switching circuit 6 turns off the turn-on transistor 7 and turns on the steady-on transistor 8. Thus, IGBT 25 is completely turned on immediately.

【0037】次にIGBT25のターンオフ動作を説明
する。図4の時点t4でIGBT25の切替回路6に入
力されるオン・オフ信号101がオフ信号(値“0”)
に切替わると、切替回路6は定常オン用トランジスタ8
をオフ、同時に定常オフ用トランジスタ10をオンさ
せ、IGBT25のゲートへオフ用電源16を定常オフ
用ゲート抵抗14を介して印加する。これにより実施例
1と同様にIGBT25のゲート入力容量は急速に(負
方向に向け)放電されてゲート電圧VGEが速やかに下降
し、時点t5で主コレクタ電流Icが立下がりを開始す
る。
Next, the turn-off operation of the IGBT 25 will be described. At time t4 in FIG. 4, the on / off signal 101 input to the switching circuit 6 of the IGBT 25 is an off signal (value “0”).
The switching circuit 6 switches to the steady-state transistor 8
Is turned off, and at the same time, the steady-off transistor 10 is turned on, and the off power supply 16 is applied to the gate of the IGBT 25 via the steady-off gate resistor 14. Thus the gate input capacitance of similarly IGBT25 Example 1 rapidly (toward the negative direction) discharged by the gate voltage V GE is lowered rapidly, the main collector current Ic at time t5 starts falling.

【0038】同時にこの時点t5で、反対アームのFW
D28の電流ID も立上がりを開始し、FWD28の補
助アノード電流、従って電流検出用抵抗35の電圧とし
てのアノード電流信号105も立上がりを開始する。電
流変化検出回路41は、このときのアノード電流信号1
05の所定値以上の立上がり速度を検出することによっ
て、図4の電流変化検出信号107に示す負方向のトリ
ガーパルスを発生する。なお、このようなトリガーパル
スは電流変化検出回路41がコンパレータ回路からなる
場合にも、予め負荷電流IL に対応する、0に近い所定
の立上がりの基準値を定めて置き、FWD28の電流I
D がこの基準値を上回った時点で発生させることもでき
る。
At the same time, at time t5, the FW of the opposite arm is
The current ID of D28 also starts to rise, and the auxiliary anode current of FWD28, that is, the anode current signal 105 as the voltage of the current detection resistor 35 also starts to rise. The current change detection circuit 41 outputs the anode current signal 1 at this time.
By detecting a rising speed equal to or higher than the predetermined value of 05, a negative trigger pulse shown in the current change detection signal 107 of FIG. 4 is generated. Even when such a trigger pulse to the current change detection circuit 41 consists of the comparator circuit corresponds to the pre-load current I L, placed define a predetermined rising edge of the reference value close to 0, FWD28 current I
It can also be generated when D exceeds this reference value.

【0039】この電流変化検出信号107によってター
ンオフ用ワンショット回路33がトリガーされ、このワ
ンショット回路33は所定時間T33の間、“1”のワ
ンショット信号103を出力する。このワンショット信
号103は信号絶縁手段43によって電位絶縁された同
波形の信号に変換されてIGBT25の切替回路6に入
力される。
The turn-off one-shot circuit 33 is triggered by the current change detection signal 107, and the one-shot circuit 33 outputs the "1" one-shot signal 103 for a predetermined time T33. The one-shot signal 103 is converted into a signal having the same waveform, which is insulated by the signal insulating means 43, and is input to the switching circuit 6 of the IGBT 25.

【0040】切替回路6はこの絶縁変換されたワンショ
ット信号103の存在する期間、定常オフ用トランジス
タ10をオフさせ、ターンオフ用トランジスタ9をオン
させる。従ってこの期間T33には、実施例1の場合と
同様にIGBT25の主コレクタ電流Icは緩やかに立
下がり、期間T33が経過した時点t6でほぼ最終レベ
ルにまで減衰する。
The switching circuit 6 turns off the steady-off transistor 10 and turns on the turn-off transistor 9 while the isolated one-shot signal 103 is present. Accordingly, in the period T33, the main collector current Ic of the IGBT 25 gradually falls as in the case of the first embodiment, and attenuates to almost the final level at the time t6 when the period T33 has elapsed.

【0041】時点t6でワンショット信号103は消滅
して“0”となり信号絶縁手段43の出力も消滅する。
これによりIGBT25の切替回路6には“0”のオフ
信号101のみが入力として残り、切替回路6はターン
オフ用トランジスタ9をオフし、定常オフ用トランジス
タ10をオンする。このようにしてIGBT25は速や
かに完全なオフ状態となる。
At time t6, the one-shot signal 103 disappears and becomes "0", and the output of the signal insulating means 43 also disappears.
As a result, only the OFF signal 101 of "0" remains as an input to the switching circuit 6 of the IGBT 25, and the switching circuit 6 turns off the turn-off transistor 9 and turns on the steady-off transistor 10. Thus, the IGBT 25 is completely turned off immediately.

【0042】なお、以上の実施例ではIGBT25のス
イッチングの際、ゲート抵抗を抵抗値の小さい定常オン
(オフ)用のゲート抵抗から、抵抗値の大きいターンオ
ン(ターンオフ)用ゲート抵抗に切替えたのち、定常的
には再び抵抗値の小さい定常オン(オフ)用のゲート抵
抗に戻しているが、このようにゲート抵抗を低抵抗に戻
すことは、ターンオン時の場合、IGBTの順電圧降下
CEを速やかに低下させ、スイッチング損失を低減する
のに有効であり、ターンオフ時の場合、定常状態でのd
V/dtによるIGBTの誤ったターンオンを防ぐため
に有効であるが、何れもスイッチング時間の遅れ防止に
は無関係で、本発明には必須ではない。
In the above embodiment, at the time of switching of the IGBT 25, the gate resistance is switched from a low-resistance steady-state (off) gate resistance to a high-resistance turn-on (turn-off) gate resistance. Normally, the gate resistance is returned to the steady on (off) gate resistance having a small resistance value. However, returning the gate resistance to the low resistance in this manner reduces the forward voltage drop V CE of the IGBT at the time of turn-on. It is effective for reducing the switching loss quickly and reducing the switching loss.
Although effective to prevent erroneous turn-on of the IGBT due to V / dt, none of them is irrelevant to the delay of the switching time and is not essential to the present invention.

【0043】また、図3でFWD28,29の主アノー
ド端子Amと補助アノード端子Asとの間に接続した電
流検出用抵抗35を電流変化率検出用インダクタンス3
6に置換えても、補助アノード端子Asと、ターンオン
用ワンショット回路32及びターンオフ用ワンショット
回路33との間の電流変化検出回路41を削除するよう
にすれば(但し、この場合、電流変化率検出用インダク
タンス36の電流立上がりと立下がりの検出の関係が図
1と逆になるので、その出力(di/dt信号106)
の極性を図1とは反転する必要がある。)、IGBT2
5のスイッチング動作を前記実施例2と同様に行わせる
ことができる。
In FIG. 3, the current detecting resistor 35 connected between the main anode terminal Am and the auxiliary anode terminal As of the FWDs 28 and 29 is connected to the current change rate detecting inductance 3.
6, the current change detection circuit 41 between the auxiliary anode terminal As, the turn-on one-shot circuit 32 and the turn-off one-shot circuit 33 is deleted (however, in this case, the current change rate Since the relationship between the detection of the rise and fall of the current of the detection inductance 36 is opposite to that in FIG. 1, the output (di / dt signal 106) is output.
Must be inverted from that of FIG. ), IGBT2
5 can be performed in the same manner as in the second embodiment.

【0044】また、以上の実施例ではIGBTにより説
明を行ったが、これを他の電圧制御形の自己消弧形半導
体素子、例えばMOS・FETとしても有効である。ま
た、以上の実施例ではオン用電源とオフ用電源の2つを
用いたが、オフ用電源を省略し、このオフ用電源の端子
間を短絡した構成としてもゲート駆動回路が有効に働き
得る。
In the above embodiment, the description has been made by using the IGBT. However, the present invention is also effective as another voltage control type self-extinguishing semiconductor device, for example, a MOS FET. In the above embodiment, two power supplies, an on power supply and an off power supply, are used. However, the gate drive circuit can function effectively even when the off power supply is omitted and the terminals of the off power supply are short-circuited. .

【0045】[0045]

【発明の効果】本発明によれば、IGBTに主コレクタ
電流Icを流す主エミッタ端子Emと、主コレクタ電流
に比例した小さな補助エミッタ電流を取り出す補助エミ
ッタ端子Esを設け、主エミッタ端子Emと補助エミッ
タ端子Esとの間にインダクタンスを接続し、またIG
BTに逆並列に接続された転流ダイオード(FWD)
に、その主電流を流す主アノード端子Amと、主電流に
比例した小さな補助アノード電流を取り出す補助アノー
ド端子Asを設け、主アノード端子Amと補助アノード
端子Asとの間に、抵抗又はインダクタンスからなるイ
ンピーダンスを接続し、前記インダクタンス又はインピ
ーダンスの電圧からIGBTの主コレクタ電流Icの立
上がり(立下がり)の開始と見做される時点を検出する
ことにより、IGBTのターンオン(ターンオフ)の際
にそのゲートにバイアス印加する電源に直列に挿入する
ゲート抵抗を、予めオン指令(オフ指令)に基づいて挿
入した低抵抗から、より値の大きい抵抗に切り換えるよ
うにしたので、オン指令(オフ指令)を入力してから、
実際にIGBTの電流が立上がり(立下がり)開始する
までの時間遅れを増加させることなく、IGBTのゲー
ト電圧VGEの上昇(下降)の速度を緩和し、IGBTの
di/dt(−di/dt)の低減によるサージ電圧Δ
D (ΔVp)の抑制と、dV/dtの低減によるスイ
ッチングノイズの低減を行うことができる。
According to the present invention, the main emitter terminal Em for flowing the main collector current Ic to the IGBT and the auxiliary emitter terminal Es for extracting a small auxiliary emitter current proportional to the main collector current are provided. An inductance is connected between the emitter terminal Es and the IG.
Commutation diode (FWD) connected in anti-parallel to BT
A main anode terminal Am through which the main current flows, and an auxiliary anode terminal As for extracting a small auxiliary anode current proportional to the main current. A resistance or an inductance is provided between the main anode terminal Am and the auxiliary anode terminal As. By connecting an impedance and detecting a time point at which the rise (fall) of the main collector current Ic of the IGBT is considered to be started from the voltage of the inductance or the impedance, the gate of the IGBT is turned on (turned off) when the IGBT is turned on (turned off). Since the gate resistance inserted in series with the power supply to which the bias is applied is switched from a low resistance inserted in advance based on an ON command (OFF command) to a resistor having a larger value, an ON command (OFF command) is input. And then
Indeed current of the IGBT rises (falling) without increasing the time delay until the start, to mitigate the rate of rise of the gate voltage V GE of the IGBT (descending), the IGBT di / dt (-di / dt ) Reduction in surge voltage Δ
Switching noise can be reduced by suppressing V D (ΔVp) and reducing dV / dt.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1に関わる発明の一実施例としての要部
の構成を示すブロック図
FIG. 1 is a block diagram showing a configuration of a main part as one embodiment of the invention according to claim 1;

【図2】図1の動作説明用の波形図FIG. 2 is a waveform chart for explaining the operation of FIG. 1;

【図3】請求項2に関わる発明の一実施例としての要部
の構成を示すブロック図
FIG. 3 is a block diagram showing a configuration of a main part as one embodiment of the invention according to claim 2;

【図4】図3の動作説明用の波形図FIG. 4 is a waveform chart for explaining the operation of FIG. 3;

【図5】IGBTを使用した一般的な電力変換器の構成
FIG. 5 is a configuration diagram of a general power converter using an IGBT.

【図6】図5の動作説明図FIG. 6 is an explanatory diagram of the operation in FIG. 5;

【図7】図5の動作説明図FIG. 7 is an operation explanatory diagram of FIG. 5;

【符号の説明】[Explanation of symbols]

6 切替回路 7 ターンオン用トランジスタ 8 定常オン用トランジスタ 9 ターンオフ用トランジスタ 10 定常オフ用トランジスタ 11 ターンオン用ゲート抵抗 12 定常オン用ゲート抵抗 13 ターンオフ用ゲート抵抗 15 オン用電源 16 オフ用電源 20 直流電源 21 コンデンサ 24〜27 IGBT Em 主エミッタ端子 Es 補助エミッタ端子 28〜31 転流ダイオード(FWD) Am 主アノード端子 As 補助アノード端子 32 ターンオン用ワンショット回路 33 ターンオフ用ワンショット回路 35 電流検出用抵抗 36 電流変化率検出用インダクタンス 41 電流変化検出回路 42,43 信号絶縁手段 101 オン・オフ信号 102 ワンショット信号(ターンオン用ワンショ
ット回路32の出力) 103 ワンショット信号(ターンオフ用ワンショ
ット回路33の出力) 105 アノード電流信号 106 di/dt信号 107 電流変化検出信号
Reference Signs List 6 Switching circuit 7 Turn-on transistor 8 Steady-on transistor 9 Turn-off transistor 10 Steady-off transistor 11 Turn-on gate resistor 12 Steady-on gate resistor 13 Turn-off gate resistor 15 On power source 16 Off power source 20 DC power source 21 Capacitor 24 to 27 IGBT Em main emitter terminal Es auxiliary emitter terminal 28 to 31 commutation diode (FWD) Am main anode terminal As auxiliary anode terminal 32 one-shot circuit for turn-on 33 one-shot circuit for turn-off 35 current-detecting resistor 36 current change rate Detection inductance 41 Current change detection circuit 42, 43 Signal insulation means 101 ON / OFF signal 102 One-shot signal (output of turn-on one-shot circuit 32) 103 One-shot No. (output turnoff one-shot circuit 33) 105 anode current signal 106 di / dt signal 107 current change detection signal

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】オン指令に基づいてゲートへオン用直流電
源をオン用の第1のゲート抵抗を介して印加する手段、
オフ指令に基づいてゲートへオフ用直流電源をオフ用の
第1のゲート抵抗を介して印加する手段を備えた電圧制
御形の自己消弧形半導体素子の駆動回路において、 自己消弧形半導体素子が主電流を流す主エミッタ端子と
主電流に比例した小さな電流を流す補助エミッタ端子と
を持って、この主エミッタ端子と補助エミッタ端子との
間にインダクタンスが接続され、 オン指令の入力後、前記インダクタンスの電流の立上が
り開始を検出して前記オン用の第1のゲート抵抗を少な
くとも所定期間は、この抵抗より大きな値のオン用の第
2のゲート抵抗に切換える手段と、 オフ指令の入力後、前記インダクタンスの電流の立下が
り開始を検出して前記オフ用の第1のゲート抵抗を少な
くとも所定期間は、この抵抗より大きな値のオフ用の第
2のゲート抵抗に切換える手段とを備えたことを特徴と
する自己消弧形半導体素子の駆動回路。
A means for applying a DC power source for ON to a gate through a first gate resistor for ON based on an ON command;
A drive circuit for a voltage-controlled self-extinguishing semiconductor device, comprising: means for applying an off direct-current power to a gate via a first off-gate resistor based on an off command. Has a main emitter terminal through which the main current flows and an auxiliary emitter terminal through which a small current proportional to the main current flows, and an inductance is connected between the main emitter terminal and the auxiliary emitter terminal. Means for switching the first gate resistance for ON to a second gate resistance for ON having a value greater than this resistance for at least a predetermined period by detecting the start of the rise of the current of the inductance; and The first gate resistance for turning off is detected for at least a predetermined period by detecting the start of the fall of the current of the inductance, and the second gate resistance for turning off having a value larger than this resistance is provided for at least a predetermined period. Driving circuit of the self-extinguishing type semiconductor element characterized in that a means for switching the sheet resistance.
【請求項2】オン指令に基づいてゲートへオン用直流電
源をオン用の第1のゲート抵抗を介して印加する手段、
オフ指令に基づいてゲートへオフ用直流電源をオフ用の
第1のゲート抵抗を介して印加する手段を備えた電圧制
御形の自己消弧形半導体素子の駆動回路において、 自己消弧形半導体素子が逆並列に転流ダイオードを持
ち、この自己消弧形半導体素子と転流ダイオードとの逆
並列回路が2つ直列に接続されて対になると共に、この
逆並列回路同士の直列の接続点が負荷に接続され、 前記転流ダイオードが主電流を流す主アノード端子と主
電流に比例した小さな電流を流す補助アノード端子とを
持って、この主アノード端子と補助アノード端子との間
にインピーダンスが接続され、 オン指令の入力後、対となる相手側の逆並列回路の転流
ダイオードの前記インピーダンスの電流の立下がり開始
を検出して前記オン用の第1のゲート抵抗を少なくとも
所定期間は、この抵抗より大きな値のオン用の第2のゲ
ート抵抗に切換える手段と、 オフ指令の入力後、同じく前記インピーダンスの電流の
立上がり開始を検出して前記オフ用の第1のゲート抵抗
を少なくとも所定期間は、この抵抗より大きな値のオフ
用の第2のゲート抵抗に切換える手段とを備えたことを
特徴とする自己消弧形半導体素子の駆動回路。
2. A means for applying a DC power source for ON to a gate through a first gate resistor for ON based on an ON command.
A drive circuit for a voltage-controlled self-extinguishing semiconductor device, comprising: means for applying an off direct-current power to a gate via a first off-gate resistor based on an off command. Has a commutation diode in anti-parallel, and two anti-parallel circuits of the self-extinguishing type semiconductor element and the commutation diode are connected in series to form a pair, and the series connection point of the anti-parallel circuits is The commutation diode is connected to a load, has a main anode terminal through which a main current flows, and an auxiliary anode terminal through which a small current proportional to the main current flows, and an impedance is connected between the main anode terminal and the auxiliary anode terminal. After the input of the ON command, the start of the fall of the current of the impedance of the commutating diode of the anti-parallel circuit of the mating partner is detected to reduce the first gate resistance for ON. Means for switching to a second gate resistance for turning on having a value larger than this resistance for a predetermined period; and after inputting an off command, detecting the start of rise of the current of the impedance and detecting the first gate for turning off. Means for switching the resistance to a second off-state gate resistance having a value greater than the resistance for at least a predetermined period of time.
【請求項3】請求項2に記載の自己消弧形半導体素子の
駆動回路において、 前記インピーダンスが抵抗又はインダクタンスからなる
ことを特徴とする自己消弧形半導体素子の駆動回路。
3. The circuit for driving a self-extinguishing semiconductor device according to claim 2, wherein said impedance comprises a resistance or an inductance.
【請求項4】請求項2に記載の自己消弧形半導体素子の
駆動回路において、 前記対の逆並列回路がインバータブリッジ回路の交流出
力1相分の上下アームを構成することを特徴とする自己
消弧形半導体素子の駆動回路。
4. The self-turn-off semiconductor device driving circuit according to claim 2, wherein said pair of anti-parallel circuits constitute upper and lower arms for one phase of an AC output of an inverter bridge circuit. Drive circuit for arc-extinguishing semiconductor devices.
【請求項5】請求項1ないし4の何れかに記載の自己消
弧形半導体素子の駆動回路において、前記オフ用直流電
源が省略され、この直流電源の端子間が短絡されたこと
を特徴とする自己消弧形半導体素子の駆動回路。
5. The driving circuit for a self-extinguishing semiconductor device according to claim 1, wherein the DC power supply for turning off is omitted, and terminals of the DC power supply are short-circuited. Circuit for driving self-extinguishing semiconductor devices.
JP18567696A 1996-07-16 1996-07-16 Driver circuit for self-extinguishing semiconductor device Expired - Lifetime JP3339311B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18567696A JP3339311B2 (en) 1996-07-16 1996-07-16 Driver circuit for self-extinguishing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18567696A JP3339311B2 (en) 1996-07-16 1996-07-16 Driver circuit for self-extinguishing semiconductor device

Publications (2)

Publication Number Publication Date
JPH1032976A JPH1032976A (en) 1998-02-03
JP3339311B2 true JP3339311B2 (en) 2002-10-28

Family

ID=16174926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18567696A Expired - Lifetime JP3339311B2 (en) 1996-07-16 1996-07-16 Driver circuit for self-extinguishing semiconductor device

Country Status (1)

Country Link
JP (1) JP3339311B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125002B2 (en) 2007-11-07 2012-02-28 Denso Corporation Semiconductor device and inverter circuit having the same
JP2016185010A (en) * 2015-03-26 2016-10-20 株式会社デンソー Drive control circuit of switching element

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3650264B2 (en) * 1998-05-11 2005-05-18 三菱電機株式会社 Semiconductor device drive circuit
SE516083C2 (en) * 1998-08-12 2001-11-12 Bombardier Transp Gmbh Device for controlling voltage-charge controlled power semiconductor elements
JP2010022190A (en) * 1999-08-10 2010-01-28 Fuji Electric Device Technology Co Ltd Gate driving device of voltage driving type semiconductor device
US6313664B1 (en) * 2000-03-20 2001-11-06 Motorola Inc. Load capacitance compensated buffer, apparatus and method thereof
JP2002369553A (en) * 2001-06-07 2002-12-20 Fuji Electric Co Ltd Gate drive circuit of semiconductor device for power
JP4023336B2 (en) * 2003-02-20 2007-12-19 株式会社日立製作所 Method and apparatus for driving semiconductor device
JP2005045590A (en) 2003-07-23 2005-02-17 Mitsubishi Electric Corp Semiconductor device
JP4713347B2 (en) * 2006-01-13 2011-06-29 株式会社日立製作所 Semiconductor device drive circuit
JP5186095B2 (en) 2006-10-02 2013-04-17 株式会社日立製作所 Gate drive circuit
JPWO2008155917A1 (en) 2007-06-19 2010-08-26 パナソニック株式会社 Switching element drive circuit
EP2164155B1 (en) 2007-07-03 2019-06-26 Mitsubishi Electric Corporation Electronic element driving circuit
DE102008045410B4 (en) 2007-09-05 2019-07-11 Denso Corporation Semiconductor device with IGBT with built-in diode and semiconductor device with DMOS with built-in diode
JP5542323B2 (en) * 2008-11-20 2014-07-09 東芝三菱電機産業システム株式会社 Gate circuit
JP5502312B2 (en) * 2008-11-27 2014-05-28 株式会社東芝 3-level inverter
JP5223758B2 (en) * 2009-04-06 2013-06-26 株式会社デンソー Driving circuit for power conversion circuit
JP5427633B2 (en) * 2010-02-09 2014-02-26 株式会社日立製作所 Gate drive device
JP5510339B2 (en) * 2011-01-06 2014-06-04 株式会社デンソー Load drive circuit
JP5938852B2 (en) 2011-05-25 2016-06-22 富士電機株式会社 Gate drive circuit of voltage controlled switching element
JP5736243B2 (en) * 2011-06-13 2015-06-17 本田技研工業株式会社 Power circuit
JP5541295B2 (en) * 2012-01-12 2014-07-09 株式会社デンソー Switching element drive circuit
JP5532062B2 (en) * 2012-02-13 2014-06-25 株式会社デンソー Drive device for reverse conducting switching element
DE102014114085B3 (en) * 2014-09-29 2015-12-03 Infineon Technologies Ag Control circuit for reverse conducting IGBTs
WO2017043297A1 (en) * 2015-09-11 2017-03-16 株式会社オートネットワーク技術研究所 Control device
CN105958802A (en) * 2016-05-10 2016-09-21 深圳市航天新源科技有限公司 High-power IGBT drive power supply circuit based on single power source
FR3059497A1 (en) * 2016-11-25 2018-06-01 Exagan METHOD AND CIRCUIT FOR CONTROLLING A SWITCHING DEVICE OF A POWER CIRCUIT
JP6935375B2 (en) * 2018-09-04 2021-09-15 株式会社東芝 Switching devices, power converters, controls and programs
US11404953B2 (en) 2018-12-11 2022-08-02 Mitsubishi Electric Corporation Drive circuit for power semiconductor element and power semiconductor module employing the same
JP7304322B2 (en) * 2020-07-31 2023-07-06 東芝三菱電機産業システム株式会社 power converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125002B2 (en) 2007-11-07 2012-02-28 Denso Corporation Semiconductor device and inverter circuit having the same
JP2016185010A (en) * 2015-03-26 2016-10-20 株式会社デンソー Drive control circuit of switching element

Also Published As

Publication number Publication date
JPH1032976A (en) 1998-02-03

Similar Documents

Publication Publication Date Title
JP3339311B2 (en) Driver circuit for self-extinguishing semiconductor device
JP4432215B2 (en) Semiconductor switching element gate drive circuit
JP6351736B2 (en) Short-circuit protection circuit for self-extinguishing semiconductor devices
JP2669117B2 (en) Drive circuit for voltage-driven semiconductor devices
US9954521B2 (en) Gate drive circuit for semiconductor switching devices
JP3447949B2 (en) Gate drive circuit and power converter for insulated gate semiconductor device
US20060044025A1 (en) Power transistor control device
JPH06291631A (en) Method and circuit for driving voltage driven element
JPH0947015A (en) Drive circuit for self-extinguishing semiconductor element
JP2000197371A (en) Inverter device
JPH0946201A (en) Driving method/device for insulating gate type semiconductor device
JP2007028711A (en) Gate driving circuit for semiconductor device
JP6582764B2 (en) Semiconductor device driving apparatus
JP4120329B2 (en) Voltage-driven semiconductor device gate drive device
WO2023062745A1 (en) Driving circuit for power semiconductor device, power semiconductor module, and power converter
JP2760590B2 (en) Drive circuit for voltage-driven elements
JP3379562B2 (en) Inverter device
JP4816198B2 (en) Inverter with through current control device
JP4321491B2 (en) Voltage-driven semiconductor device driving apparatus
JP4506276B2 (en) Drive circuit for self-extinguishing semiconductor device
JP5298557B2 (en) Voltage-driven semiconductor device gate drive device
JP3532377B2 (en) Gate drive circuit for voltage driven switch element
JP2002300016A (en) Gate drive means and gate drive circuit
JPH10337046A (en) Power conversion device
JP2000324801A (en) Drive circuit for voltage-controlled semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070816

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130816

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term