JP4432215B2 - Semiconductor switching element gate drive circuit - Google Patents
Semiconductor switching element gate drive circuit Download PDFInfo
- Publication number
- JP4432215B2 JP4432215B2 JP2000167415A JP2000167415A JP4432215B2 JP 4432215 B2 JP4432215 B2 JP 4432215B2 JP 2000167415 A JP2000167415 A JP 2000167415A JP 2000167415 A JP2000167415 A JP 2000167415A JP 4432215 B2 JP4432215 B2 JP 4432215B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- switching element
- semiconductor switching
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、IGBTやMOSFETなどのような絶縁ゲート型半導体スイッチング素子のためのゲート駆動回路に関する。
【0002】
【発明が解決しようとする課題】
図5には、交流電動機を可変速駆動するためのインバータ装置の基本的な回路構成例が示されている。この図5において、インバータ主回路1は、例えばIGBTよりなる合計6個の半導体スイッチング素子2a〜2fを三相ブリッジ接続して構成されるものであり、平滑コンデンサ3を通じて与えられる直流電源4の出力をスイッチングすることにより可変電圧・可変周波数の交流出力を発生して交流電動機5に供給する。これら半導体スイッチング素子2a〜2fは、ゲート制御回路6からのゲート制御信号により所定モードでオンオフ制御されるようになっており、また、各半導体スイッチング素子2a〜2fには、それぞれと並列に環流ダイオード7a〜7fが接続される。
【0003】
このような回路構成において、例えば図5中に矢印Aで示す方向に電流が流れている状態(半導体スイッチング素子2a、2dがオンされた状態)から、矢印Bで示す方向に電流を流す状態に切り換えるために、半導体スイッチング素子2a、2dをオフ状態に切り換えると共に、半導体スイッチング素子2b、2eをオン状態に切換えるときには、半導体スイッチング素子2b、2e及び環流ダイオード7a、7dに急激に電流が流れる現象が発生する。ところが、このように急激に流れる電流は、電流サージ及びノイズの発生やスイッチング損失の増大の原因になり、また、場合によっては半導体スイッチング素子或いは環流ダイオードの破壊や劣化の原因になる。
【0004】
一方、例えば特開平10−23743号公報には、IGBT素子のスイッチング時における電圧サージの抑制及びスイッチング損失の低減を図ることを目的として、IGBT素子にゲート電圧を与えるための駆動用電圧源を複数個(例えば2個)設けると共に、IGBT素子のターンオフ時において、それら駆動用電圧源を切換える切り換え手段を設ける構成とした半導体素子の駆動回路が開示されている。但し、この半導体素子の駆動回路は、半導体素子のターンオフ時にのみ機能する構成のものであるため、図5のような回路構成で発生する前述した問題点に対処することはできない。
【0005】
本発明は上記事情に鑑みてなされたものであり、その目的は、絶縁ゲート型半導体スイッチング素子のターンオン時における電流サージ及びノイズの発生を抑制しつつ、スイッチング損失を低減できると共に、その素子寿命を延ばすことが可能になる半導体スイッチング素子のゲート駆動回路を提供することにある。
【0006】
【課題を解決するための手段】
上記目的を達成するために請求項1に記載した手段を採用できる。この手段によれば、ゲート制御手段(23)が、ゲート制御タイミング信号に基づいてターンオン用スイッチング素子(18)及びターンオフ用スイッチング素子(20)を選択的にオンさせるようになり、ターンオン用スイッチング素子(18)がオンされたときには、直流電圧源(12)の第1の出力端子(12a)と絶縁ゲート型半導体スイッチング素子(11)のゲート電極との間がターンオン用ゲート抵抗(19)を介して接続された状態となり、当該半導体スイッチング素子(11)がゲート電極にオン電圧を受けてターンオンされる。また、ターンオフ用スイッチング素子(20)がオンされたときには、直流電圧源(12)の第2の出力端子(12b)と絶縁ゲート型半導体スイッチング素子(11)のゲート電極との間がターンオフ用ゲート抵抗(21)を介して接続された状態となり、当該半導体スイッチング素子(11)がゲート電極にオフ電圧を受けてターンオフされる。
【0007】
この場合、ゲート制御手段(23)は、特に、ターンオン用スイッチング素子(18)をオンさせるときには、電圧検出手段(22)が検出した絶縁ゲート型半導体スイッチング素子(11)のゲート電圧のレベルに応じて前記直流電圧源(12)の第1の出力端子(12a)から出力されるオン電圧のレベルを変更する制御を行うようになる。従って、例えば、絶縁ゲート型半導体スイッチング素子(11)をターンオンさせる過程で所定期間だけゲート電圧レベルを低い状態に切換えるという制御が可能になり、このような制御が行われた場合には、上記半導体スイッチング素子(11)のゲート容量に流れる充電電流が制限される。この結果、上記期間においては、半導体スイッチング素子(11)のゲート電圧の上昇が抑えられるため、その半導体スイッチング素子(11)に流れる負荷電流のdi/dt(つまり、立上がり速度)が緩やかになる。これにより、絶縁ゲート型半導体スイッチング素子(11)のターンオン時において負荷電流が急激に流れることがなくなるから、電流サージ及びノイズの発生を抑制しつつ、そのスイッチング損失を低減できると共に、当該半導体スイッチング素子(11)の寿命を延ばす上で有益となる。
【0008】
また、ゲート制御手段(23)は、ターンオン用スイッチング素子(18)をオンさせたときに、電圧検出手段(22)により検出される絶縁ゲート型半導体スイッチング素子(11)のゲート電圧のレベルが第1の設定値及び第2の設定値の間にある期間だけ、その半導体スイッチング素子(11)のゲート電極に供給されるオン電圧のレベルを一時的に低下させる制御を行うようになる。このため、上記期間において、絶縁ゲート型半導体スイッチング素子(11)のゲート電圧の上昇が抑えられるようになる。また、その半導体スイッチング素子(11)をターンオンさせるときにゲート電圧レベルを低い状態に切換える制御を、予め設定された期間だけ確実に行い得るようになる。
【0009】
また、絶縁ゲート型半導体スイッチング素子(11)のゲート電圧が第2の設定値に達したか否かの検出を、その半導体スイッチング素子(11)のターンオン過程においてゲート電圧若しくはゲート電圧変化率がミラー効果により一時的に低下した時点でのゲート電圧を検出することにより容易に行うことができる。
【0012】
請求項2記載の手段によれば、絶縁ゲート型半導体スイッチング素子(11)のゲート電極に供給するオン電圧のレベルを一時的に低下させる制御が、その半導体スイッチング素子(11)のゲート電圧がゲートしきい値電圧に上昇したとき、つまり半導体スイッチング素子(11)に負荷電流が流れ始めたときに始めて行われるから、その負荷電流が流れ始める時点を正確に捉えることができる。このため、絶縁ゲート型半導体スイッチング素子(11)のターンオン時において負荷電流が急激に流れる事態を確実に防止することが可能になる。
【0016】
請求項3及び4記載の各手段によれば、電圧切換用スイッチング素子(16、17)を制御することによって、第1の出力端子(12a)から出力されるオン電圧のレベルを容易に変更できるようになる。
【0017】
【発明の実施の形態】
(実施例)
以下、本発明の一実施例について図1ないし図3を参照しながら説明する。 全体の電気的構成を示す図1において、IGBT11は、ゲート電極に印加するゲート電圧によってコレクタ・エミッタ間の導通状態が制御される絶縁ゲート型半導体スイッチング素子であり、図ではゲート・コレクタ間容量Cgc及びゲート・エミッタ間容量Cgeを等価回路的に示している。
【0018】
直流電圧源12は、IGBT11をターンオンさせるための正極性のオン電圧及びターンオフさせるための負極性のオフ電圧を発生するためのもので、オン電圧出力用の第1の出力端子12aと、オフ電圧出力用の第2の出力端子12bとを有する。この場合、直流電圧源12は、第1の出力端子12aから出力するオン電圧のレベルを2段階に変更可能に構成されたもので、例えば図2に示すような回路構成とされている。
【0019】
即ち、図2において、直流電圧源12は、3個の電圧源13、14及び15と、一方のみが選択的にオンされる電圧切換用スイッチング素子16及び17とを備えており、少なくとも電圧源13及び14は、その出力電圧レベルが互いに異なった状態とされている。そして、それら電圧源13及び14は、各正極側端子が電圧切換用スイッチング素子16及び17を個別に介して第1の出力端子12aに接続され、各負極側端子がグランド端子に接続される。また、電圧源15は、負極側端子が第2の出力端子12bに接続され、正極側端子がグランド端子に接続される。尚、上記各スイッチング素子13及び15は、半導体スイッチング素子(FET、バイポーラトランジスタなど)により構成されるものである。
【0020】
このように構成された直流電圧源12にあっては、例えば、各電圧源13、14、15の端子間電圧をそれぞれV13、V14、V15(V13>V14)とした場合、第1の出力端子12aからは、電圧切換用スイッチング素子16及び17のオン状態に応じて正極性のオン電圧+V13及び+V14の何れか一方が出力され、第2の出力端子12bからは、負極性のオフ電圧−V15が出力されることになる。
【0021】
図1に翻って、直流電圧源12の第1の出力端子12aとIGBT11のゲート電極との間には、ターンオン用スイッチング素子18、ターンオン用ゲート抵抗19が直列に接続され、直流電圧源12の第2の出力端子12bとIGBT11のゲート電極との間には、ターンオフ用スイッチング素子20、ターンオフ用ゲート抵抗21が直列に接続される。尚、上記各スイッチング素子18及び20も、半導体スイッチング素子(FET、バイポーラトランジスタなど)により構成されるものである。また、ターンオン用ゲート抵抗19及びターンオフ用ゲート抵抗21は、これらを1つの抵抗で兼用することも可能である。
【0022】
ゲート電圧検出回路22(本発明でいう電圧検出手段に相当)は、IGBT11のゲート電圧を検出するために設けられており、その検出電圧を制御回路23(本発明でいうゲート制御手段に相当)に与える構成となっている。ゲート信号発生回路24は、IGBT11のオンオフ状態を制御するためのゲート制御タイミング信号を予め決められたモードで発生するものであり、そのゲート制御タイミング信号を制御回路23に与える構成となっている。
【0023】
制御回路23は、ゲート信号発生回路24からのゲートタイミング信号に基づいて前記ターンオン用スイッチング素子18及びターンオフ用スイッチング素子20を選択的にオンさせると共に、特にターンオン用スイッチング素子18をオンさせるときには、前記ゲート電圧検出回路22の検出電圧レベルに基づいて前記直流電圧源12内の電圧切換用スイッチング素子16及び17の何れか一方を選択的にオンさせることにより、直流電圧源12の第1の出力端子12aから出力されるオン電圧のレベルを変更する制御を行う構成となっている。
【0024】
以下においては、上記制御回路23による制御内容の具体例並びその制御に関連した作用について、図3の特性曲線も参照しながら説明する。尚、この図3は、IGBT11のゲート電圧Vge、コレクタ・エミッタ間電圧Vce、コレクタ電流Ic(負荷電流)の変化特性を概略的に示すものである。
【0025】
制御回路23は、ゲート信号発生回路24からのゲート制御タイミング信号がIGBT11のオンを指令するものであった場合には、ターンオン用スイッチング素子18をオンさせる。このとき、直流電圧源12内の電圧切換用スイッチング素子16は予めオンされている。このため、直流電圧源12の第1の出力端子12aから、電圧源13の端子電圧に対応したオン電圧(=+V13)が出力されるようになり、そのオン電圧が、IGBT11のゲート電極に対しターンオン用ゲート抵抗19を介して印加開始される(図3のタイミングt1)。このようなオン電圧の印加に応じてゲート電圧VgeがIGBT11のゲートしきい値電圧Vth以上になると(タイミングt2)、コレクタ電流Icが流れ始めると共に、コレクタエミッタ電圧Vceが低下し始めるようになる。
【0026】
この後、制御回路23は、ゲート電圧Vgeが予め設定された第1の設定値Vs1に達した時点(タイミングt3)をゲート電圧検出回路22による検出電圧に基づいて判断し、直流電圧源12内の電圧切換用スイッチング素子16をオフすると共に、電圧切換用スイッチング素子17をオンさせる。これにより、直流電圧源12の第1の出力端子12aから、電圧源14の端子電圧に対応したオン電圧(=+V14<+V13)が出力されるようになり、IGBT11のゲート電極に印加されるオン電圧のレベルが低下された状態に切換えられる。
【0027】
このようなオン電圧の切換後において、制御回路23は、ゲート電圧Vgeが予め設定された第2の設定値Vs2に達した時点(タイミングt4)をゲート電圧検出回路22による検出電圧に基づいて判断する。この場合、上記第2の設定値Vs2は、絶対的な値として設定することもできるが、IGBT11をターンオンさせるときにそのゲート電圧Vgeの変化率がミラー効果により一時的に低下した状態をゲート電圧検出回路22による検出電圧(IGBT11のゲート電圧)の微分値に基づいて検出し、このような検出状態となったときにゲート電圧Vgeが第2の設定値Vs2に達したものと判断する構成とすることもできる。
【0028】
そして、制御回路23は、ゲート電圧Vgeが第2の設定値Vs2に達したと判断したときには、直流電圧源12内の電圧切換用スイッチング素子16をオンした状態に復帰させ、その第1の出力端子12aから、電圧源13の端子電圧に対応したオン電圧(=V13)が出力されるように切換える。これにより、IGBT11のゲート電極に印加されるオン電圧のレベルが低下された状態から元の状態に復帰されるものであり、最終的にIGBT11が完全にターンオンされた状態(コレクタ・エミッタ間電圧Vceが実質的に零の状態)とされる。
【0029】
この後に、制御回路23にあっては、ゲート信号発生回路24からIGBT11のオフを指令するゲート制御タイミング信号が入力された場合に、ターンオン用スイッチング素子18に代えてターンオフ用スイッチング素子20をオンさせる。このため、直流電圧源12の第2の出力端子12aから、負極性のオフ電圧(=−V15)が出力されるようになり、そのオフ電圧が、IGBT11のゲート電極に対しターンオフ用ゲート抵抗21を介して印加開始される(図3のタイミングt5)。このようなオフ電圧の印加に応じて、IGBT11が最終的にターンオフされるようになる。
【0030】
要するに、上記した本実施例の構成によれば以下に述べるような効果を奏するものである。即ち、IGBT11をターンオンする際に、所定期間だけそのゲート電圧レベルを低い状態に切換えるという制御が行われるから、そのIGBT11のゲート・エミッタ間容量Cgeに流れる充電電流が制限される。この結果、上記のようにゲート電圧レベルが切換えられた期間においては、IGBT11のゲート電圧Vgeの上昇が抑えられるため、そのIGBT11に流れるコレクタ電流Ic(負荷電流)のdi/dt(つまり、立上がり速度)が緩やかになる。これにより、IGBT11のターンオン時においてコレクタ電流Icが急激に流れることがなくなるから、電流サージ及びノイズの発生を抑制しつつ、そのスイッチング損失を低減できると共に、IGBT11の破壊や劣化を防止できて、その寿命を延ばす上で有益となる。尚、IGBT11に付随して環流ダイオードが設けられる場合には、その環流ダイオードの破壊や劣化も防止できることになる。
【0031】
また、上記のようにIGBT11をターンオンさせるときに、そのゲート電圧Vgeのレベルを低い状態に切換える制御を、ゲート電圧検出回路22の検出電圧と予め設定された第1の設定値Vs1及び第2の設定値Vs2に基づいて行う構成となっているから、当該制御を所定期間だけ確実に行い得るようになる。この場合、第2の設定値VS2は、例えばIGBT11のターンオン過程においてゲート電圧Vgeの変化率がミラー効果により一時的に低下した時点でのゲート電圧Vgeに設定されているから、ゲート電圧Vgeが第2の設定値Vs2に達したか否かの検出を容易に行うことができる。
【0032】
IGBT11のゲートに印加するオン電圧を発生するための直流電圧源12は、オン電圧発生用の複数個の電圧源13、14と、これら電圧源13、14を選択的に有効化することにより第1の出力端子12aから出力されるオン電圧のレベルを切換える電圧切換用スイッチング素子16、17とを備えた構成とされているから、当該電圧切換用スイッチング素子16、17を制御することによって、当該オン電圧のレベルを容易に変更できるようになる。
【0033】
(参考例)
図4には本発明の参考例が示されており、以下これについて前記実施例と異なる部分のみ説明する。
即ち、この参考例では、前記実施例におけるゲート電圧検出回路22(図1参照)を省略すると共に、同実施例における制御回路23に代えて制御回路25(本発明でいうゲート制御手段に相当)を設ける構成としたものである。この制御回路25は、ゲート信号発生回路24からのゲートタイミング信号に基づいて前記ターンオン用スイッチング素子18及びターンオフ用スイッチング素子20を選択的にオンさせると共に、特にターンオン用スイッチング素子18をオンさせたときには、そのオン時点から所定時間が経過した後に直流電圧源12の第1の出力端子12aから出力されるオン電圧のレベルを所定期間だけ低下させる制御を行う構成となっている。
【0034】
このようにオン電圧のレベルを所定期間だけ低下させる制御は、直流電圧源12内の電圧切換用スイッチング素子16、17(図2参照)のオン状態を時系列的に切換えることにより行われるものである。具体的には、ターンオン用スイッチング素子18のオン時点において既にオンされている電圧切換用スイッチング素子16によってオン電圧+V13を出力し、その後に所定時間が経過した時点で電圧切換用スイッチング素子16に代えて電圧切換用スイッチング素子17をオンしてオン電圧+V14を出力し、さらに、その後に所定時間が経過したときに電圧切換用スイッチング素子16をオンした状態に復帰させてオン電圧+V13を出力した状態とするものである。
【0035】
このように構成した参考例によれば、オン電圧のレベル変更制御を時間制御のみで行う構成であるから、ゲート電圧検出回路22が不要になるなど、全体の回路構成の簡単化を実現できるようになる。
【0036】
(その他の実施の形態)
その他、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
【0038】
上記実施例において、第1の設定値Vs1を、IGBT11のゲートしきい値電圧Vthと等しい値に設定する構成としても良く、この構成によれば、IGBT11のゲート電極に供給するオン電圧のレベルを一時的に低下させる制御が、そのIGBT11のゲートしきい値電圧Vthに上昇したとき、つまりIGBT11に負荷電流(コレクタ電流Ic)が流れ始めたときに始めて行われるから、その負荷電流が流れ始める時点を正確に捉えることができるようになる。この結果、IGBT11のターンオン時において負荷電流が急激に流れる事態を確実に防止することが可能になる。
【0040】
直流電圧源12の構成は上記した実施例に限られるものではなく、例えば、複数個の電圧源の直並列状態を電圧切換用スイッチング素子により選択することによって、第1の出力端子12aから出力されるオン電圧のレベルを切換える構成としても良い。また、直流電圧源12の第2の出力端子12bから出力されるオフ電圧はグランド電位レベルのものであっても良く、この場合には直流電圧源12内の電圧源15を不要にできる。
IGBT以外の絶縁ゲート型半導体スイッチング素子(例えばMOSFET)の駆動回路にも適用できることは勿論である。
【図面の簡単な説明】
【図1】 本発明の一実施例を示す電気的構成図
【図2】要部の回路図
【図3】作用説明用の特性曲線図
【図4】 本発明の参考例を示す図1相当図
【図5】従来構成を説明するためのインバータ装置の回路構成図
【符号の説明】
11はIGBT(絶縁ゲート型半導体スイッチング素子)、12は直流電圧源、12aは第1の出力端子、12bは第2の出力端子、13〜15は電圧源、16、17は電圧切換用スイッチング素子、18はターンオン用スイッチング素子、19はターンオン用ゲート抵抗、20はターンオフ用スイッチング素子、21はターンオフ用ゲート抵抗、22はゲート電圧検出回路(電圧検出手段)、23、25は制御回路(ゲート制御手段)を示す。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gate driving circuit for an insulated gate semiconductor switching element such as an IGBT or a MOSFET.
[0002]
[Problems to be solved by the invention]
FIG. 5 shows a basic circuit configuration example of an inverter device for variable speed driving of an AC motor. In FIG. 5, the inverter main circuit 1 is configured by connecting a total of six semiconductor switching elements 2 a to 2 f made of IGBT, for example, in a three-phase bridge, and the output of the
[0003]
In such a circuit configuration, for example, from a state in which a current flows in the direction indicated by an arrow A in FIG. 5 (a state in which the
[0004]
On the other hand, for example, Japanese Patent Laid-Open No. 10-23743 discloses a plurality of driving voltage sources for applying a gate voltage to an IGBT element for the purpose of suppressing a voltage surge at the time of switching of the IGBT element and reducing a switching loss. There is disclosed a drive circuit for a semiconductor element, which is provided with a switching means for switching the driving voltage source when the IGBT element is turned off. However, since the drive circuit of the semiconductor element has a configuration that functions only when the semiconductor element is turned off, the above-described problems occurring in the circuit configuration as shown in FIG. 5 cannot be dealt with.
[0005]
The present invention has been made in view of the above circumstances, and an object of the present invention is to reduce the switching loss and suppress the device life while suppressing the occurrence of current surge and noise at the turn-on of the insulated gate semiconductor switching device. It is an object to provide a gate drive circuit for a semiconductor switching element that can be extended.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, the means described in claim 1 can be employed. According to this means, the gate control means (23) selectively turns on the turn-on switching element (18) and the turn-off switching element (20) based on the gate control timing signal. When (18) is turned on, the first output terminal (12a) of the DC voltage source (12) and the gate electrode of the insulated gate semiconductor switching element (11) are connected via the turn-on gate resistor (19). The semiconductor switching element (11) is turned on when the gate electrode receives an on-voltage. Further, when the turn-off switching element (20) is turned on, the turn-off gate is between the second output terminal (12b) of the DC voltage source (12) and the gate electrode of the insulated gate semiconductor switching element (11). The semiconductor switching element (11) is turned off by receiving the off voltage at the gate electrode.
[0007]
In this case, the gate control means (23) particularly depends on the level of the gate voltage of the insulated gate semiconductor switching element (11) detected by the voltage detection means (22) when turning on the turn-on switching element (18). Thus, control for changing the level of the on-voltage output from the first output terminal (12a) of the DC voltage source (12) is performed. Therefore, for example, in the process of turning on the insulated gate semiconductor switching element (11), it is possible to control to switch the gate voltage level to a low state for a predetermined period. When such control is performed, the above semiconductor The charging current flowing through the gate capacitance of the switching element (11) is limited. As a result, during the period, since the increase in the gate voltage of the semiconductor switching element (11) is suppressed, the di / dt (that is, the rising speed) of the load current flowing through the semiconductor switching element (11) becomes gentle. Thus, since the load current does not flow suddenly when the insulated gate semiconductor switching element (11) is turned on, the switching loss can be reduced while suppressing the generation of current surge and noise, and the semiconductor switching element. This is useful in extending the life of (11).
[0008]
The gate control means (23) is configured such that when the turn-on switching element (18) is turned on, the level of the gate voltage of the insulated gate semiconductor switching element (11) detected by the voltage detection means (22) is the first level. Control is performed to temporarily lower the level of the on-voltage supplied to the gate electrode of the semiconductor switching element (11) only during a period between the set value of 1 and the second set value. For this reason, in the said period, the raise of the gate voltage of the insulated gate semiconductor switching element (11) can be suppressed. Further, the control for switching the gate voltage level to a low state when the semiconductor switching element (11) is turned on can be reliably performed only for a preset period.
[0009]
Further , the detection of whether or not the gate voltage of the insulated gate semiconductor switching element (11) has reached the second set value is based on the mirror of the gate voltage or the gate voltage change rate during the turn-on process of the semiconductor switching element (11). This can be easily performed by detecting the gate voltage at the time when the voltage temporarily decreases due to the effect.
[0012]
According to the means of
[0016]
According to each means of
[0017]
DETAILED DESCRIPTION OF THE INVENTION
(Implementation example)
An embodiment of the present invention will be described below with reference to FIGS. In FIG. 1 showing the overall electrical configuration, the
[0018]
The
[0019]
That is, in FIG. 2, the
[0020]
In the
[0021]
Referring to FIG. 1, a turn-on switching
[0022]
The gate voltage detection circuit 22 (corresponding to voltage detection means in the present invention) is provided for detecting the gate voltage of the
[0023]
The
[0024]
Hereinafter, specific examples of the contents of control by the
[0025]
The
[0026]
Thereafter, the
[0027]
After such switching of the on-voltage, the
[0028]
When the
[0029]
Thereafter, the
[0030]
In short, according to the configuration of the above-described embodiment, the following effects can be obtained. That is, when the
[0031]
Further, when the
[0032]
A
[0033]
( Reference example )
The Figure 4 there is shown a exemplary embodiment of the present invention. Only the differences from the previous you施例about this below.
That is, in this reference example, the gate voltage detection circuit 22 (see FIG. 1) in the above embodiment is omitted, and the control circuit 25 (corresponding to the gate control means in the present invention) is used instead of the
[0034]
Control for reducing the level of the on-voltage for a predetermined period in this way is performed by switching the on-state of the voltage
[0035]
By the reference example thus constructed lever, since it is configured to perform a level change control of the on-voltage-time control only, a gate voltage detecting circuit 22 is not necessary, can be achieved simplification of the entire circuit arrangement It becomes like this.
[0036]
(Other embodiments)
In addition, the present invention is not limited to the actual施例described above, but can be modified as follows or extended.
[0038]
In the above embodiment, the first set value Vs1 may be set to a value equal to the gate threshold voltage Vth of the
[0040]
The configuration of the
Of course, the present invention can be applied to a drive circuit of an insulated gate semiconductor switching element (for example, MOSFET) other than the IGBT.
[Brief description of the drawings]
Corresponding Figure 1 shows a reference example of FIG. 1 is a circuit diagram Figure 3 characteristic diagram for explaining working of the electrical diagram [2] a main part showing an embodiment of the present invention [4] The present invention FIG. 5 is a circuit configuration diagram of an inverter device for explaining a conventional configuration.
11 is an IGBT (insulated gate type semiconductor switching element), 12 is a DC voltage source, 12a is a first output terminal, 12b is a second output terminal, 13 to 15 are voltage sources, and 16 and 17 are switching elements for voltage switching. , 18 is a turn-on switching element, 19 is a turn-on gate resistance, 20 is a turn-off switching element, 21 is a turn-off gate resistance, 22 is a gate voltage detection circuit (voltage detection means), and 23 and 25 are control circuits (gate control) Means).
Claims (4)
前記絶縁ゲート型半導体スイッチング素子(11)をターンオンさせるときにオンされるターンオン用スイッチング素子(18)と、
前記絶縁ゲート型半導体スイッチング素子(11)をターンオフさせるときにオンされるターンオフ用スイッチング素子(20)と、
前記絶縁ゲート型半導体スイッチング素子(11)のゲート電極にオン電圧を供給するための第1の出力端子(12a)及び当該ゲート電極にオフ電圧を供給するための第2の出力端子(12b)を有し、少なくとも第1の出力端子(12a)から出力されるオン電圧のレベルを変更可能に構成された直流電圧源(12)と、
前記ターンオン用スイッチング素子(18)がオンされた状態で前記直流電圧源(12)の第1の出力端子(12a)と前記絶縁ゲート型半導体スイッチング素子(11)のゲート電極との間に接続された状態となるターンオン用ゲート抵抗(19)と、
前記ターンオフ用スイッチング素子(20)がオンされた状態で前記直流電圧源(12)の第2の出力端子(12b)と前記絶縁ゲート型半導体スイッチング素子(11)のゲート電極との間に接続された状態となるターンオフ用ゲート抵抗(21)と、
前記絶縁ゲート型半導体スイッチング素子(11)のゲート電圧を検出する電圧検出手段(22)と、
ゲート制御タイミング信号に基づいて前記ターンオン用スイッチング素子(18)及びターンオフ用スイッチング素子(20)を選択的にオンさせるように設けられ、ターンオン用スイッチング素子(18)をオンさせるときには前記電圧検出手段(22)の検出電圧レベルに応じて前記直流電圧源(12)の第1の出力端子(12a)から出力されるオン電圧のレベルを変更する制御を行うゲート制御手段(23)とを備え、
前記ゲート制御手段(23)は、前記ターンオン用スイッチング素子(18)をオンさせた状態では、前記電圧検出手段(22)が検出するゲート電圧が第1の設定値とこれより高い値の第2の設定値との間にある期間に、前記直流電圧源(12)の第1の出力端子(12a)から出力されるオン電圧のレベルを一時的に低下させる制御を行い、
前記電圧検出手段(22)は、前記絶縁ゲート型半導体スイッチング素子(11)のゲート電圧変化率がミラー効果により一時的に低下する状態を、そのゲート電圧の微分値に基づいて検出可能に構成され、
前記第2の設定値は、前記電圧検出手段(22)が前記ゲート電圧変化率の一時的な低下を検出した時点でのゲート電圧に設定されることを特徴とする半導体スイッチング素子のゲート駆動回路。In a gate drive circuit for an insulated gate semiconductor switching element (11),
A turn-on switching element (18) that is turned on when the insulated gate semiconductor switching element (11) is turned on;
A turn-off switching element (20) that is turned on when the insulated gate semiconductor switching element (11) is turned off;
A first output terminal (12a) for supplying an on voltage to the gate electrode of the insulated gate semiconductor switching element (11) and a second output terminal (12b) for supplying an off voltage to the gate electrode A DC voltage source (12) configured to change at least the level of the on-voltage output from the first output terminal (12a);
With the turn-on switching element (18) turned on, it is connected between the first output terminal (12a) of the DC voltage source (12) and the gate electrode of the insulated gate semiconductor switching element (11). A turn-on gate resistor (19),
With the turn-off switching element (20) turned on, it is connected between the second output terminal (12b) of the DC voltage source (12) and the gate electrode of the insulated gate semiconductor switching element (11). A turn-off gate resistor (21) that becomes
Voltage detection means (22) for detecting a gate voltage of the insulated gate semiconductor switching element (11);
The turn-on switching element (18) and the turn-off switching element (20) are selectively turned on based on a gate control timing signal. When the turn-on switching element (18) is turned on, the voltage detecting means ( 22) gate control means (23) for performing control to change the level of the ON voltage output from the first output terminal (12a) of the DC voltage source (12) according to the detected voltage level of 22) ,
In the state where the turn-on switching element (18) is turned on, the gate control means (23) has a gate voltage detected by the voltage detection means (22) having a first set value and a second value higher than the first set value. In a period between the set value and the DC voltage source (12), the on-voltage level output from the first output terminal (12a) is temporarily reduced.
The voltage detection means (22) is configured to be able to detect a state in which the rate of change in the gate voltage of the insulated gate semiconductor switching element (11) temporarily decreases due to the mirror effect based on the differential value of the gate voltage. ,
The gate setting circuit of the semiconductor switching element, wherein the second set value is set to a gate voltage at the time when the voltage detecting means (22) detects a temporary decrease in the gate voltage change rate. .
前記第1の設定値は、前記絶縁ゲート型半導体スイッチング素子(11)のゲートしきい値電圧と等しく設定されることを特徴とする半導体スイッチング素子のゲート駆動回路。In the gate drive circuit of the semiconductor switching element according to claim 1,
The gate drive circuit for a semiconductor switching element, wherein the first set value is set equal to a gate threshold voltage of the insulated gate semiconductor switching element (11) .
前記オン電圧発生用の複数個の電圧源(13、14)と、
これらの電圧源(13、14)を選択的に有効化することにより前記第1の出力端子(12a)から出力されるオン電圧のレベルを切換える電圧切換用スイッチング素子(16、17)とを備えたものであることを特徴とする請求項1または2記載の半導体スイッチング素子のゲート駆動回路。 The DC voltage source (12)
A plurality of voltage sources (13, 14) for generating the on-voltage;
And a voltage switching switching element (16, 17) for switching the level of the ON voltage output from the first output terminal (12a) by selectively enabling these voltage sources (13, 14). the gate drive circuit of the semiconductor switching element according to claim 1, wherein a is as hereinbefore.
前記オン電圧発生用の複数個の電圧源(13、14)は互いに出力電圧レベルが異なる状態とされ、
前記電圧切換用スイッチング素子(16、17)は、前記複数個の電圧源(13、14)のうちの一つを前記第1の出力端子(12a)に接続することにより前記オン電圧のレベルを切換えることを特徴とする半導体スイッチング素子のゲート駆動回路。In the gate drive circuit of the semiconductor switching element according to claim 3,
The plurality of voltage sources (13, 14) for generating the on-voltage are in a state where output voltage levels are different from each other.
The voltage switching switching element (16, 17) is configured to adjust the level of the on-voltage by connecting one of the plurality of voltage sources (13, 14) to the first output terminal (12a). the gate drive circuit of the semiconductor switching device characterized by switching.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000167415A JP4432215B2 (en) | 2000-06-05 | 2000-06-05 | Semiconductor switching element gate drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000167415A JP4432215B2 (en) | 2000-06-05 | 2000-06-05 | Semiconductor switching element gate drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001352748A JP2001352748A (en) | 2001-12-21 |
JP4432215B2 true JP4432215B2 (en) | 2010-03-17 |
Family
ID=18670572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000167415A Expired - Fee Related JP4432215B2 (en) | 2000-06-05 | 2000-06-05 | Semiconductor switching element gate drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4432215B2 (en) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3617433B2 (en) * | 2000-09-05 | 2005-02-02 | 株式会社デンソー | Driving circuit |
US7161342B2 (en) | 2002-10-25 | 2007-01-09 | Marvell World Trade Ltd. | Low loss DC/DC converter |
KR100927013B1 (en) * | 2002-11-22 | 2009-11-16 | 엘지디스플레이 주식회사 | LCD and its driving method |
JP2004228768A (en) * | 2003-01-21 | 2004-08-12 | Toshiba Corp | Gate driving circuit |
JP4023336B2 (en) * | 2003-02-20 | 2007-12-19 | 株式会社日立製作所 | Method and apparatus for driving semiconductor device |
JP4161737B2 (en) * | 2003-02-20 | 2008-10-08 | 株式会社日立製作所 | Method and apparatus for driving semiconductor device |
JP4323266B2 (en) | 2003-09-09 | 2009-09-02 | 三菱電機株式会社 | Semiconductor drive circuit |
US7190152B2 (en) | 2004-07-13 | 2007-03-13 | Marvell World Trade Ltd. | Closed-loop digital control system for a DC/DC converter |
JP4619812B2 (en) * | 2005-02-16 | 2011-01-26 | 株式会社東芝 | Gate drive circuit |
JP4842603B2 (en) * | 2005-09-22 | 2011-12-21 | 日立オートモティブシステムズ株式会社 | Inverter device and inverter control device |
GB2432732A (en) * | 2005-11-24 | 2007-05-30 | Bombardier Transp Gmbh | Operating a converter using voltage measurement |
JP2008029059A (en) * | 2006-07-18 | 2008-02-07 | Mitsubishi Electric Corp | Drive circuit of semiconductor device |
JP5186095B2 (en) * | 2006-10-02 | 2013-04-17 | 株式会社日立製作所 | Gate drive circuit |
JP2008306618A (en) * | 2007-06-11 | 2008-12-18 | Nissan Motor Co Ltd | Drive circuit for driving voltage driven element |
WO2008155917A1 (en) * | 2007-06-19 | 2008-12-24 | Panasonic Corporation | Switching element driving circuit |
JP2009071956A (en) * | 2007-09-12 | 2009-04-02 | Mitsubishi Electric Corp | Gate drive circuit |
JP5422909B2 (en) * | 2008-04-15 | 2014-02-19 | 日産自動車株式会社 | Power converter |
JP5065986B2 (en) * | 2008-05-12 | 2012-11-07 | 日立オートモティブシステムズ株式会社 | Semiconductor device driving apparatus and driving method thereof |
JP5163436B2 (en) * | 2008-11-12 | 2013-03-13 | トヨタ自動車株式会社 | Semiconductor drive device |
JP5129208B2 (en) * | 2009-07-28 | 2013-01-30 | Tdkラムダ株式会社 | Switching power supply |
JP5029678B2 (en) * | 2009-12-07 | 2012-09-19 | 株式会社デンソー | Driving device for switching element |
JP5505167B2 (en) * | 2010-07-27 | 2014-05-28 | 株式会社デンソー | Semiconductor switching element drive circuit |
JP5056955B2 (en) * | 2010-07-30 | 2012-10-24 | トヨタ自動車株式会社 | Driving device for driving voltage-driven element |
JP5533689B2 (en) * | 2011-01-18 | 2014-06-25 | 株式会社デンソー | Overcurrent protection device |
JP5263317B2 (en) * | 2011-02-15 | 2013-08-14 | 株式会社デンソー | Semiconductor switching element drive circuit |
JP5344056B2 (en) | 2011-03-28 | 2013-11-20 | 株式会社デンソー | Switching element drive circuit |
JP5787704B2 (en) * | 2011-10-11 | 2015-09-30 | 日立オートモティブシステムズ株式会社 | Motor drive control device |
JP5545308B2 (en) | 2012-02-28 | 2014-07-09 | 株式会社豊田中央研究所 | Driving circuit |
JP6234131B2 (en) * | 2013-09-19 | 2017-11-22 | 三菱電機株式会社 | Power module |
JP2015171226A (en) | 2014-03-06 | 2015-09-28 | 三菱電機株式会社 | inverter device and air conditioner |
WO2019130577A1 (en) * | 2017-12-28 | 2019-07-04 | 新電元工業株式会社 | Semiconductor switch control circuit and switching power supply device |
JP7004582B2 (en) | 2018-01-23 | 2022-02-04 | 三菱電機株式会社 | Drive device for semiconductor devices |
JP6969480B2 (en) * | 2018-04-03 | 2021-11-24 | 株式会社デンソー | Power converter |
JPWO2023203710A1 (en) * | 2022-04-21 | 2023-10-26 | ||
WO2024154283A1 (en) * | 2023-01-19 | 2024-07-25 | サンケン電気株式会社 | Gate drive circuit and semiconductor device |
-
2000
- 2000-06-05 JP JP2000167415A patent/JP4432215B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001352748A (en) | 2001-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
JP3339311B2 (en) | Driver circuit for self-extinguishing semiconductor device | |
JP4144541B2 (en) | Driver circuit for voltage-driven semiconductor device | |
JP3666843B2 (en) | Gate circuit of insulated gate semiconductor device | |
JP3614519B2 (en) | Method and apparatus for driving insulated gate semiconductor device | |
JP2669117B2 (en) | Drive circuit for voltage-driven semiconductor devices | |
JP4770304B2 (en) | Semiconductor device gate drive circuit | |
JP4915158B2 (en) | Driving device for switching element for electric power | |
JP3447949B2 (en) | Gate drive circuit and power converter for insulated gate semiconductor device | |
JPH06291631A (en) | Method and circuit for driving voltage driven element | |
JP6582764B2 (en) | Semiconductor device driving apparatus | |
JP5993749B2 (en) | Gate drive circuit of semiconductor device and power conversion device using the same | |
JP4120329B2 (en) | Voltage-driven semiconductor device gate drive device | |
JPH0947015A (en) | Drive circuit for self-extinguishing semiconductor element | |
JP4161737B2 (en) | Method and apparatus for driving semiconductor device | |
JP3379562B2 (en) | Inverter device | |
JP4321491B2 (en) | Voltage-driven semiconductor device driving apparatus | |
CN111869068B (en) | Switching device and control method for switching device | |
JP3568848B2 (en) | Gate circuit of insulated gate semiconductor device | |
JP3532377B2 (en) | Gate drive circuit for voltage driven switch element | |
JP5298557B2 (en) | Voltage-driven semiconductor device gate drive device | |
JP4506276B2 (en) | Drive circuit for self-extinguishing semiconductor device | |
JP2002300016A (en) | Gate drive means and gate drive circuit | |
JPH05218836A (en) | Driving circuit for insulated gate element | |
KR100807541B1 (en) | Gate drive circuit for a power semiconductor switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |