JP5427633B2 - Gate drive device - Google Patents
Gate drive device Download PDFInfo
- Publication number
- JP5427633B2 JP5427633B2 JP2010026053A JP2010026053A JP5427633B2 JP 5427633 B2 JP5427633 B2 JP 5427633B2 JP 2010026053 A JP2010026053 A JP 2010026053A JP 2010026053 A JP2010026053 A JP 2010026053A JP 5427633 B2 JP5427633 B2 JP 5427633B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- diode
- voltage
- switching element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
本発明は、インバータ,コンバータといった電力変換器システムのゲート制御方式にかかり、特に前記回路システムの高信頼化に関する。 The present invention relates to a gate control system of a power converter system such as an inverter and a converter, and particularly relates to high reliability of the circuit system.
電力変換器は、インバータ回路や昇圧および降圧回路をはじめとして、スイッチとダイオードなどからなる電気回路で構成されている。 The power converter includes an inverter circuit, a step-up and step-down circuit, and an electric circuit including a switch and a diode.
インバータやコンバータをはじめとする電力変換器は、直流や交流の電力変換や、交流の周波数変換などを行うために用いられており、昇降圧用のスイッチング電源から、大容量のモータ駆動システムや、送電,変電などといった電力システムなど様々な用途で使われている。 Power converters such as inverters and converters are used to perform DC and AC power conversion and AC frequency conversion. From a switching power supply for step-up / step-down, large-capacity motor drive systems and power transmission It is used in various applications such as power systems such as substations.
上記システムに用いられる変換器用素子としては、大容量の用途においては、損失低減の観点から、高耐圧のトランジスタやダイオードなどのパワー半導体素子が使われている。 As a converter element used in the above system, a high-voltage power semiconductor element such as a transistor or a diode is used in a large-capacity application from the viewpoint of reducing loss.
変換器の効率向上のため、パワー半導体には低損失化が求められるのと同時に、パワー半導体を使ったインバータでは、スイッチング損失の低減と同時にEMI(electro-magnetic interference)ノイズの低減といった高信頼化が求められている。パワートランジスタのターンオン時に生じる損失と、EMIノイズの低減を両立する方法として、ターンオン時のトランジスタの電流変化率を逐次検知してゲート抵抗を切り替えるという方式や、コレクタ電流によって電流指令値に基づいて、スイッチング速度を切り替える方式がある。 In order to improve the efficiency of converters, power semiconductors are required to have low loss. At the same time, in inverters using power semiconductors, high reliability is achieved by reducing switching loss as well as EMI (electro-magnetic interference) noise. Is required. Based on the current command value based on the collector current and the method of switching the gate resistance by sequentially detecting the current change rate of the transistor at the time of turn-on as a method to achieve both the loss generated when the power transistor is turned on and the reduction of EMI noise, There is a method for switching the switching speed.
電力変換器を休止状態から再投入するときなどのパワー半導体が低温で動作する状態での使用や、電力変換器の負荷が大きくなったときなどのパワー半導体の温度が上昇した状態での使用など、通常動作の温度領域からはずれた場合にターンオン時のノイズが発生することがある。 Use when the power semiconductor is operating at a low temperature, such as when the power converter is turned on again from hibernation, or when the temperature of the power semiconductor is increased, such as when the load on the power converter increases. When the temperature is out of the normal operating temperature range, noise at turn-on may occur.
パワートランジスタの動作自体が原因でノイズが発生することもあるが、ダイオードの動作条件によっては、ダイオードの電流振動や電圧振動現象によって、スイッチング損失やEMIノイズが増大することがある。特に高圧のダイオードの場合、ダイオード逆バイアス時のリカバリ動作時の温度特性や通流時の電流値によって、出力電圧または出力電流が大きく振動し、ノイズ源となっていることがある。またPWMパルス制御をインバータ回路で使用するときには、ダイオードの通流時間が極端に短くなってしまい、通流電流が小さい条件での発振現象が起こることがある。 Although noise may occur due to the operation of the power transistor itself, depending on the operating conditions of the diode, switching loss and EMI noise may increase due to current oscillation and voltage oscillation of the diode. In particular, in the case of a high-voltage diode, the output voltage or output current may vibrate greatly and become a noise source depending on the temperature characteristics during the recovery operation at the time of diode reverse bias and the current value at the time of current flow. Also, when PWM pulse control is used in an inverter circuit, the diode conduction time becomes extremely short, and an oscillation phenomenon may occur under conditions where the conduction current is small.
上述した高圧ダイオードの課題を解決する方法として、制御パルス生成時のパルス幅と、所定のパルス幅しきい値を比較および、デバイス温度推定情報と所定の温度しきい値を比較して、EMIが大きくなる動作条件にあわせて、ゲート抵抗を切り替える。 As a method for solving the above-mentioned problem of the high voltage diode, the pulse width at the time of generating the control pulse is compared with a predetermined pulse width threshold value, and the device temperature estimation information is compared with the predetermined temperature threshold value. The gate resistance is switched according to the operating conditions that increase.
または、パワー半導体に使われているダイオードの発振現象がおきる温度での動作時や、通流時間が短い制御パルスを生成時にあわせて、対アームのスイッチング素子の駆動条件を緩やかにする。 Alternatively, the driving condition of the switching element for the arm is made gentler when operating at a temperature at which the oscillation phenomenon of the diode used in the power semiconductor occurs or when generating a control pulse with a short conduction time.
本発明によると、ダイオードの電流変化率や電圧変化率を低減するように駆動することができ、ダイオードが原因のEMIノイズを低減することができる。またダイオードのEMIノイズが発生する条件にあてはまらないときには、スイッチング素子の駆動条件となるゲートインピーダンスを小さくするなどして、高速駆動することによって損失の低減ができる。以上本発明によって、パワー半導体のEMIノイズ低減と、損失低減の2つの効果を両立することができる。また論理部のパルス生成時のロジックを簡略化することが可能となる。 According to the present invention, the diode can be driven to reduce the current change rate and the voltage change rate, and EMI noise caused by the diode can be reduced. Further, when the EMI noise of the diode is not satisfied, the loss can be reduced by driving the switching element at a high speed by reducing the gate impedance which is a driving condition of the switching element. As described above, the present invention can achieve both the effects of reducing the EMI noise and the loss of the power semiconductor. Further, it is possible to simplify the logic at the time of pulse generation in the logic unit.
以下、図面を参照して本発明の実施例を説明する。 Embodiments of the present invention will be described below with reference to the drawings.
本発明に基づく第1の実施形態における変換器回路の構成について、図1を参照しながら説明する。図1は、本発明の変換器回路構成として、変換器回路におけるスイッチング素子1とダイオード2とからなるパワー半導体と、ゲート駆動回路とパルス生成部5を備えるゲート駆動部を有する基本回路である。図1において、1はスイッチング素子、2はダイオード、3は可変ゲート抵抗、4はゲート駆動回路、5はパルス生成部、6はパワー半導体温度推定手段、7はゲイン変更信号生成部、8は第1のアンド回路、9は第1のパルス幅検知回路を、101に組み合わせダイオードを表している。
The configuration of the converter circuit according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1 shows a basic circuit having a power semiconductor composed of a switching element 1 and a
本実施例の回路について図1を用いて説明する。 The circuit of this embodiment will be described with reference to FIG.
半導体のスイッチング素子を組み合わせた変換器回路は、電力を制御するためのスイッチング素子1や、ダイオード2からなるパワー半導体で構成されている。また、変換器回路では、スイッチング素子1をオンオフ制御するために、スイッチング素子1のゲートを駆動するゲート駆動回路4を備え、マイコンやCPUなどからなる制御論理部からの出力により、変換器回路で必要な電流や電圧を制御するためのパルスを生成するパルス生成部5が備えられている。近年では変換器用のスイッチング素子の多くには絶縁ゲート型のバイポーラトランジスタ(以下IGBTと略す)が使われており、本実施例では図1のスイッチング素子1としてIGBTを用いた変換器の回路図を説明する。またIGBTをつかった電力変換器の基本構成として、制御論理部からの信号を増幅するために、4で示したゲート駆動回路が使われている。
A converter circuit in which semiconductor switching elements are combined is composed of a power semiconductor including a switching element 1 for controlling electric power and a
IGBTのコレクタ端子とエミッタ端子には電源または他のパワー半導体や、受動素子や、負荷が取り付けられており、パルス生成部5から出力される信号によってスイッチング素子1のオン,オフ動作が決まる。スイッチング素子1のゲート電圧を制御して、コレクターエミッタ間の電圧や、コレクタ電流を変化させている。
A power source or other power semiconductor, a passive element, or a load is attached to the collector terminal and the emitter terminal of the IGBT, and the ON / OFF operation of the switching element 1 is determined by a signal output from the
直流から交流への変換器(インバータ)回路の場合、IGBTのコレクタまたはエミッタ端子には直列に組み合わせダイオード101が接続されるため、この組み合わせダイオード101が逆回復動作(リカバリ動作)を伴い、IGBTに流れるコレクタ電流は瞬間的にピークを持つ波形となる。この組み合わせダイオード101の温度特性が問題となる。そこで、本実施例ではサーミスタや熱電対などといったパワー半導体温度推定手段6から出力されるパワー半導体の推定温度情報を、ゲイン変更信号生成部7で所定の温度しきい値と比較して、出力し、第1のアンド回路8に入力する。ここで、パワー半導体温度推定手段6は、スイッチング素子1とダイオード2の少なくともいずれかの温度を推定することが可能である。また第1のパルス幅検知回路9で検知したパルス幅から算出される電流推定値を第1のアンド回路8へ出力し、所定のパルス幅しきい値と比較して、第1のアンド回路8に入力する。7と9からの信号を比較することで、組み合わせダイオードのノイズの影響が大きくなる条件を検知する。前記第1のアンド回路8の出力をもとにして、可変ゲート抵抗3の抵抗を大きい値に切り替える。
In the case of a DC-to-AC converter (inverter) circuit, a
このようにゲート駆動のインピーダンスをダイオードのEMIが発生する条件で切り替えることによって、電流や電流変化率のフィードバックをせずに、上記発明の効果を実現することができる。 By switching the gate drive impedance in such a manner that the EMI of the diode occurs, the effects of the present invention can be realized without feedback of the current and the current change rate.
本発明に基づく第2の実施形態における変換器回路の構成について、図を参照しながら説明する。図2は、ゲートインピーダンスを変更する信号をゲート電圧の変化に合わせて送信し、ターンオン時に過渡的に切り替えるゲート駆動方式の一例である。ゲイン変更信号生成部7は、あらかじめダイオードのEMIが発生するパルスの判定条件を保有しており、パルス生成部5からパルス信号を受信して、パワー半導体温度推定手段6から受信した温度情報と比較して、ゲートインピーダンスを変更するゲイン変更信号を生成する。この前記ゲイン変更信号生成部7の出力と、ゲート電圧とを第1の比較器10を使って、可変ゲート抵抗3の抵抗を大きな値に変化させることで、スイッチング素子1であるIGBTがオンしている瞬間にコレクタまたはエミッタの電圧振動や、電流振動がダイオード2によって生じた場合、スイッチング素子1であるIGBTのコレクタ電流の変化を検知し、IGBTのスイッチのタイミングを見ながら、ダイオードのノイズが発生する瞬間にあわせて、IGBTの電流変化率や電圧変化率を変更することが可能な回路方式を提供することができる。
The configuration of the converter circuit according to the second embodiment of the present invention will be described with reference to the drawings. FIG. 2 shows an example of a gate driving method in which a signal for changing the gate impedance is transmitted in accordance with the change in the gate voltage and is switched transiently at the turn-on time. The gain change
本発明に基づく第3の実施形態における変換器回路の方式について、図3を用いて説明する。図3は実施例2で示したゲート駆動方式のゲート駆動回路4とパルス生成部5の間に遅延回路11を追加したものである。遅延回路11以外の構成は実施例2と同様である。
A converter circuit system according to the third embodiment of the present invention will be described with reference to FIG. FIG. 3 shows a configuration in which a delay circuit 11 is added between the gate drive circuit 4 of the gate drive system shown in the second embodiment and the
本実施例においてパルス生成部5からゲート駆動回路4へのオンオフ信号と、ゲイン変更パルスの処理の同期を取ることで、好適なゲート駆動方式を提供することができる。
In this embodiment, by synchronizing the on / off signal from the
本発明に基づく第4の実施形態における変換器回路の構成について、図4を参照しながら説明する。図4は、本発明の変換器回路構成として、スイッチング素子1としてのIGBTとダイオードのパワー半導体を直列に接続し、正極側IGBTと負極側IGBTを駆動するゲート駆動回路にそれぞれゲイン変更信号生成部を備えて、変換器回路におけるスイッチング素子とダイオードからなるパワー半導体と、ゲート駆動電源とパルス生成部からなるゲート駆動部からなる基本回路を2つ組み合わせたときの一例である。図1と同じ構成要素には同一の符号を付してある。 The configuration of the converter circuit according to the fourth embodiment of the present invention will be described with reference to FIG. FIG. 4 shows the converter circuit configuration of the present invention, in which the IGBT as the switching element 1 and a power semiconductor of a diode are connected in series, and a gain change signal generator is provided in each gate drive circuit that drives the positive-side IGBT and the negative-side IGBT. And a power semiconductor composed of a switching element and a diode in a converter circuit, and two basic circuits composed of a gate drive unit composed of a gate drive power source and a pulse generation unit. The same components as those in FIG. 1 are denoted by the same reference numerals.
図4において、12は正極端子、13は負極端子、14は第2のスイッチング素子、15は第2のダイオード、16は第2の可変抵抗、17は第2のゲート駆動回路、18は出力端子、19は第2のゲイン変更信号生成部、20は第2のアンド回路を表している。 In FIG. 4, 12 is a positive terminal, 13 is a negative terminal, 14 is a second switching element, 15 is a second diode, 16 is a second variable resistor, 17 is a second gate drive circuit, and 18 is an output terminal. , 19 represents a second gain change signal generator, and 20 represents a second AND circuit.
正極端子12,負極端子13をそれぞれ直流電源に接続し、18で示した出力端子を負荷に接続した直流から交流への変換器(インバータ)回路では、1,14で示したスイッチング素子をそれぞれ駆動した場合、1で示したスイッチング素子のコレクターエミッタ間電圧の変化に応じて、15の第2のダイオードで示した、対側ダイオードに電圧が印加される。例えば前述したインバータ回路において、12と13の端子に電源として、電圧源が取り付けられているときに、IGBTなどのスイッチング素子がターンオンする時には、1で示したスイッチング素子のコレクターエミッタ間電圧の立ち下がりにしたがって、対側ダイオードである15のカソード−アノード間電圧が立ち上がる。このとき、動作するダイオード15のデバイス温度や、通流させる電流の通流時間が短いとダイオードリカバリ時の電流振動および電圧振動が起こりEMIノイズの原因となることがある。このようにダイオードの電流振動および電圧振動がおきる条件でIGBTをスイッチングさせる場合に、振動するダイオードリカバリ時のノイズが発生する瞬間に、対側のスイッチング素子のゲートインピーダンスを大きく変化させることによって、このダイオードリカバリ時のEMIノイズを抑制することが可能である。
In a DC-to-AC converter (inverter) circuit in which the
本実施例では図4における正極端子側のIGBT1がターンオンする瞬間のゲート制御に実施例1に記載した方法が適用可能である。具体的には、負極端子側のダイオード15のEMI抑制を行うために、本実施例では、上記ダイオード15がEMIを発生する条件のパルス信号をパルス生成部5で生成した場合に、上記パルス幅検知回路9はパルス生成部から受信したパルス信号がEMIを発生する条件と一致することを検知する。ゲイン変更信号生成部7は上記パワー半導体温度推定手段で検知した上記ダイオード15の温度推定値と所定の温度しきい値とを比較して、ゲイン変更信号生成部7で生成した出力信号を第1のアンド回路8に入力する。第1のアンド回路では、ゲイン変更信号生成部7とパルス幅検知回路9からの信号を比較することで、組み合わせダイオードのノイズの影響が大きくなる条件を検知し、3で示した可変ゲート抵抗を変化させる。
In the present embodiment, the method described in the first embodiment can be applied to the gate control at the moment when the IGBT 1 on the positive electrode terminal side in FIG. 4 is turned on. Specifically, in order to perform EMI suppression of the
本発明に基づく第5の実施形態における変換器回路の構成について、図5を参照しながら説明する。実施例2で示したように、ゲート電圧と、前記ゲイン変更信号生成部7の出力信号とを比較する第1の比較器10の出力信号を用いて、IGBT1のゲート駆動スピードを変更するタイミングを決定し、可変ゲート抵抗3の定数を大きくして所定の時間だけゲート駆動条件を緩やかにするためのゲート駆動方式をインバータ回路に適用したときの実施例を示す。
The configuration of the converter circuit according to the fifth embodiment of the present invention will be described with reference to FIG. As shown in the second embodiment, the gate drive speed of the IGBT 1 is changed using the output signal of the
10は第1の比較器を示す。正極側のスイッチング素子1のゲート電圧と、ゲイン変更信号生成部7の出力信号とを比較する第1の比較器10を用いて、可変ゲート抵抗3を変更することによって上記課題を達成することができる。
実施例4,5では、負極側のダイオード15のEMIを抑制するためのゲート駆動方式について説明したが、正極側ダイオード2のEMI抑制も実施例4,5と同様に、負極側のスイッチング素子14のゲート駆動方式によって正極側ダイオード2のEMI抑制を実現することができる。
In the fourth and fifth embodiments, the gate driving method for suppressing the EMI of the negative-
即ち、ターンオン時に負極側のIGBT14の制御に、ダイオード2の温度を検知するためのパワー半導体温度推定手段6を備えて、上記ダイオード2が振動する条件の時間幅のパルスをパルス生成部5で生成した場合に、上記ダイオード2の温度推定値と比較して、負極側のIGBTである第2のスイッチング素子14のゲート駆動インピーダンスを可変ゲート抵抗16により変更することで上記課題を達成することができる。
That is, a power semiconductor temperature estimation means 6 for detecting the temperature of the
インバータ回路のIGBTターンオン時に実施例2で示したゲート駆動方式を用いたときのコレクターエミッタ間電圧Vceと、コレクタ電流Icを示す。また、そのときのゲイン変更パルスの一例と、ゲート抵抗およびEMIノイズの時間変化の模式図を図6に示す。破線は、従来方式のコレクターエミッタ電圧と、ゲート抵抗と、そのときのEMIノイズ波形模式図である。 The collector-emitter voltage Vce and the collector current Ic when the gate drive system shown in the second embodiment is used when the IGBT of the inverter circuit is turned on are shown. In addition, FIG. 6 shows an example of the gain change pulse at that time and a schematic diagram of the temporal change of the gate resistance and EMI noise. A broken line is a schematic diagram of a conventional collector-emitter voltage, a gate resistance, and an EMI noise waveform at that time.
図6では、実施例2のゲイン変更信号生成部7から可変ゲート抵抗3の抵抗値を変更させるための信号が時間遅れなく送信された場合の最良な可変ゲート抵抗の変化を示している。
FIG. 6 shows the best change in the variable gate resistance when a signal for changing the resistance value of the variable gate resistor 3 is transmitted from the gain change
図6を用いてIGBTターンオン時の過渡現象と、EMIノイズの発生について説明する。ゲート駆動装置によって、IGBTのゲート容量に充分に電荷が供給され、IGBTのゲート閾値より電圧が高くなる。時刻tAにおいてコレクタ電流Icが流れ始め、コレクターエミッタ間電圧Vceの立下がりが始まる。電流Icは時刻tC以降では、ダイオードの還流電流または論理部のオンオフのパルス制御によって決められた電流が流れる。時刻tAとtCの間では、組み合わせダイオードのリバースリカバリによって、制御で決めた電流Icより大きなダイオードのリカバリ電流がIGBTに重畳する。IGBTにダイオードリカバリ電流が重畳して電流ピーク値Ipになる時刻を時刻tBとする。時刻tBからtCまでの期間において、従来方式では本発明のようにゲートインピーダンス変更を行っていない場合より、電圧Vceの時間変化率が大きくなる。このため対側ダイオードの電圧変化率,電流変化率も抑制できない。このため少なくとも従来方式とコレクターエミッタ電圧が一致する時刻tC′まではEMIノイズが大きくなる。また負荷のインピーダンスによっては時刻tC′以降も振動が減衰せずに振動が伝播する可能性がある。 A transient phenomenon at the time of IGBT turn-on and generation of EMI noise will be described with reference to FIG. Charges are sufficiently supplied to the gate capacitance of the IGBT by the gate driving device, and the voltage becomes higher than the gate threshold value of the IGBT. At time tA, collector current Ic starts to flow, and collector-emitter voltage Vce starts to fall. From time tC onward, the current Ic flows as determined by the return current of the diode or the on / off pulse control of the logic section. Between times tA and tC, a reverse recovery of the combination diode causes a diode recovery current larger than the current Ic determined by the control to be superimposed on the IGBT. The time when the diode recovery current is superimposed on the IGBT and becomes the current peak value Ip is defined as time tB. In the period from time tB to tC, the rate of time change of the voltage Vce is larger in the conventional method than in the case where the gate impedance is not changed as in the present invention. For this reason, the voltage change rate and current change rate of the opposite diode cannot be suppressed. For this reason, EMI noise increases at least until time tC ′ when the collector voltage is the same as that of the conventional method. Depending on the impedance of the load, the vibration may propagate without being attenuated after time tC ′.
一方、本発明のように、パワー半導体の温度推定値や、制御パルスの時間幅などといったダイオードの電圧変化が大きくなる条件で変換器回路が動作する場合にゲートインピーダンスの操作手段を作動し、IGBTのターンオン時に時刻tBのようにリカバリ電流がピークIpとなる瞬間にあわせて、ゲート駆動条件を所定時間だけ緩やかにすることができるゲート駆動方式を提供することによって、ダイオードが原因のEMIノイズを抑制することができる。 On the other hand, when the converter circuit operates under the condition that the voltage change of the diode such as the estimated temperature value of the power semiconductor or the time width of the control pulse becomes large as in the present invention, the gate impedance operation means is activated. EMI noise caused by diodes can be suppressed by providing a gate drive method that allows the gate drive conditions to be relaxed for a predetermined time at the instant when the recovery current reaches the peak Ip at time tB at the time of turn-on. can do.
上記の各実施例で示したゲートインピーダンスの変更手段を使ったEMI抑制方式に追加して、IGBTの損失低減を行った場合のゲイン変更パルスの一例と、そのときのゲート抵抗およびEMIノイズの時間変化の模式図を示す。破線で従来方式のコレクターエミッタ電圧と、ゲート抵抗とそのときのEMIノイズ波形模式図を示す。実施例6との違いは、所定時間ゲート抵抗を大きくして緩やかにIGBTを駆動して、従来方式とコレクターエミッタ電圧が変化する時刻tC′から、IGBTが導通時電圧まで立下がる時刻tDまでのゲート抵抗を、tB以前の当初のゲート抵抗値より小さくすることで、IGBTの立下がりが完了する時刻を、時刻tDより早い時刻tD′に早める動作を行うということにある。 In addition to the EMI suppression method using the gate impedance changing means shown in each of the above embodiments, an example of a gain change pulse when the IGBT loss is reduced, and the gate resistance and EMI noise time at that time A schematic diagram of the change is shown. A broken line shows a conventional collector-emitter voltage, a gate resistance, and a schematic diagram of an EMI noise waveform at that time. The difference from the sixth embodiment is that the gate resistance is increased for a predetermined time to drive the IGBT gently, and from the time tC ′ when the collector-emitter voltage changes with the conventional method to the time tD when the IGBT falls to the conduction voltage. By making the gate resistance smaller than the initial gate resistance value before tB, an operation is performed to advance the time when the falling of the IGBT is completed to a time tD ′ earlier than the time tD.
このような制御方式をインバータ回路に用いると、制御を行った対側のダイオードリカバリ時のEMIノイズの抑制と、制御するスイッチング素子の損失低減を両立することができる。特にIGBTの場合バイポーラ動作の遅れによって期間tC′からtDのような電圧の立下がりの遅れが生じることがある。このため当初のゲート抵抗ではtDだった時刻を時刻tD′まで早めるゲート制御定数に変更することによって、IGBTのターンオン損失を低減することができる。 When such a control method is used for an inverter circuit, it is possible to achieve both suppression of EMI noise at the time of recovery of the diode on the controlled side and reduction of loss of the switching element to be controlled. In particular, in the case of an IGBT, a delay in voltage fall such as a period tC ′ to tD may occur due to a delay in bipolar operation. For this reason, the turn-on loss of the IGBT can be reduced by changing the time at which the initial gate resistance is tD to a gate control constant that is advanced to time tD ′.
実施例7に示した波形を実現する好適な回路方式の一例について図8を用いて示す。図1と同じ構成要素には同一の符号を付してある。図8において、24は対側ダイオード電圧比較手段、23は第3のアンド回路を表している。図1の1で示した正極側はスイッチング素子のターンオン時にゲートを制御する場合、24で示した対側ダイオード電圧比較手段を用いて、対側ダイオードリカバリ時の電圧に閾値をあらかじめ設定しておく。
An example of a suitable circuit method for realizing the waveform shown in the seventh embodiment will be described with reference to FIG. The same components as those in FIG. 1 are denoted by the same reference numerals. In FIG. 8,
リカバリ時ダイオード電圧が閾値以上になったときに24で示した電圧比較手段の出力信号が第3のアンド回路23に伝わり、これと、ゲイン変更信号生成部7の信号を比較して、リカバリ電圧が上昇している間のタイミングで駆動するゲート駆動処理を行う。このリカバリ電圧が上昇している間のタイミングは、インバータ回路の場合のIGBTの電圧が急速に立下がり始めたとき、すなわち図7に記載の時刻tB以降である。本実施例は、ゲート抵抗をtB以前のインピーダンスより低くする回路を実装することで実現することができる。
When the diode voltage at the time of recovery becomes equal to or higher than the threshold value, the output signal of the voltage comparison means indicated by 24 is transmitted to the third AND
なお本実施例では正極側のIGBTを制御定数に負極側のダイオードの電圧出力をゲートインピーダンスの変更を時刻tB以降に行う判定値として使うものであったが、同様のことが負極側のIGBTを制御するときの負極側のIGBTのゲートインピーダンス変更用の判定値として、正極側ダイオードのリカバリ時の電圧を閾値として用いても上記記載の実施例と同様の効果が得られるのは明らかである。 In this embodiment, the positive-side IGBT is used as a control constant, and the voltage output of the negative-side diode is used as a determination value for changing the gate impedance after time tB. The same applies to the negative-side IGBT. It is clear that the same effect as in the above-described embodiment can be obtained even when the voltage at the time of recovery of the positive-side diode is used as the threshold value as the determination value for changing the gate impedance of the negative-side IGBT when controlling.
パワー半導体の温度推定手段を実現する好適な回路方式の一例について図9を用いて示す。本実施例では、ダイオードのEMI特性改善のために、ダイオードの温度を推定する手段として、ダイオードの電流電圧特性を図8で示した対側ダイオードのダイオード電圧検出手段24と、出力電流を測定する電流測定手段を用いた例を示す。図8と同じ構成要素には同一の符号を付してある。図9において、26は対側ダイオード温度推定演算部、25は出力電流測定手段を表している。実施例8では対側ダイオードのダイオード電圧検出手段24をつかって逆バイアス時の電圧を検知するだけでなく、ダイオード通流時の電圧降下と、25で示した電流測定手段を使って、順方向電流を測定し、ダイオードの電圧電流特性から26で示したダイオード温度推定値演算部で処理して、ゲイン変更信号生成部7がゲイン変更信号を出力する例である。例えば、交流電動機をベクトル制御で動かす変換器回路の場合、25で示した電流測定手段は交流出力側に電流プローブが取り付けられているのが一般的である。これと変換器回路の出力電圧を測定する24で示した対側ダイオードのダイオード電圧検出手段のような出力電圧測定手段と組み合わせることによって、パワー半導体の温度推定が可能になる。また同じ部品を使って、通流時の電圧降下だけでなく、実施例8のように逆バイアス時のダイオードのリカバリ電圧を検知して、23に示した第3のアンド回路への出力信号を生成することができれば、実施例8で示した構成で、サーミスタや温度計などといったパワー半導体の温度推定用部品を削除し、当初のダイオードEMI抑制のほかにパワー半導体の損失を減らしつつ、部品点数を減らすことが可能になる。
An example of a suitable circuit system for realizing the power semiconductor temperature estimation means will be described with reference to FIG. In this embodiment, in order to improve the EMI characteristics of the diode, as a means for estimating the temperature of the diode, the diode voltage detection means 24 for the diode on the opposite side whose current-voltage characteristics are shown in FIG. 8 and the output current are measured. An example using current measuring means will be shown. The same components as those in FIG. 8 are denoted by the same reference numerals. In FIG. 9,
パワー半導体を駆動するゲートのインピーダンスを変更する可変ゲート抵抗3,16の好適な駆動回路構成の一例を図10で説明する。
An example of a suitable drive circuit configuration of the
本実施例は、IGBTにゲート駆動用の電源回路を接続し、駆動信号作成手段と、トランジスタを有し、前記相補的に動作する切り替え回路を利用して、ターンオン時のゲートインピーダンスと、ターンオフ時のゲートインピーダンスを独立に設定可能なパワートランジスタとそれを駆動するゲート駆動回路と、パルス生成部を使った回路構成の一例である。 In this embodiment, a gate drive power supply circuit is connected to the IGBT, and a drive signal generating means and a transistor are provided, and the gate impedance at the time of turn-on and the time at the turn-off are obtained by using the switching circuit operating in a complementary manner. 1 is an example of a circuit configuration using a power transistor capable of independently setting the gate impedance, a gate driving circuit for driving the power transistor, and a pulse generation unit.
図10の構成を説明する。図9と同じ構成要素には同一の符号を付してある。26は第1のPMOSFET、51は第1の反転増幅器、28は第1のゲート抵抗、29は第2のゲート抵抗、30はターンオン用アンド回路、31は第3のゲート抵抗、32は直流電源、33は第1のnpnトランジスタ、34は第1のpnpトランジスタ、35はターンオフインピーダンスを表している。 The configuration of FIG. 10 will be described. The same components as those in FIG. 9 are denoted by the same reference numerals. 26 is a first PMOSFET, 51 is a first inverting amplifier, 28 is a first gate resistor, 29 is a second gate resistor, 30 is a turn-on AND circuit, 31 is a third gate resistor, and 32 is a DC power supply , 33 are first npn transistors, 34 is a first pnp transistor, and 35 is a turn-off impedance.
図10において、IGBTをターンオンさせるときに直流電源32とIGBT1の間の抵抗は、通常第1のPMOSFET26がオンしており、第1のゲート抵抗28と、並列に接続された第2のゲート抵抗29と、前記二つの抵抗に対して直列に接続された第3のゲート抵抗31の合成抵抗(R1×R2)/(R1+R2)+R3となる。ゲイン変更信号生成部7にてゲートを緩めるための信号が入力されると、第1のPMOSFETをオフするように作用するので、このときの合成抵抗はR1+R3となり前記合成抵抗(R1×R2)/(R1+R2)+R3に対して抵抗を大きく変化することによって、上述した各実施例で示した可変ゲート抵抗3,16を提供することができる。
In FIG. 10, when the IGBT is turned on, the resistance between the
パワー半導体を駆動するゲートのインピーダンスを変更する可変ゲート抵抗3,16の好適な駆動回路構成の一例を図11で説明する。
An example of a suitable drive circuit configuration of the
本実施例は、IGBTにターンオン時にゲート電圧をフィードバックすることで、ターンオン後のゲート抵抗を過渡的に変化可能な回路の一例である。図10と同じ構成要素には同一の符号を付してある。36は第1のターンオン変更信号用比較器、37は第1のインバータ回路、42は第4のゲート抵抗を示す。
This embodiment is an example of a circuit that can change the gate resistance after turn-on transiently by feeding back the gate voltage to the IGBT at turn-on. The same components as those in FIG. 10 are denoted by the same reference numerals.
図11において、IGBTをターンオンさせるときにゲート電圧を第4のゲート抵抗42および、第1のインバータ回路37を通して、ゲイン変更信号生成部7の出力と第1のターンオン変更信号用比較器36を用いて比較してある。この回路構成によって実施例10で記したゲートインピーダンスを変化させることが可能となり、実施例5と同様の効果を得ることができる。
In FIG. 11, when the IGBT is turned on, the gate voltage is passed through the
パワー半導体を駆動するゲートのインピーダンスを変更する可変ゲート抵抗3,16の好適な駆動回路構成の一例を図12で説明する。
An example of a suitable drive circuit configuration of the
本実施例は、IGBTにターンオン時にゲート電圧をフィードバックすることで、ターンオン後のゲート抵抗を過渡的に変化可能な回路の一例である。図10と同じ構成要素には同一の符号を付してある。38に第2のターンオン変更信号用比較器を、39に第2のPMOSFETを、40に第5の抵抗を、41に第1の容量を示す。
This embodiment is an example of a circuit that can change the gate resistance after turn-on transiently by feeding back the gate voltage to the IGBT at turn-on. The same components as those in FIG. 10 are denoted by the same reference numerals.
図12においては、IGBTをターンオンさせるときに実施例10で示した方法と同じ方法で、合成抵抗を前記合成抵抗(R1×R2)/(R1+R2)+R3に対して大きいR1+R3からに変えた後、ダイオード12の電圧上昇を19で示したようなダイオード電圧測定手段の情報と、ゲイン変更信号生成部7の信号を比較して、38で示した第2のターンオン変更信号用比較器からの出力によって、39で示した第2のPMOSFETを駆動し、ゲートインピーダンスをR1+R3からR3+(R1×R5)/(R1+R5)に変化させることができる。
In FIG. 12, after changing the combined resistance from R1 + R3, which is larger than the combined resistance (R1 × R2) / (R1 + R2) + R3, in the same manner as shown in Example 10 when turning on the IGBT, The voltage rise of the
第5の抵抗40に適用な定数を選択することで、実施例9で説明した効果と同様の効果が得られる。
By selecting a constant applied to the
また第5の抵抗40と並列に第1の容量41が接続された回路構成とすることで、第2のPMOSFET39を導通直後のインピーダンスを小さくして、スイッチング素子1を瞬間的にターンオンの電圧変化率をあげてスイッチング素子の損失を減らすことが可能となる。またこのときの効果は、実施例7で述べた効果と同様となる。
Further, by adopting a circuit configuration in which the first capacitor 41 is connected in parallel with the
パワー半導体を駆動するゲートのインピーダンスを変更する可変ゲート駆動回路の一例である。 It is an example of the variable gate drive circuit which changes the impedance of the gate which drives a power semiconductor.
本実施例は、27で示した駆動信号作成手段に対して、33,34,49,50で示したトランジスタを組み合わせて、2並列のインバータ回路を構成し、IGBTのターンオン時にゲート電圧をフィードバックすることで、ターンオン後のゲート抵抗を過渡的に変化することができる回路の一例である。図12と同じ構成要素には同一の符号を付してある。27に駆動信号作成手段と、24に第1のNMOSFETを、37に第1の反転増幅器を、28に第1のゲート抵抗を、27に第7のゲート抵抗を、36にターンオン変更信号用比較器を、47に6のゲート抵抗を、31に第3のゲート抵抗を示す。
In this embodiment, the drive signal generating means shown in 27 is combined with the transistors shown in 33, 34, 49, and 50 to form a two-parallel inverter circuit, and the gate voltage is fed back when the IGBT is turned on. This is an example of a circuit that can change the gate resistance after turn-on transiently. The same components as those in FIG. 12 are denoted by the same reference numerals.
図13においては、IGBTをターンオンさせるときに実施例10や実施例12で示した方法と同じ方法で、合成抵抗をR1から、R1に対して小さい合成抵抗(R1×R7)/(R1+R7)に切り替える回路の一例である。
In FIG. 13, when the IGBT is turned on, the combined resistance is changed from R1 to a combined resistance (R1 × R7) / (R1 + R7) that is smaller than R1 by the same method as that of the
本実施例では、6のパワー半導体の温度推定手段からの情報をもとに7のゲイン変更信号生成部の信号によって、24で示した第1のNMOSFETのゲートを、36で示したターンオン変更信号用比較器と、37で示した反転増幅器からなる論理回路を通じて、過渡的に駆動する回路インピーダンスを変更する回路方式である。実施例12と同様にパワー半導体の温度情報をもとに、ゲート駆動回路の駆動に必要なインピーダンスを適宜制御することが可能である。 In this embodiment, the gate of the first NMOSFET indicated by 24 is turned on by a turn-on change signal indicated by 36 by the signal of the gain change signal generating part indicated by 7 based on the information from the temperature estimating means for power semiconductor 6. This is a circuit system in which the circuit impedance to be driven transiently is changed through a logic circuit comprising a comparator for use and an inverting amplifier indicated by 37. Similar to the twelfth embodiment, it is possible to appropriately control the impedance necessary for driving the gate drive circuit based on the temperature information of the power semiconductor.
27,26で示したゲート抵抗のインピーダンスと、7の信号生成部の判定値に好適な定数を選択することで、実施例9で説明した効果と同様の効果が得られる。
By selecting suitable constants for the impedances of the
図14に本発明を3相モータと3相インバータに適用したときに、パルス出力部にて、ノイズ発生条件を振り分ける場合のシステム構成図を示す。 FIG. 14 shows a system configuration diagram in the case where noise generation conditions are distributed in the pulse output unit when the present invention is applied to a three-phase motor and a three-phase inverter.
図13までの図と同じ構成要素には同一の符号を付してある。52に3相モータを、43に相電流検出手段を、44にパルス制御部を、45にゲート駆動部を46に3相インバータ回路を示す。 The same components as those in the drawings up to FIG. 13 are denoted by the same reference numerals. 52 shows a three-phase motor, 43 shows a phase current detection means, 44 shows a pulse control unit, 45 shows a gate drive unit and 46 shows a three-phase inverter circuit.
PWM制御を行う3相のモータ駆動システムにおいて、電流センサなどで構成される相電流検出手段43からの情報に基づいて、マイコンや論理CPUで構成されるパルス制御部44にて生成された情報をゲート駆動部45に伝える。パワー半導体温度推定手段6から得られた温度情報を元にパルス出力生成部7にて、ノイズ発生条件を振り分ける。このときにダイオードEMIが発生しやすい温度やPWMパルス条件においてゲート駆動部にて、駆動回路とスイッチング素子間のゲートインピーダンスを調整することで、本発明の課題を解決することが可能である。
In a three-phase motor drive system that performs PWM control, information generated by a
また、前記実施例を適用した鉄道車両用や電気自動車用を駆動する半導体変換器システムのゲート駆動方式を利用した場合、低温時のEMI低減や、寒冷地や始動時などといった特有の動作条件におけるダイオードの共振現象による素子破壊や、インバータ故障などを未然に防ぐことができるという効果があり信頼性向上につながる。 In addition, when the gate drive system of a semiconductor converter system for driving a railway vehicle or an electric vehicle to which the embodiment is applied is used, the EMI is reduced at a low temperature, or in a specific operation condition such as a cold district or at a start time. There is an effect that it is possible to prevent element destruction due to the resonance phenomenon of the diode, inverter failure, etc., leading to improved reliability.
上記に示した、好適実施例を逸脱しないアイデア、および好適実施例の複合的なアイデアは、本発明から容易に推敲することが可能である。 The above-mentioned idea that does not deviate from the preferred embodiment and the combined idea of the preferred embodiment can be easily deduced from the present invention.
また上述した本発明の実施例では、2レベルインバータをはじめとした変換器回路を図示したが、本発明の変換器回路に関しては、電圧レベルを3個以上持つマルチレベルのインバータやコンバータ、あるいはDC−DCコンバータといった別の変換器にも適用可能である。 In the embodiment of the present invention described above, a converter circuit including a two-level inverter is illustrated. However, for the converter circuit of the present invention, a multi-level inverter or converter having three or more voltage levels, or a DC -It is applicable also to other converters, such as a DC converter.
家電,電源,モータ駆動鉄道,鉄鋼,電力などの電力変換器を使用する各分野に適用可能である。 It is applicable to various fields that use power converters such as home appliances, power supplies, motor-driven railways, steel, and electric power.
1 スイッチング素子
2 ダイオード
3 可変ゲート抵抗
4 ゲート駆動回路
5 パルス生成部
6 パワー半導体温度推定手段
7 ゲイン変更信号生成部
8 第1のアンド回路
9 第1のパルス幅検知回路
10 第1の比較器
11 遅延回路
12 正極端子
13 負極端子
14 第2のスイッチング素子
15 第2のダイオード
16 第2の可変抵抗
17 第2のゲート駆動回路
18 出力端子
19 第2のゲイン変更信号生成部
20 第2のアンド回路
21 第2のパルス幅検知回路
22 第2の比較器
23 第3のアンド回路
24 ダイオード電圧検出手段
25 電流検出手段
26 第1のPMOSFET
27 駆動信号作成手段
28 第1のゲート抵抗
29 第2のゲート抵抗
30 ターンオン用アンド回路
31 第3のゲート抵抗
32 直流電源
33 第1のnpnトランジスタ
34 第1のpnpトランジスタ
35 ターンオフインピーダンス
36 第1のターンオン変更信号用比較器
37 第1のインバータ回路
38 第2のターンオン変更信号用比較器
39 第2のPMOSFET
40 第5の抵抗
41 第1の容量
42 第4のゲート抵抗
43 相電流検出手段
44 パルス制御部
45 ゲート駆動部
46 3相インバータ回路
47 第6のゲート抵抗
48 第7のゲート抵抗
49 第2のnpnトランジスタ
50 第2のpnpトランジスタ
51 反転増幅器
52 3相モータ
101 組み合わせダイオード
DESCRIPTION OF SYMBOLS 1
27 drive signal generating means 28
40 fifth resistor 41
Claims (3)
あらかじめ設定された所定のゲート駆動条件にてターンオンを開始し、上記スイッチング素子のターンオン時において、上記第1の操作手段は、コレクタ電流のピーク時にあわせ、所定のタイミングで前記ゲートインピーダンスを所定時間だけ大きくするゲート駆動装置において、
上記スイッチング素子の対アームに接続されたダイオードのリカバリ時の電圧を検出する第3の手段、および上記ダイオードのデバイス温度を推定する第4の手段を備え、
上記第1の操作手段は、上記第3の手段により検出された電圧と電圧しきい値との比較、及び、上記第4の手段により検出されたデバイス温度と温度しきい値との比較に基づきゲート駆動用インピーダンスを増加させる所定のタイミングを決定することを特徴とするゲート駆動装置。 A gate driving circuit for driving the gate of the voltage-driven semiconductor switching element; and a first operating means for switching a gate driving impedance.
Turn-on is started under a predetermined gate driving condition set in advance, and when the switching element is turned on, the first operating means adjusts the gate impedance for a predetermined time at a predetermined timing in accordance with the peak of the collector current. In the gate drive device to enlarge,
A third means for detecting a voltage at the time of recovery of the diode connected to the pair arm of the switching element, and a fourth means for estimating a device temperature of the diode,
The first operating means is based on a comparison between the voltage detected by the third means and the voltage threshold value, and a comparison between the device temperature detected by the fourth means and the temperature threshold value. A gate driving apparatus characterized by determining a predetermined timing for increasing a gate driving impedance.
上記スイッチング素子のターンオンに伴い逆回復を起こしたときの順方向電圧を検出する手段と、
上記ダイオードの電流電圧特性から、ダイオードチップの温度推定値を演算する手段とを備えた、請求項1または請求項2に記載のゲート駆動装置。 The fourth means is connected to the opposite arm side of the switching element operated by the first operating means, and detects a current flowing through the diode that causes reverse recovery when the switching element is turned on.
Means for detecting a forward voltage when reverse recovery occurs as the switching element is turned on;
The gate drive device according to claim 1, further comprising means for calculating an estimated temperature value of the diode chip from the current-voltage characteristics of the diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010026053A JP5427633B2 (en) | 2010-02-09 | 2010-02-09 | Gate drive device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010026053A JP5427633B2 (en) | 2010-02-09 | 2010-02-09 | Gate drive device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011166920A JP2011166920A (en) | 2011-08-25 |
JP5427633B2 true JP5427633B2 (en) | 2014-02-26 |
Family
ID=44596921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010026053A Expired - Fee Related JP5427633B2 (en) | 2010-02-09 | 2010-02-09 | Gate drive device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5427633B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016027775A (en) | 2014-06-27 | 2016-02-18 | サンケン電気株式会社 | Switching power supply device |
WO2018038911A1 (en) | 2016-08-26 | 2018-03-01 | General Electric Company | Power conversion system and an associated method thereof |
DE102016122003A1 (en) * | 2016-11-16 | 2018-05-17 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | drive circuit |
KR101995585B1 (en) * | 2017-12-04 | 2019-07-02 | 엘지전자 주식회사 | Converter and power converting apparatus including same |
JP7466673B2 (en) | 2020-09-15 | 2024-04-12 | アルプスアルパイン株式会社 | Power Conversion Equipment |
JP7527251B2 (en) | 2021-07-27 | 2024-08-02 | 三菱電機株式会社 | Drive circuit and semiconductor device |
WO2023188823A1 (en) * | 2022-03-29 | 2023-10-05 | ローム株式会社 | Gate drive device and power conversion device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3339311B2 (en) * | 1996-07-16 | 2002-10-28 | 富士電機株式会社 | Driver circuit for self-extinguishing semiconductor device |
JP4161737B2 (en) * | 2003-02-20 | 2008-10-08 | 株式会社日立製作所 | Method and apparatus for driving semiconductor device |
JP4816182B2 (en) * | 2006-03-23 | 2011-11-16 | 株式会社日立製作所 | Switching element drive circuit |
JP4935266B2 (en) * | 2006-09-19 | 2012-05-23 | トヨタ自動車株式会社 | Voltage-driven semiconductor element driving method and gate driving circuit |
-
2010
- 2010-02-09 JP JP2010026053A patent/JP5427633B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011166920A (en) | 2011-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5427633B2 (en) | Gate drive device | |
US9685945B2 (en) | Electric circuit | |
US10038380B2 (en) | Apparatus for controlling insulating gate-type semiconductor element, and power conversion apparatus using apparatus for controlling insulating gate-type semiconductor element | |
JP4935266B2 (en) | Voltage-driven semiconductor element driving method and gate driving circuit | |
US9979272B2 (en) | Semiconductor device | |
JP6498473B2 (en) | Switch drive circuit | |
JP5907199B2 (en) | Semiconductor device and method for controlling semiconductor device | |
US20160218621A1 (en) | Controller for power converter | |
JP5780145B2 (en) | Switching element driving circuit and driving device including the same | |
WO2015079492A1 (en) | Gate drive circuit and intelligent power module | |
JP2013005231A (en) | Drive device | |
JP7051008B2 (en) | Parallel drive device and power converter | |
JP6662494B2 (en) | Gate drive | |
JP4713347B2 (en) | Semiconductor device drive circuit | |
WO2017056679A1 (en) | Multi-phase power conversion device control circuit | |
JP6966233B2 (en) | Drive device for three-phase motor and electronic equipment and transfer equipment using it | |
JP4862616B2 (en) | Power converter | |
JP2018182927A (en) | Semiconductor device and manufacturing method of the same | |
JP2019176696A (en) | Drive circuit for power transistor, power module | |
JP2019022348A (en) | Switching circuit | |
JP2016213659A (en) | Semiconductor switch circuit | |
JP2016116261A (en) | Switching power supply circuit | |
JP5699739B2 (en) | Load drive device | |
JP6753348B2 (en) | Switching element drive circuit | |
JP6024641B2 (en) | Drive control device for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5427633 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |