JP5780145B2

JP5780145B2 - Switching element driving circuit and driving device including the same

Info

Publication number: JP5780145B2
Application number: JP2011271052A
Authority: JP
Inventors: 歩生小石
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2011-12-12
Filing date: 2011-12-12
Publication date: 2015-09-16
Anticipated expiration: 2031-12-12
Also published as: JP2013123329A

Description

本発明は、スイッチング素子に対して制御電圧を出力する出力部と、前記スイッチング素子の過電流を推定する推定部とを備えるスイッチング素子駆動回路、及びそれを備える駆動装置に関する。 The present invention relates to a switching element drive circuit including an output unit that outputs a control voltage to a switching element, and an estimation unit that estimates an overcurrent of the switching element, and a drive device including the same.

従来技術として、パワートランジスタを過電流から保護するため、パワートランジスタのドレイン電圧を監視して過電流を検出する検出回路を備えた過電流保護回路が知られている（例えば、特許文献１を参照）。 As a prior art, an overcurrent protection circuit having a detection circuit that detects an overcurrent by monitoring the drain voltage of the power transistor in order to protect the power transistor from an overcurrent is known (see, for example, Patent Document 1). ).

特開２００４−２７４８６５号公報JP 2004-274865 A

しかしながら、上述の従来技術では、ドレイン電圧が高くなる環境下では、ドレイン電圧を監視する検出回路の耐圧を上げなければならない。 However, in the above-described conventional technology, the withstand voltage of the detection circuit that monitors the drain voltage must be increased in an environment where the drain voltage becomes high.

そこで、本発明は、回路の耐圧を上げなくても過電流を検出できる、スイッチング素子駆動回路及びそれを備える駆動装置の提供を目的とする。 Therefore, an object of the present invention is to provide a switching element driving circuit and a driving device including the switching element driving circuit that can detect an overcurrent without increasing the withstand voltage of the circuit.

上記目的を達成するため、本発明は、
スイッチング素子の制御電極に対して制御電圧を出力する出力部と、
前記制御電圧と前記制御電極の電圧との電圧差を監視し、前記制御電圧が出力し始めてからの前記電圧差の変化に基づいて、前記スイッチング素子の電流を制限する制限部とを備え、
前記制限部は、前記スイッチング素子に流れる電流に応じてシャント抵抗により発生する電圧が第１の基準電圧よりも高く、かつ、前記制御電圧が出力し始めてからの前記電圧差に応じた電圧が第２の基準電圧よりも低い場合、前記スイッチング素子に流れる電流を制限する、スイッチング素子駆動回路を提供するものである。 To achieve the above Symbol object, the present invention is,
An output unit that outputs a control voltage to the control electrode of the switching element;
Monitoring a voltage difference between the control voltage and the voltage of the control electrode, and based on a change in the voltage difference since the control voltage began to output, a limiting unit that limits the current of the switching element ,
The limiting unit is configured such that a voltage generated by a shunt resistor according to a current flowing through the switching element is higher than a first reference voltage, and a voltage corresponding to the voltage difference after the control voltage starts to be output is a first voltage. A switching element driving circuit is provided that limits a current flowing through the switching element when the reference voltage is lower than 2 .

また、上記目的を達成するため、本発明は、
前記スイッチング素子駆動回路と、前記スイッチング素子とを備える、駆動装置を提供するものである。 In order to achieve the above object, the present invention provides:
A driving device including the switching element driving circuit and the switching element is provided.

本発明によれば、回路の耐圧を上げなくても過電流を検出できる。 According to the present invention, an overcurrent can be detected without increasing the breakdown voltage of the circuit.

本発明の第１の実施形態であるスイッチング素子駆動回路１の構成図である。It is a block diagram of the switching element drive circuit 1 which is the 1st Embodiment of this invention. スイッチング素子１４が正常時にオンする時のゲート電圧Ｖｇの波形である。It is a waveform of the gate voltage Vg when the switching element 14 is normally turned on. スイッチング素子１４が短絡時にオンする時のゲート電圧Ｖｇの波形である。It is a waveform of the gate voltage Vg when the switching element 14 is turned on when short-circuited. 制御電圧Ｖｏｕｔが１３Ｖのときにスイッチング素子１４に流れるコレクタ電流Ｉとミラー電圧Ｖｍとの関係を示したグラフである。It is the graph which showed the relationship between the collector current I which flows into the switching element 14, and the mirror voltage Vm when the control voltage Vout is 13V. 判定回路２５の制限部によって過電流の流れが制限される方法の一例を示したフローチャートである。3 is a flowchart showing an example of a method in which the flow of overcurrent is restricted by a restriction unit of a determination circuit 25. 本発明の第２の実施形態であるスイッチング素子駆動回路２の構成図である。It is a block diagram of the switching element drive circuit 2 which is the 2nd Embodiment of this invention. 本発明の第３の実施形態であるスイッチング素子駆動回路３の構成図である。It is a block diagram of the switching element drive circuit 3 which is the 3rd Embodiment of this invention. 本発明に係る駆動装置の一実施形態であるインバータ装置１００の構成図である。It is a block diagram of the inverter apparatus 100 which is one Embodiment of the drive device which concerns on this invention.

以下、本発明の実施形態を図面に従って説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本発明の第１の実施形態であるスイッチング素子駆動回路１の構成図である。スイッチング素子駆動回路１は、ＩＧＢＴ等のスイッチング素子１４が過電流によって破壊することを防ぐため、スイッチング素子１４に流れる過電流を検出した場合、その過電流の流れを遮断する機能を有している。スイッチング素子１４に流れる過電流は、例えば、スイッチング素子１４自体又はスイッチング素子１４の周辺回路が短絡することによって発生する。なお、「過電流の検出（「過電流の推定」ともいう）」には、その過電流の一因である短絡を検出（推定）することが含まれてよい。 FIG. 1 is a configuration diagram of a switching element driving circuit 1 according to the first embodiment of the present invention. The switching element drive circuit 1 has a function of blocking the flow of the overcurrent when detecting the overcurrent flowing through the switching element 14 in order to prevent the switching element 14 such as an IGBT from being destroyed by the overcurrent. . The overcurrent flowing through the switching element 14 is generated, for example, when the switching element 14 itself or a peripheral circuit of the switching element 14 is short-circuited. Note that “overcurrent detection (also referred to as“ overcurrent estimation ”)” may include detecting (estimating) a short circuit that is a cause of the overcurrent.

スイッチング素子駆動回路１は、シャント抵抗２６による電流検出のみではスイッチング素子１４に流れる過電流の発生を誤検出するおそれがあるため、スイッチング素子１４がオンする過程で生ずるゲート電圧Ｖｇの変化も利用することによって、過電流の誤検出を防止している。 Since the switching element driving circuit 1 may erroneously detect the occurrence of an overcurrent flowing through the switching element 14 only by detecting the current by the shunt resistor 26, the switching element driving circuit 1 also uses a change in the gate voltage Vg that occurs in the process of turning on the switching element 14. Thus, erroneous detection of overcurrent is prevented.

図２は、スイッチング素子１４が正常時にオンする時のゲート電圧Ｖｇの波形である。図３は、スイッチング素子１４が短絡時にオンする時のゲート電圧Ｖｇの波形である。ΔＶは、スイッチング素子１４のゲートに対して出力される制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差を表している。 FIG. 2 shows a waveform of the gate voltage Vg when the switching element 14 is normally turned on. FIG. 3 shows a waveform of the gate voltage Vg when the switching element 14 is turned on when a short circuit occurs. ΔV represents a voltage difference between the control voltage Vout output to the gate of the switching element 14 and the gate voltage Vg.

図２に示されるように、過電流がスイッチング素子１４に流れることのない正常時には、制御電圧Ｖｏｕｔがタイミングｔ１でスイッチング素子１４のゲートに対して出力されると、ゲート電圧Ｖｇは、一定の電圧Ｖｍまで一旦上昇してから、制御電圧Ｖｏｕｔとほぼ同一の電圧まで上昇する。ゲート電圧Ｖｇが一定の電圧Ｖｍで経過するｔ２からｔ３までの期間Ｔｍを、「ミラー期間」といい、一定の電圧Ｖｍを「ミラー電圧」という。 As shown in FIG. 2, when the control voltage Vout is output to the gate of the switching element 14 at the timing t1 in a normal state where no overcurrent flows to the switching element 14, the gate voltage Vg becomes a constant voltage. The voltage once rises to Vm and then rises to substantially the same voltage as the control voltage Vout. A period Tm from t2 to t3 when the gate voltage Vg elapses at a constant voltage Vm is called “mirror period”, and the constant voltage Vm is called “mirror voltage”.

一方、図３に示されるように、過電流がスイッチング素子１４に流れる短絡時は、スイッチング素子１４の見かけ上のゲート容量が減るため、ゲート電圧Ｖｇは、ミラー期間Ｔｍを経ることなく、制御電圧Ｖｏｕｔよりも僅かに低い電圧まで上昇する。 On the other hand, as shown in FIG. 3, when the overcurrent flows through the switching element 14, the apparent gate capacitance of the switching element 14 decreases, so that the gate voltage Vg does not pass through the mirror period Tm, and the control voltage It rises to a voltage slightly lower than Vout.

なお、ゲート電圧Ｖｇが制御電圧Ｖｏｕｔに所定の電圧範囲内まで収束したときの電圧差ΔＶは、正常時よりも短絡時の方が大きい。 Note that the voltage difference ΔV when the gate voltage Vg converges to the control voltage Vout within a predetermined voltage range is larger in a short circuit than in a normal state.

図４は、制御電圧Ｖｏｕｔが１３Ｖのときにスイッチング素子１４に流れるコレクタ電流Ｉとミラー電圧Ｖｍとの関係を示したグラフである。図４に示されるように、スイッチング素子１４に流れるコレクタ電流Ｉとミラー電圧Ｖｍは相関し、ミラー電圧Ｖｍは、コレクタ電流Ｉが増えるほど高くなるという関係がある。言い換えれば、制御電圧Ｖｏｕｔとミラー電圧Ｖｍとの電圧差ΔＶは、スイッチング素子１４に流れるコレクタ電流Ｉが増えるほど小さくなるという関係がある。 FIG. 4 is a graph showing the relationship between the collector current I flowing through the switching element 14 and the mirror voltage Vm when the control voltage Vout is 13V. As shown in FIG. 4, the collector current I flowing through the switching element 14 and the mirror voltage Vm are correlated, and the mirror voltage Vm has a relationship that increases as the collector current I increases. In other words, there is a relationship that the voltage difference ΔV between the control voltage Vout and the mirror voltage Vm decreases as the collector current I flowing through the switching element 14 increases.

図４の場合、正常時のコレクタ電流Ｉは２００Ａ程度であり、コレクタ電流Ｉが２００Ａのときの制御電圧Ｖｏｕｔとミラー電圧Ｖｍとの電圧差ΔＶは、約３Ｖである。コレクタ電流Ｉが増えるほど、その電圧差ΔＶは３Ｖよりも小さくなるため、スイッチング素子１４がオン動作中の過渡期の電圧差ΔＶが所定値（例えば、２Ｖ）以上になることが検出されないとき、異常（過電流の発生）と判定することができる。 In the case of FIG. 4, the collector current I at normal time is about 200 A, and the voltage difference ΔV between the control voltage Vout and the mirror voltage Vm when the collector current I is 200 A is about 3V. As the collector current I increases, the voltage difference ΔV becomes smaller than 3V. Therefore, when it is not detected that the voltage difference ΔV in the transition period during which the switching element 14 is in the ON operation exceeds a predetermined value (for example, 2V), It can be determined that there is an abnormality (occurrence of overcurrent).

本発明の一実施形態であるスイッチング素子駆動回路１は、スイッチング素子１４のオン過程での制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差ΔＶの大きさが正常時と短絡時との間でこのような違いがあることを利用して、スイッチング素子１４の過電流の発生を推定する推定部を有している。この推定部は、電圧差ΔＶを監視し、制御電圧Ｖｏｕｔが出力し始めてからの電圧差ΔＶの変化に基づいて、スイッチング素子１４の過電流の発生を推定する。 In the switching element driving circuit 1 according to the embodiment of the present invention, the magnitude of the voltage difference ΔV between the control voltage Vout and the gate voltage Vg in the ON process of the switching element 14 is between the normal time and the short circuit time. An estimation unit that estimates the occurrence of an overcurrent of the switching element 14 is provided by utilizing the difference. This estimation unit monitors the voltage difference ΔV, and estimates the occurrence of an overcurrent of the switching element 14 based on a change in the voltage difference ΔV after the control voltage Vout starts to be output.

スイッチング素子駆動回路１の推定部は、例えば、制御電圧Ｖｏｕｔが出力し始めてからの電圧差ΔＶが所定値以上になるか否かに応じて、スイッチング素子１４の過電流の発生を推定する。この推定部は、例えば、図２に示されるように、制御電圧Ｖｏｕｔが出力し始めてからゲート電圧Ｖｇが制御電圧Ｖｏｕｔに収束するまでの電圧差ΔＶが所定値以上になるとき、スイッチング素子１４に過電流が流れていないと推定し、図３に示されるように、制御電圧Ｖｏｕｔが出力し始めてからゲート電圧Ｖｇが制御電圧Ｖｏｕｔに収束するまでの電圧差ΔＶが所定値以上にならないとき、スイッチング素子１４に過電流が流れていると推定する。 The estimation unit of the switching element drive circuit 1 estimates the occurrence of an overcurrent of the switching element 14 depending on, for example, whether or not the voltage difference ΔV from when the control voltage Vout starts to be output is equal to or greater than a predetermined value. For example, as shown in FIG. 2, the estimation unit causes the switching element 14 to switch when the voltage difference ΔV from when the control voltage Vout starts to output until the gate voltage Vg converges to the control voltage Vout is equal to or greater than a predetermined value. When it is estimated that no overcurrent is flowing and the voltage difference ΔV from when the control voltage Vout starts to output until the gate voltage Vg converges to the control voltage Vout does not exceed a predetermined value as shown in FIG. It is estimated that an overcurrent flows through the element 14.

次に、図１のスイッチング素子駆動回路１の構成について具体的に説明する。 Next, the configuration of the switching element driving circuit 1 in FIG. 1 will be specifically described.

スイッチング素子駆動回路１は、制御回路１１と、ゲート駆動回路１２と、過電流推定回路１３とを備えている。制御回路１１は、スイッチング素子駆動回路１の外部に構成された回路でもよい。 The switching element drive circuit 1 includes a control circuit 11, a gate drive circuit 12, and an overcurrent estimation circuit 13. The control circuit 11 may be a circuit configured outside the switching element drive circuit 1.

制御回路１１は、スイッチング素子１４を所望のタイミングでオン／オフさせる駆動制御信号Ｓ１を駆動回路１２に対して供給する制御部である。制御回路１１は、例えば、駆動制御信号Ｓ１を生成可能な回路を備えている。駆動制御信号Ｓ１の生成回路の具体例として、マイクロコンピュータが挙げられる。 The control circuit 11 is a control unit that supplies the drive circuit 12 with a drive control signal S1 that turns on / off the switching element 14 at a desired timing. For example, the control circuit 11 includes a circuit capable of generating the drive control signal S1. A specific example of the circuit for generating the drive control signal S1 is a microcomputer.

ゲート駆動回路１２は、制御回路１１から供給される駆動制御信号Ｓ１に従って、スイッチング素子１４のゲートに対して制御電圧Ｖｏｕｔを出力する出力部である。ゲート駆動回路１２は、スイッチング素子１４のゲート電圧Ｖｇをスイッチング素子１４の閾値電圧Ｖｔｈ以上にする制御電圧Ｖｏｕｔを出力することによって、スイッチング素子１４をオンさせ、ゲート電圧Ｖｇを閾値電圧Ｖｔｈ未満にする制御電圧Ｖｏｕｔを出力することによって、スイッチング素子１４をオフさせる。 The gate drive circuit 12 is an output unit that outputs a control voltage Vout to the gate of the switching element 14 in accordance with the drive control signal S1 supplied from the control circuit 11. The gate drive circuit 12 outputs the control voltage Vout that makes the gate voltage Vg of the switching element 14 equal to or higher than the threshold voltage Vth of the switching element 14, thereby turning on the switching element 14 and setting the gate voltage Vg below the threshold voltage Vth. The switching element 14 is turned off by outputting the control voltage Vout.

スイッチング素子１４は、例えば、ＩＧＢＴ，パワーＭＯＳＦＥＴなどの絶縁ゲート型の電圧制御半導体素子である。スイッチング素子１４は、ゲートに相当する制御電極と、コレクタ又はドレインに相当する第１の主電極と、エミッタ又はソースに相当する第２の主電極とを有している。スイッチング素子１４のゲート電圧Ｖｇは、スイッチング素子１４の制御電極と第２の主電極との間の電圧に相当する。 The switching element 14 is, for example, an insulated gate voltage control semiconductor element such as an IGBT or a power MOSFET. The switching element 14 has a control electrode corresponding to the gate, a first main electrode corresponding to the collector or drain, and a second main electrode corresponding to the emitter or source. The gate voltage Vg of the switching element 14 corresponds to a voltage between the control electrode of the switching element 14 and the second main electrode.

スイッチング素子１４の第１の主電極と第２の主電極との間には、ダイオード１５が並列に接続されている。なお、ダイオード１５は、スイッチング素子１４の第１の主電極と第２の主電極との間に形成される寄生ダイオードでもよい。 A diode 15 is connected in parallel between the first main electrode and the second main electrode of the switching element 14. The diode 15 may be a parasitic diode formed between the first main electrode and the second main electrode of the switching element 14.

過電流推定回路１３は、制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差ΔＶを監視し、制御電圧Ｖｏｕｔが出力し始めてからゲート電圧Ｖｇが制御電圧Ｖｏｕｔに収束するまでの電圧差ΔＶの変化に基づいて、スイッチング素子１４に流れる過電流の発生を推定する推定部である。 The overcurrent estimation circuit 13 monitors the voltage difference ΔV between the control voltage Vout and the gate voltage Vg, and based on the change in the voltage difference ΔV from when the control voltage Vout starts to be output until the gate voltage Vg converges to the control voltage Vout. The estimation unit estimates the occurrence of overcurrent flowing through the switching element 14.

過電流推定回路１３は、オペアンプ２２と、コンパレータ２３と、コンパレータ２７と、判定回路２５とを備えている。オペアンプ２２及びコンパレータ２３が、制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差ΔＶの変化を監視する回路である。 The overcurrent estimation circuit 13 includes an operational amplifier 22, a comparator 23, a comparator 27, and a determination circuit 25. The operational amplifier 22 and the comparator 23 are circuits that monitor changes in the voltage difference ΔV between the control voltage Vout and the gate voltage Vg.

オペアンプ２２は、ゲート抵抗２１の両端に発生する電圧差ΔＶを増幅する回路である。ゲート抵抗２１は、ゲート駆動回路１２の制御電圧Ｖｏｕｔの出力部とスイッチング素子１４のゲートとの間を結ぶゲート信号経路２９に挿入されている。電圧差ΔＶの微小な変化を正確に検出する必要があるため、電圧差ΔＶはオペアンプ２２等の増幅回路によって増幅されることが好ましい。 The operational amplifier 22 is a circuit that amplifies a voltage difference ΔV generated between both ends of the gate resistor 21. The gate resistor 21 is inserted into a gate signal path 29 that connects between the output portion of the control voltage Vout of the gate drive circuit 12 and the gate of the switching element 14. Since it is necessary to accurately detect a minute change in the voltage difference ΔV, the voltage difference ΔV is preferably amplified by an amplifier circuit such as the operational amplifier 22.

コンパレータ２３は、オペアンプ２２によって増幅された電圧差ΔＶを、基準電圧源２４の基準電圧Ｖｒｅｆ２と比較する。コンパレータ２３は、オペアンプ２２によって増幅された電圧差ΔＶが基準電圧Ｖｒｅｆ２以上になれば、スイッチング素子１４に流れる過電流を検出していないことを表す過電流非検出信号（図１の場合、ハイレベルの信号）を出力する。一方、コンパレータ２３は、オペアンプ２２によって増幅された電圧差ΔＶが基準電圧Ｖｒｅｆ２以上にならなければ、スイッチング素子１４に流れる過電流を検出したことを表す過電流検出信号（図１の場合、ローレベルの信号）を出力する。 The comparator 23 compares the voltage difference ΔV amplified by the operational amplifier 22 with the reference voltage Vref2 of the reference voltage source 24. When the voltage difference ΔV amplified by the operational amplifier 22 becomes equal to or higher than the reference voltage Vref2, the comparator 23 detects an overcurrent non-detection signal indicating that the overcurrent flowing through the switching element 14 is not detected (in the case of FIG. 1, high level). Output signal). On the other hand, if the voltage difference ΔV amplified by the operational amplifier 22 is not equal to or higher than the reference voltage Vref2, the comparator 23 detects an overcurrent detection signal indicating that an overcurrent flowing through the switching element 14 has been detected (in the case of FIG. 1, a low level). Output signal).

一方、コンパレータ２７は、スイッチング素子１４の２つの主電極のうち低電位側の第２の主電極の電圧変化を監視することによって、スイッチング素子１４に流れるコレクタ電流Ｉを検出する手段である。コンパレータ２７は、スイッチング素子１４の第１の主電極と第２の主電極との間のセンス素子に流れるセンス電流Ｉ１をシャント抵抗２６でモニタすることによって、スイッチング素子１４の第１の主電極と第２の主電極との間の主電流素子に流れる主電流Ｉ２を検出する。これにより、コンパレータ２７は、スイッチング素子１４の第１の主電極と第２の主電極との間を流れるコレクタ電流Ｉ（＝Ｉ１＋Ｉ２）を検出できる。 On the other hand, the comparator 27 is means for detecting the collector current I flowing in the switching element 14 by monitoring the voltage change of the second main electrode on the low potential side of the two main electrodes of the switching element 14. The comparator 27 monitors the sense current I1 flowing through the sense element between the first main electrode and the second main electrode of the switching element 14 with the shunt resistor 26, and thereby the first main electrode of the switching element 14 and A main current I2 flowing in the main current element between the second main electrode is detected. Thereby, the comparator 27 can detect the collector current I (= I1 + I2) flowing between the first main electrode and the second main electrode of the switching element 14.

コンパレータ２７は、検出電圧Ｖｓｉと基準電圧源２８の基準電圧Ｖｒｅｆ１とを比較することによって、スイッチング素子１４の第１の主電極と第２の主電極との間に流れる過電流を検出する。検出電圧Ｖｓｉは、センス電流Ｉ１がシャント抵抗２８に流れることによって発生する。 The comparator 27 detects an overcurrent flowing between the first main electrode and the second main electrode of the switching element 14 by comparing the detection voltage Vsi with the reference voltage Vref1 of the reference voltage source 28. The detection voltage Vsi is generated when the sense current I1 flows through the shunt resistor 28.

コンパレータ２７は、検出電圧Ｖｓｉが基準電圧Ｖｒｅｆ１よりも大きい場合、スイッチング素子１４に流れる過電流を検出したことを表す過電流検出信号（図１の場合、ハイレベルの信号）を出力する。一方、コンパレータ２７は、検出電圧Ｖｓｉが基準電圧Ｖｒｅｆ１よりも小さい場合、スイッチング素子１４に流れる過電流を検出していないことを表す過電流非検出信号（図１の場合、ローレベルの信号）を出力する。 When the detection voltage Vsi is greater than the reference voltage Vref1, the comparator 27 outputs an overcurrent detection signal (a high level signal in the case of FIG. 1) indicating that an overcurrent flowing through the switching element 14 has been detected. On the other hand, when the detected voltage Vsi is smaller than the reference voltage Vref1, the comparator 27 generates an overcurrent non-detection signal (a low level signal in the case of FIG. 1) indicating that the overcurrent flowing through the switching element 14 is not detected. Output.

判定回路２５は、スイッチング素子１４のオン動作中に、コンパレータ２７とコンパレータ２３の両方から過電流検出信号が入力されることによって、スイッチング素子１４に過電流が流れている異常状態と判定する。一方、判定回路２５は、コンパレータ２７とコンパレータ２３の少なくとも一方から過電流非検出信号が入力された場合、スイッチング素子１４に過電流が流れていない正常状態と判定する。判定回路２５は、ＣＰＵが構成されているマイクロコンピュータによって実現されてもよいし、ＣＰＵが構成されていない論理回路によって実現されてもよい。 The determination circuit 25 determines that the overcurrent detection signal is input from both the comparator 27 and the comparator 23 during the ON operation of the switching element 14, thereby determining an abnormal state in which the overcurrent flows through the switching element 14. On the other hand, when an overcurrent non-detection signal is input from at least one of the comparator 27 and the comparator 23, the determination circuit 25 determines that the switching element 14 is in a normal state in which no overcurrent flows. The determination circuit 25 may be realized by a microcomputer in which a CPU is configured, or may be realized by a logic circuit in which a CPU is not configured.

判定回路２５は、制御回路１１から駆動制御信号Ｓ１を取得してもよい。判定回路２５は、例えば、スイッチング素子１４をオンさせる駆動制御信号Ｓ１が入力されてから所定期間経過するまでにコンパレータ２７とコンパレータ２３から入力される信号に基づいて、スイッチング素子１４の過電流の発生有無を判定してもよい。これにより、スイッチング素子１４のオン動作中の信号をコンパレータ２７とコンパレータ２３から正確に取得できるので、過電流の発生有無の判定精度を上げることができる。 The determination circuit 25 may acquire the drive control signal S1 from the control circuit 11. For example, the determination circuit 25 generates an overcurrent of the switching element 14 based on signals input from the comparator 27 and the comparator 23 until a predetermined period elapses after the drive control signal S1 for turning on the switching element 14 is input. The presence or absence may be determined. Thereby, since the signal during the ON operation of the switching element 14 can be accurately acquired from the comparator 27 and the comparator 23, it is possible to improve the determination accuracy of the occurrence of overcurrent.

判定回路２５は、スイッチング素子１４に流れる過電流が発生しているか否かの判定結果に応じて、スイッチング素子１４に流れる過電流の流れを制限する制限部を備えていると好適である。 The determination circuit 25 preferably includes a limiting unit that limits the flow of the overcurrent flowing through the switching element 14 according to the determination result of whether or not an overcurrent flowing through the switching element 14 has occurred.

図５は、判定回路２５の制限部によって過電流の流れが制限される方法の一例を示したフローチャートである。 FIG. 5 is a flowchart showing an example of a method in which the overcurrent flow is restricted by the restriction unit of the determination circuit 25.

ステップＳ１０において、ゲート駆動回路１２は、制御回路１１からの駆動制御信号Ｓ１に従って、制御電圧Ｖｏｕｔを出力する。制御電圧Ｖｏｕｔの出力によって、スイッチング素子１４はオンする（ステップＳ２０）。 In step S <b> 10, the gate drive circuit 12 outputs the control voltage Vout according to the drive control signal S <b> 1 from the control circuit 11. The switching element 14 is turned on by the output of the control voltage Vout (step S20).

ステップＳ３０において、過電流推定回路１３の判定回路２５は、スイッチング素子１４に流れる電流の大きさが所定の閾値Ａ以上かつ電圧差ΔＶが所定の閾値Ｂ以下である場合、スイッチング素子１４に過電流が流れている異常状態と判定し、スイッチング素子１４をオフさせる（ステップＳ４０）。これにより、スイッチング素子１４が過電流によって破壊することを防止できる。 In step S30, the determination circuit 25 of the overcurrent estimation circuit 13 causes the overcurrent to flow to the switching element 14 when the magnitude of the current flowing through the switching element 14 is equal to or greater than the predetermined threshold A and the voltage difference ΔV is equal to or less than the predetermined threshold B. The switching element 14 is turned off (step S40). Thereby, it can prevent that the switching element 14 is destroyed by overcurrent.

例えば、判定回路２５の制限部は、コンパレータ２７とコンパレータ２３の両方から過電流検出信号が入力されることによって、スイッチング素子１４をオフさせる制御電圧Ｖｏｕｔを出力させる強制オフ制御信号をゲート駆動回路１２に対して出力する。ゲート駆動回路１２は、判定回路２５から強制オフ制御信号が入力されたとき、制御回路１１からの駆動制御信号Ｓ１にかかわらず、スイッチング素子１４をオフさせる制御電圧Ｖｏｕｔを出力する。 For example, the limiting unit of the determination circuit 25 outputs a forced-off control signal that outputs a control voltage Vout that turns off the switching element 14 when an overcurrent detection signal is input from both the comparator 27 and the comparator 23. Output for. When the forced-off control signal is input from the determination circuit 25, the gate drive circuit 12 outputs a control voltage Vout that turns off the switching element 14 regardless of the drive control signal S1 from the control circuit 11.

一方、ステップＳ３０において、過電流推定回路１３の判定回路２５は、スイッチング素子１４に流れる電流の大きさが所定の閾値Ａ以上かつ電圧差ΔＶが所定の閾値Ｂ以下ではない場合、スイッチング素子１４に過電流が流れていない正常状態と判定し、スイッチング素子１４のオンを継続させる（ステップＳ５０）。 On the other hand, in step S30, the determination circuit 25 of the overcurrent estimation circuit 13 determines that the current flowing through the switching element 14 is greater than or equal to a predetermined threshold A and the voltage difference ΔV is not less than or equal to the predetermined threshold B. It is determined that there is a normal state in which no overcurrent flows, and the switching element 14 is kept on (step S50).

例えば、判定回路２５の制限部は、コンパレータ２７とコンパレータ２３の両方から過電流検出信号が入力されないとき、強制オフ制御信号をゲート駆動回路１２に対して出力しないようにする。 For example, the limiting unit of the determination circuit 25 prevents the forced-off control signal from being output to the gate drive circuit 12 when the overcurrent detection signal is not input from both the comparator 27 and the comparator 23.

したがって、制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差ΔＶを監視する図１の構成によれば、スイッチング素子１４のゲートの電圧は、スイッチング素子１４のコレクタ又はドレインに相当する第１の主電極の電圧よりも低いため、スイッチング素子１４の過電流を検出するための回路の耐圧を上げずに、スイッチング素子１４の過電流を検出することができる。 Therefore, according to the configuration of FIG. 1 in which the voltage difference ΔV between the control voltage Vout and the gate voltage Vg is monitored, the gate voltage of the switching element 14 is the same as that of the first main electrode corresponding to the collector or drain of the switching element 14. Since the voltage is lower than the voltage, the overcurrent of the switching element 14 can be detected without increasing the withstand voltage of the circuit for detecting the overcurrent of the switching element 14.

図６は、本発明の第２の実施形態であるスイッチング素子駆動回路２の構成図である。上述の実施形態と同様の構成及び効果については、その説明を省略する。スイッチング素子駆動回路２は、図１のスイッチング素子駆動回路１のオペアンプ２２を、ＰＮＰトランジスタ３１及び抵抗３２に置き換えた回路である。 FIG. 6 is a configuration diagram of the switching element driving circuit 2 according to the second embodiment of the present invention. The description of the same configurations and effects as those of the above-described embodiment is omitted. The switching element driving circuit 2 is a circuit in which the operational amplifier 22 of the switching element driving circuit 1 in FIG. 1 is replaced with a PNP transistor 31 and a resistor 32.

ＰＮＰトランジスタ３１は、ベースが、ゲート抵抗２１とスイッチング素子１４のゲートとの間に接続され、エミッタが、ゲート抵抗２１とゲート駆動回路１２との間に接続され、コレクタが、抵抗３２を介してグランドに接続されている。ＰＮＰトランジスタ３１のコレクタと抵抗３２との接続点が、コンパレータ２３の非反転入力端子に接続されている。 The PNP transistor 31 has a base connected between the gate resistor 21 and the gate of the switching element 14, an emitter connected between the gate resistor 21 and the gate drive circuit 12, and a collector connected via the resistor 32. Connected to ground. A connection point between the collector of the PNP transistor 31 and the resistor 32 is connected to the non-inverting input terminal of the comparator 23.

スイッチング素子１４に過電流が流れない正常時は、制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差ΔＶが大きくなることにより、ＰＮＰトランジスタ３１はオンする。これにより、ＰＮＰトランジスタ３１のコレクタと抵抗３２との接続点の電圧Ｖｓｖは上昇する。スイッチング素子１４に過電流が流れる異常時は、制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差ΔＶが小さくなることにより、ＰＮＰトランジスタ３１はオフする。これにより、電圧Ｖｓｖが減少する。 At normal times when no overcurrent flows through the switching element 14, the voltage difference ΔV between the control voltage Vout and the gate voltage Vg is increased, so that the PNP transistor 31 is turned on. As a result, the voltage Vsv at the connection point between the collector of the PNP transistor 31 and the resistor 32 increases. When an overcurrent flows through the switching element 14, the voltage difference ΔV between the control voltage Vout and the gate voltage Vg is reduced, so that the PNP transistor 31 is turned off. Thereby, the voltage Vsv decreases.

コンパレータ２３は、電圧Ｖｓｖが基準電圧Ｖｒｅｆ２以上になれば、スイッチング素子１４に流れる過電流を検出していないことを表す過電流非検出信号（図６の場合、ハイレベルの信号）を出力する。一方、コンパレータ２３は、電圧Ｖｓｖが基準電圧Ｖｒｅｆ２以上にならなければ、スイッチング素子１４に流れる過電流を検出したことを表す過電流検出信号（図６の場合、ローレベルの信号）を出力する。 When the voltage Vsv becomes equal to or higher than the reference voltage Vref2, the comparator 23 outputs an overcurrent non-detection signal (a high level signal in the case of FIG. 6) indicating that the overcurrent flowing through the switching element 14 is not detected. On the other hand, if the voltage Vsv is not equal to or higher than the reference voltage Vref2, the comparator 23 outputs an overcurrent detection signal (in the case of FIG. 6, a low level signal) indicating that an overcurrent flowing through the switching element 14 has been detected.

したがって、図６の構成によれば、スイッチング素子１４の過電流を検出するための回路の耐圧を上げなくなくても、シンプルな構成で過電流を検出できる。また、スイッチング素子１４の過電流を安価に検出することができる。 Therefore, according to the configuration of FIG. 6, it is possible to detect the overcurrent with a simple configuration without increasing the breakdown voltage of the circuit for detecting the overcurrent of the switching element 14. Further, the overcurrent of the switching element 14 can be detected at a low cost.

図７は、本発明の第３の実施形態であるスイッチング素子駆動回路３の構成図である。上述の実施形態と同様の構成及び効果については、その説明を省略する。スイッチング素子駆動回路３の判定回路２５は、スイッチング素子１４に過電流が流れていると判定した場合、スイッチング素子１４の第２の主電極に接続されたスイッチ４１をオフにする電流制限部を有している。つまり、この電流制限部は、スイッチング素子１４がオフする電圧にゲート電圧Ｖｇが変化するように制御電圧Ｖｏｕｔの出力を制限するのではなく、コレクタ電流Ｉが流れる電流経路を遮断するものである。スイッチ４１のオフにより、スイッチング素子１４に過電流が流れることを防止できる。スイッチ４１の具体例として、トランジスタ等の半導体素子、リレーなどが挙げられる。 FIG. 7 is a configuration diagram of the switching element driving circuit 3 according to the third embodiment of the present invention. The description of the same configurations and effects as those of the above-described embodiment is omitted. The determination circuit 25 of the switching element drive circuit 3 has a current limiting unit that turns off the switch 41 connected to the second main electrode of the switching element 14 when it is determined that an overcurrent flows through the switching element 14. doing. That is, the current limiting unit does not limit the output of the control voltage Vout so that the gate voltage Vg changes to a voltage at which the switching element 14 is turned off, but blocks the current path through which the collector current I flows. It is possible to prevent an overcurrent from flowing through the switching element 14 by turning off the switch 41. Specific examples of the switch 41 include semiconductor elements such as transistors and relays.

図８は、本発明に係る駆動装置の一実施形態であるインバータ装置１００の構成図である。インバータ装置１００は、直流電力を交流電力に変換する装置であり、例えば、コンデンサ１１１に蓄電されて平滑化された直流電力に基づいて３相交流電流を生成し、生成した３相交流電流をモータ１１２に供給して、モータ１１２を駆動する装置である。インバータ装置１００は、３相交流電流の生成回路として、電源ライン１１３とアースライン１１４との間に直列に接続された２つのスイッチング素子から構成される直列回路を３つ並列に備えている。また、インバータ装置１００は、モータ１１２で発生した交流電力を直流電力に変換して、コンデンサ１１１に供給してもよい。 FIG. 8 is a configuration diagram of an inverter device 100 which is an embodiment of the drive device according to the present invention. The inverter device 100 is a device that converts DC power into AC power. For example, the inverter device 100 generates a three-phase AC current based on the DC power stored in the capacitor 111 and smoothed, and the generated three-phase AC current is converted into a motor. 112 is a device that supplies the motor 112 and drives the motor 112. Inverter device 100 includes three series circuits formed of two switching elements connected in series between power supply line 113 and earth line 114 as a three-phase alternating current generation circuit in parallel. Further, the inverter device 100 may convert AC power generated by the motor 112 into DC power and supply it to the capacitor 111.

インバータ装置１００に接続されるモータ１１２は、例えば、車両を走行させる駆動トルクを発生させる走行用モータである。また、モータ１１２は、エンジンを始動させるスタータでもよいし、発電機でもよい。 The motor 112 connected to the inverter device 100 is, for example, a traveling motor that generates driving torque that causes the vehicle to travel. The motor 112 may be a starter that starts the engine or a generator.

コンデンサ１１１は、電源ライン１１３とアースライン１１４との間に配置され、３つの直列回路に並列に接続されている蓄電装置である。コンデンサ１１１は、インバータ装置１００の内部に構成されてもよいし、外部に構成されてもよい。また、コンデンサ１１１は、バッテリでもよい。 The capacitor 111 is a power storage device that is disposed between the power supply line 113 and the earth line 114 and connected in parallel to three series circuits. The capacitor 111 may be configured inside the inverter device 100 or may be configured outside. The capacitor 111 may be a battery.

インバータ装置１００は、スイッチング素子駆動回路１０１〜１０６を備えている。ローサイドのスイッチング素子Ｑ２，Ｑ４，Ｑ６を駆動するスイッチング素子駆動回路１０２，１０４，１０６が、上述の過電流推定回路１３を備えているとよい。ハイサイドのスイッチング素子Ｑ１，Ｑ３，Ｑ５を駆動するスイッチング素子駆動回路１０１，１０３，１０５が、上述の過電流推定回路１３を備えてもよい。 The inverter device 100 includes switching element drive circuits 101 to 106. The switching element drive circuits 102, 104, and 106 that drive the low-side switching elements Q2, Q4, and Q6 may include the above-described overcurrent estimation circuit 13. The switching element driving circuits 101, 103, and 105 that drive the high-side switching elements Q1, Q3, and Q5 may include the above-described overcurrent estimation circuit 13.

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に対して、種々の変形、置換、組み合わせを行うことができる。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made to the above-described embodiments without departing from the scope of the present invention. , Substitutions, combinations can be made.

例えば、過電流推定回路１３は、シャント抵抗２６の電圧降下による過電流検出機能を用いずに、制御電圧Ｖｏｕｔとゲート電圧Ｖｇの電圧差ΔＶの監視結果を用いて、スイッチング素子１４の過電流の発生を推定してもよい。 For example, the overcurrent estimation circuit 13 uses the monitoring result of the voltage difference ΔV between the control voltage Vout and the gate voltage Vg without using the overcurrent detection function due to the voltage drop of the shunt resistor 26, and detects the overcurrent of the switching element 14. The occurrence may be estimated.

また、過電流推定回路１３は、制御電圧Ｖｏｕｔとミラー電圧Ｖｍとの電圧差ΔＶが所定値以上のとき、スイッチング素子１４に過電流が流れていない正常状態であると判定し、制御電圧Ｖｏｕｔとミラー電圧Ｖｍとの電圧差ΔＶが所定値未満のとき、スイッチング素子１４に過電流が流れている異常状態であると判定してもよい（図２参照）。すなわち、ミラー電圧Ｖｍが正常時よりも上昇することによって、制御電圧Ｖｏｕｔとミラー電圧Ｖｍとの電圧差ΔＶが所定値未満になっているときには、過電流が流れているものとみなして、異常状態と判定してもよい。 Further, when the voltage difference ΔV between the control voltage Vout and the mirror voltage Vm is a predetermined value or more, the overcurrent estimation circuit 13 determines that the switching element 14 is in a normal state where no overcurrent flows, and the control voltage Vout When the voltage difference ΔV with respect to the mirror voltage Vm is less than a predetermined value, it may be determined that the switching element 14 is in an abnormal state in which an overcurrent flows (see FIG. 2). That is, when the voltage difference ΔV between the control voltage Vout and the mirror voltage Vm is less than a predetermined value due to the mirror voltage Vm rising from the normal state, it is considered that an overcurrent is flowing, and an abnormal state May be determined.

また、過電流推定回路１３は、スイッチング素子１４に過電流が流れていると判定した場合、上述の実施例のように出力電圧Ｖｏｕｔを制限するのではなく、駆動制御信号Ｓ１を制限することによって、スイッチング素子１４をオフさせる制限部を有するものでもよい。 When the overcurrent estimation circuit 13 determines that an overcurrent flows through the switching element 14, it does not limit the output voltage Vout as in the above-described embodiment, but limits the drive control signal S1. A limiting unit that turns off the switching element 14 may be included.

また、上述の実施形態では、スイッチング素子１４がＮチャネル型の場合を例示したが、本発明は、Ｐチャネル型のスイッチング素子を駆動するスイッチング素子駆動回路にも適用できる。 In the above-described embodiment, the switching element 14 is an N-channel type. However, the present invention can also be applied to a switching element driving circuit that drives a P-channel type switching element.

また、本発明に係る駆動装置の具体例として、モータを駆動するインバータ装置を挙げたが、ＤＣ−ＤＣコンバータなどのスイッチング電源装置でもよい。 Moreover, although the inverter apparatus which drives a motor was mentioned as a specific example of the drive device which concerns on this invention, switching power supply apparatuses, such as a DC-DC converter, may be sufficient.

１〜３スイッチング素子駆動回路
１１制御回路
１２ゲート駆動回路
１３過電流推定回路
１４スイッチング素子
２１ゲート抵抗
２２オペアンプ
２３，２７コンパレータ
２５判定回路
２６シャント抵抗
２９ゲート信号経路
４１スイッチ
１００インバータ装置
１１１コンデンサ
１１２モータ
１１３電源ライン
１１４アースライン
１０１〜１０６スイッチング素子駆動回路
Ｑ１〜Ｑ６スイッチング素子
Ｖｏｕｔ制御電圧
Ｖｇゲート電圧（制御電極の電圧）
ΔＶ制御電圧Ｖｏｕｔとゲート電圧Ｖｇとの電圧差 1-3 Switching element drive circuit 11 Control circuit 12 Gate drive circuit 13 Overcurrent estimation circuit 14 Switching element 21 Gate resistance 22 Operational amplifier 23, 27 Comparator 25 Determination circuit 26 Shunt resistance 29 Gate signal path 41 Switch 100 Inverter device 111 Capacitor 112 Motor 113 Power Line 114 Ground Line 101-106 Switching Element Drive Circuit Q1-Q6 Switching Element Vout Control Voltage Vg Gate Voltage (Control Electrode Voltage)
ΔV Voltage difference between control voltage Vout and gate voltage Vg

Claims

An output unit that outputs a control voltage to the control electrode of the switching element;
Monitoring a voltage difference between the control voltage and the voltage of the control electrode, and based on a change in the voltage difference since the control voltage began to output, a limiting unit that limits the current of the switching element ,
The limiting unit is configured such that a voltage generated by a shunt resistor according to a current flowing through the switching element is higher than a first reference voltage, and a voltage corresponding to the voltage difference after the control voltage starts to be output is a first voltage. A switching element driving circuit that limits a current flowing through the switching element when lower than a reference voltage of 2 .

A first comparator that outputs a first signal indicating that a voltage generated by a shunt resistor is higher than a first reference voltage in accordance with a current flowing through the switching element;
A second comparator that outputs a second signal indicating that a voltage corresponding to the voltage difference from the start of output of the control voltage is lower than a second reference voltage;
The limiting unit limits a current flowing through the switching element by the first signal being input from the first comparator and the second signal being input from the second comparator. 2. The switching element driving circuit according to 1.

The limiting unit limits a current flowing through the switching element based on the first signal and the second signal until a predetermined time elapses after a drive control signal for turning on the switching element is input. The switching element drive circuit according to claim 2.

4. The switching element drive circuit according to claim 2, wherein the limiting unit causes the output unit to output the control voltage for turning off the switching element based on the first signal and the second signal. 5.

5. The switching element drive circuit according to claim 1, wherein the voltage corresponding to the voltage difference is a voltage amplified by an operational amplifier. 6.

A gate resistance between the output unit and the control electrode;
A PNP transistor having a base connected between the gate resistance and the control electrode, and an emitter connected between the gate resistance and the output unit,
5. The switching element drive circuit according to claim 1, wherein the voltage corresponding to the voltage difference is a voltage of a collector of the PNP transistor.

A switching element driving circuit according to any one of claims 1 to 6;
A drive device comprising the switching element.