JP6711059B2

JP6711059B2 - Protection circuit

Info

Publication number: JP6711059B2
Application number: JP2016059055A
Authority: JP
Inventors: 雄太平城
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2016-03-23
Filing date: 2016-03-23
Publication date: 2020-06-17
Anticipated expiration: 2036-03-23
Also published as: JP2017175780A

Description

本明細書では、ＩＧＢＴを過電流から保護する保護回路を開示する。 This specification discloses a protection circuit that protects an IGBT from overcurrent.

オン状態のＩＧＢＴによって高電位配線と低電位配線が短絡され、ＩＧＢＴに対して負荷を介さずに電圧が印加される場合がある。この場合、ＩＧＢＴに過電流が流れる。特許文献１に、ＩＧＢＴを過電流から保護する保護回路が開示されている。この回路は、ＩＧＢＴのセンス端子の電位を検出する。センス端子の電位は、ＩＧＢＴに流れる電流に応じて変化する。したがって、センス端子の電位を検出することは、ＩＧＢＴに流れる電流を検出することに等しい。この保護回路は、センス端子の電位（すなわち、ＩＧＢＴに流れる電流）が基準値を超えたときに、ＩＧＢＴをオフさせる。これによって、ＩＧＢＴを過電流から保護する。 The high potential wiring and the low potential wiring may be short-circuited by the IGBT in the ON state, and a voltage may be applied to the IGBT without passing through a load. In this case, overcurrent flows in the IGBT. Patent Document 1 discloses a protection circuit for protecting an IGBT from overcurrent. This circuit detects the potential of the sense terminal of the IGBT. The potential of the sense terminal changes according to the current flowing in the IGBT. Therefore, detecting the potential of the sense terminal is equivalent to detecting the current flowing in the IGBT. This protection circuit turns off the IGBT when the potential of the sense terminal (that is, the current flowing through the IGBT) exceeds the reference value. This protects the IGBT from overcurrent.

また、特許文献１の保護回路では、ゲート電圧の立ち上がり時に、保護動作を無効化するマスク期間が設けられている。すなわち、保護回路は、マスク期間内にセンス端子の電位が基準値を超えたとしても、ＩＧＢＴをオフさせない。ゲート電圧の立ち上がり時においてはＩＧＢＴの動作が不安定であるので、このようにマスク期間を設けることで、保護回路の誤作動を防止する。 Further, in the protection circuit of Patent Document 1, a mask period for invalidating the protection operation is provided at the rise of the gate voltage. That is, the protection circuit does not turn off the IGBT even if the potential of the sense terminal exceeds the reference value during the mask period. Since the operation of the IGBT is unstable at the rise of the gate voltage, the mask period is provided in this way to prevent malfunction of the protection circuit.

特開２００４−３１２９２４号公報JP, 2004-31924, A

上述したように、ゲート電圧の立ち上がり時においてはＩＧＢＴの動作が不安定である。より具体的には、ゲート電圧の立ち上がり時の電流が流れ始めるタイミングにおいて、ＩＧＢＴに瞬間的に大電流（以下、サージ電流という）が流れる場合がある。サージ電流は短時間で減衰するため、サージ電流のＩＧＢＴに対する負荷は小さい。サージ電流は、ＩＧＢＴの通常動作において生じるので、サージ電流が流れたときに保護回路がＩＧＢＴをオフさせると、ＩＧＢＴの動作に支障が生じる。つまり、サージ電流が流れたときには、ＩＧＢＴをオン状態に維持する必要がある。他方、上述した過電流は、サージ電流よりも長い時間継続して流れる。過電流のＩＧＢＴに対する負荷は大きい。過電流が流れたときにはＩＧＢＴをオフさせる必要がある。つまり、保護回路は、サージ電流が流れた場合にはＩＧＢＴをオフさせず、過電流が流れたときにＩＧＢＴをオフさせる必要がある。 As described above, the operation of the IGBT is unstable when the gate voltage rises. More specifically, a large current (hereinafter referred to as a surge current) may momentarily flow in the IGBT at the timing when the current starts flowing at the rising of the gate voltage. Since the surge current is attenuated in a short time, the load of the surge current on the IGBT is small. Since the surge current is generated in the normal operation of the IGBT, if the protection circuit turns off the IGBT when the surge current flows, the operation of the IGBT is hindered. That is, it is necessary to maintain the IGBT in the ON state when the surge current flows. On the other hand, the above-mentioned overcurrent continues to flow for a longer time than the surge current. The load on the overcurrent IGBT is large. It is necessary to turn off the IGBT when an overcurrent flows. That is, the protection circuit needs to turn off the IGBT when a surge current flows and not turn off the IGBT when an overcurrent flows.

上述したように、特許文献１の保護回路では、ゲート電圧の立ち上がり時のマスク期間において、保護動作を無効化する。このため、サージ電流が流れた場合でも、保護回路はＩＧＢＴをオフさせない。しかしながら、特許文献１の保護回路では、マスク期間内に過電流が流れても、保護動作を行わない。この場合、保護回路は、マスク期間が終了したタイミングでＩＧＢＴをオフさせる。過電流が流れ始めてからＩＧＢＴをオフさせるまでの期間が長いので、ＩＧＢＴに多大な負荷がかかる。特許文献１の保護回路では、ＩＧＢＴを過電流から十分に保護することができない。 As described above, in the protection circuit of Patent Document 1, the protection operation is invalidated in the mask period when the gate voltage rises. Therefore, the protection circuit does not turn off the IGBT even when a surge current flows. However, the protection circuit of Patent Document 1 does not perform the protection operation even if an overcurrent flows during the mask period. In this case, the protection circuit turns off the IGBT at the timing when the mask period ends. Since the period from when the overcurrent starts to flow to when the IGBT is turned off is long, a great load is applied to the IGBT. The protection circuit of Patent Document 1 cannot sufficiently protect the IGBT from overcurrent.

本明細書が開示する保護回路は、ＩＧＢＴを過電流から保護する。この保護回路は、前記ＩＧＢＴのゲートを充放電する制御回路と、前記ゲートが充電されているときに前記ＩＧＢＴのゲート電圧の上昇率を検出するゲート電圧上昇率検出回路と、前記ＩＧＢＴに流れる電流を検出する電流検出回路を有している。前記電流が第１基準値を超えたタイミングの後の一定期間内に前記上昇率が第２基準値を超えている場合に、前記制御回路が前記ゲートを放電する。 The protection circuit disclosed in this specification protects the IGBT from overcurrent. The protection circuit includes a control circuit that charges and discharges the gate of the IGBT, a gate voltage increase rate detection circuit that detects an increase rate of the gate voltage of the IGBT when the gate is charged, and a current that flows in the IGBT. It has a current detection circuit for detecting. The control circuit discharges the gate when the rate of increase exceeds the second reference value within a certain period after the timing when the current exceeds the first reference value.

制御装置がゲートを充電すると、ゲートとエミッタの間の容量が充電されてゲート電圧が上昇する。ゲート電圧が所定値に達すると、ＩＧＢＴに電流が流れ始める。通常動作においては、ＩＧＢＴに電流が流れ始めると、コレクタ−エミッタ間電圧が低下する。すると、ゲートに供給される電荷によって、コレクタ−ゲート間の容量が充電されるようになる。コレクタ−ゲート間の容量が充電されている間は、ゲート−エミッタ間の容量が充電されなくなるので、ゲート電圧が上昇しなくなる。すなわち、ゲート電圧が一定の値で推移する期間が生じる。以下では、この期間をミラー期間といい、ミラー期間中のゲート電圧をミラー電圧という。コレクタ−ゲート間の容量が十分に充電されると、ゲート−エミッタ間の容量が再度充電されるようになり、ゲート電圧が設定値まで上昇する。すなわち、ミラー期間が終了する。このようにゲート電圧が上昇することで、ＩＧＢＴがオンする。以上に説明したように、通常動作においては、ゲートを充電するときに、ゲート電圧が一定に維持されるミラー期間が生じる。 When the controller charges the gate, the capacitance between the gate and the emitter is charged and the gate voltage rises. When the gate voltage reaches a predetermined value, current starts to flow in the IGBT. In normal operation, when a current starts to flow in the IGBT, the collector-emitter voltage drops. Then, the electric charge supplied to the gate charges the collector-gate capacitance. While the capacitance between the collector and the gate is being charged, the capacitance between the gate and the emitter is not charged, so that the gate voltage does not rise. That is, there is a period in which the gate voltage changes at a constant value. Hereinafter, this period is referred to as a mirror period, and the gate voltage during the mirror period is referred to as a mirror voltage. When the collector-gate capacitance is sufficiently charged, the gate-emitter capacitance is charged again, and the gate voltage rises to the set value. That is, the mirror period ends. As the gate voltage rises in this way, the IGBT turns on. As described above, in the normal operation, when the gate is charged, there is a mirror period in which the gate voltage is kept constant.

また、通常動作において、ＩＧＢＴに電流が流れ始めると、ＩＧＢＴに流れる電流が急速に増加する。このため、ミラー期間の初期において、ＩＧＢＴに流れる電流が第１基準値を超える。また、通常動作において、ＩＧＢＴに電流が流れ始めると、ＩＧＢＴにサージ電流が流れる場合がある。サージ電流が流れる場合も、ＩＧＢＴに流れる電流が急速に増加する。この場合にも、ミラー期間の初期において、ＩＧＢＴに流れる電流が第１基準値を超える。サージ電流は、ミラー期間の初期に発生し、ミラー期間の間に減衰する。つまり、ミラー期間の間に、ＩＧＢＴに流れる電流が、瞬間的に大電流まで上昇し、その後短時間で所定の電流まで低下する。制御装置は、ＩＧＢＴに流れる電流が第１基準値を超えると、そのタイミング（以下、基準タイミングという）の後の一定期間内に、ゲート電圧の上昇率が第２基準値を超えるか否かを判定する。上記のように基準タイミングはミラー期間の初期のタイミングであるので、基準タイミングからしばらくの間はミラー期間が継続し、ゲート電圧が一定に保たれる。つまり、通常動作においては、基準タイミングからしばらくの間は、ゲート電圧の上昇率が極めて小さい。したがって、制御装置は、基準タイミングの後の一定期間内に、ゲート電圧の上昇率が第２基準値を超えなかったと判定する。このため、通常動作時は、制御装置はゲートを放電しない。すなわち、通常動作においてサージ電流が発生した場合でも、制御装置はゲートを放電しない。したがって、ＩＧＢＴが通常にオンする。 In addition, in a normal operation, when a current starts to flow in the IGBT, the current flowing in the IGBT rapidly increases. Therefore, at the beginning of the mirror period, the current flowing through the IGBT exceeds the first reference value. Further, in normal operation, when a current starts to flow in the IGBT, a surge current may flow in the IGBT. Even when the surge current flows, the current flowing through the IGBT rapidly increases. Also in this case, the current flowing through the IGBT exceeds the first reference value at the beginning of the mirror period. The surge current occurs early in the mirror period and decays during the mirror period. That is, during the mirror period, the current flowing through the IGBT momentarily rises to a large current and then falls to a predetermined current in a short time. When the current flowing through the IGBT exceeds the first reference value, the control device determines whether the rate of increase of the gate voltage exceeds the second reference value within a certain period after the timing (hereinafter referred to as the reference timing). judge. Since the reference timing is the initial timing of the mirror period as described above, the mirror period continues for a while from the reference timing, and the gate voltage is kept constant. That is, in the normal operation, the rate of increase of the gate voltage is extremely small for a while from the reference timing. Therefore, the control device determines that the increase rate of the gate voltage does not exceed the second reference value within a certain period after the reference timing. Therefore, during normal operation, the controller does not discharge the gate. That is, the control device does not discharge the gate even when a surge current is generated in the normal operation. Therefore, the IGBT is normally turned on.

他方、ＩＧＢＴに対して負荷を介さずに電圧が印加されている状態では、ゲートが充電されてＩＧＢＴに電流が流れ始めても、ＩＧＢＴのコレクタ−エミッタ間電圧が低下しない。ＩＧＢＴに負荷が接続されていないためである。このため、この場合には、ミラー期間が存在せず、ゲートが充電されるのに従ってゲート電圧が連続的に上昇する。また、ＩＧＢＴに流れる電流は、ゲート電圧の上昇に伴って増加する。つまり、この場合には、ゲート電圧とＩＧＢＴに流れる電流が共に連続的に上昇する。ＩＧＢＴに流れる電流が第１基準値を超えると、そのタイミング（すなわち、基準タイミング）以降もゲート電圧が上昇する。制御装置は、基準タイミングの後の一定期間内にゲート電圧の上昇率が第２基準値を超えるか否かを判定する。上述したように、基準タイミング以降もゲート電圧が上昇を継続するので、制御装置はゲート電圧の上昇率が第２基準値を超えていると判定する。したがって、この場合には、制御装置は、ゲートを放電する。このため、ＩＧＢＴがオフする。このため、ＩＧＢＴに過電流が流れることが抑制される。これによって、ＩＧＢＴに過大な負荷が加わることが防止される。 On the other hand, in the state where the voltage is applied to the IGBT without passing through the load, the collector-emitter voltage of the IGBT does not decrease even if the gate is charged and the current starts to flow in the IGBT. This is because the load is not connected to the IGBT. Therefore, in this case, there is no mirror period, and the gate voltage continuously increases as the gate is charged. Further, the current flowing through the IGBT increases as the gate voltage increases. That is, in this case, both the gate voltage and the current flowing through the IGBT continuously increase. When the current flowing through the IGBT exceeds the first reference value, the gate voltage rises after that timing (that is, the reference timing). The control device determines whether or not the rate of increase of the gate voltage exceeds the second reference value within a fixed period after the reference timing. As described above, since the gate voltage continues to increase even after the reference timing, the control device determines that the increase rate of the gate voltage exceeds the second reference value. Therefore, in this case, the controller discharges the gate. Therefore, the IGBT is turned off. Therefore, the overcurrent is suppressed from flowing in the IGBT. This prevents an excessive load from being applied to the IGBT.

以上に説明したように、この保護回路によれば、サージ電流が流れる場合にＩＧＢＴをオフさせず、過電流が流れる場合にＩＧＢＴをオフさせることができる。また、この保護回路によれば、過電流によってＩＧＢＴに流れる電流が第１基準値を超えると短時間でＩＧＢＴをオフさせることができる。したがて、ＩＧＢＴを過電流から好適に保護することができる。 As described above, according to this protection circuit, the IGBT can be turned off when a surge current flows, and the IGBT can be turned off when an overcurrent flows. Further, according to this protection circuit, the IGBT can be turned off in a short time when the current flowing through the IGBT exceeds the first reference value due to the overcurrent. Therefore, the IGBT can be appropriately protected from overcurrent.

インバータ回路１０の回路図。3 is a circuit diagram of the inverter circuit 10. FIG. ゲート制御回路２６の回路図。The circuit diagram of the gate control circuit 26. 通常動作時の各値の変化を示すグラフ。The graph which shows the change of each value at the time of normal operation. 短絡時の各値の変化を示すグラフ。The graph which shows the change of each value at the time of a short circuit.

図１に示すインバータ回路１０は、高電位配線１６と低電位配線１８を有している。高電位配線１６と低電位配線１８の間には、図示しない直流電源によって直流電圧が印加される。高電位配線１６が低電位配線１８に対して高電位となるように直流電圧が印加される。インバータ回路１０は、上記の直流電圧を交流電圧に変換し、その交流電圧をモータ１４に供給する。 The inverter circuit 10 shown in FIG. 1 has a high potential wiring 16 and a low potential wiring 18. A DC voltage is applied between the high potential wiring 16 and the low potential wiring 18 by a DC power source (not shown). A DC voltage is applied so that the high potential wiring 16 has a high potential with respect to the low potential wiring 18. The inverter circuit 10 converts the above DC voltage into an AC voltage and supplies the AC voltage to the motor 14.

高電位配線１６と低電位配線１８の間に、３つのスイッチング回路２０ａ〜２０ｃが接続されている。スイッチング回路２０ａ〜２０ｃのそれぞれは、高電位配線１６と低電位配線１８の間に直列に接続された２つのＩＧＢＴ２２を有している。以下では、高電位配線１６側に配置されているＩＧＢＴ２２をＩＧＢＴ２２ａといい、低電位配線１８側に配置されているＩＧＢＴ２２をＩＧＢＴ２２ｂという。つまり、ＩＧＢＴ２２ａが上アームのＩＧＢＴであり、ＩＧＢＴ２２ｂが下アームのＩＧＢＴである。ＩＧＢＴ２２ａのコレクタが高電位配線１６に接続されており、ＩＧＢＴ２２ａのエミッタがＩＧＢＴ２２ｂのコレクタに接続されており、ＩＧＢＴ２２ｂのエミッタが低電位配線１８に接続されている。 Three switching circuits 20a to 20c are connected between the high potential wiring 16 and the low potential wiring 18. Each of the switching circuits 20a to 20c has two IGBTs 22 connected in series between the high potential wiring 16 and the low potential wiring 18. Hereinafter, the IGBT 22 arranged on the high potential wiring 16 side is referred to as an IGBT 22a, and the IGBT 22 arranged on the low potential wiring 18 side is referred to as an IGBT 22b. That is, the IGBT 22a is the upper arm IGBT, and the IGBT 22b is the lower arm IGBT. The collector of the IGBT 22a is connected to the high potential wiring 16, the emitter of the IGBT 22a is connected to the collector of the IGBT 22b, and the emitter of the IGBT 22b is connected to the low potential wiring 18.

スイッチング回路２０ａ〜２０ｃのそれぞれは、２つのｐｎダイオード２４を有している。一方のｐｎダイオード２４は、ＩＧＢＴ２２ａに対して並列に接続されている。他方のｐｎダイオード２４は、ＩＧＢＴ２２ｂに対して並列に接続されている。以下では、ＩＧＢＴ２２ａに対して並列に接続されているｐｎダイオード２４を、ｐｎダイオード２４ａという。また、ＩＧＢＴ２２ｂに対して並列に接続されているｐｎダイオード２４を、ｐｎダイオード２４ｂという。ｐｎダイオード２４ａのカソードがＩＧＢＴ２２ａのコレクタに接続されており、ｐｎダイオード２４ａのアノードがＩＧＢＴ２２ａのエミッタに接続されている。つまり、ｐｎダイオード２４ａは、カソードが高電位配線１６側を向く向きで接続されている。ｐｎダイオード２４ｂのカソードがＩＧＢＴ２２ｂのコレクタに接続されており、ｐｎダイオード２４ｂのアノードがＩＧＢＴ２２ｂのエミッタに接続されている。つまり、ｐｎダイオード２４ｂは、カソードが高電位配線１６側を向く向きで接続されている。 Each of the switching circuits 20a to 20c has two pn diodes 24. One pn diode 24 is connected in parallel to the IGBT 22a. The other pn diode 24 is connected in parallel with the IGBT 22b. Below, the pn diode 24 connected in parallel to the IGBT 22a is referred to as a pn diode 24a. Further, the pn diode 24 connected in parallel to the IGBT 22b is referred to as a pn diode 24b. The cathode of the pn diode 24a is connected to the collector of the IGBT 22a, and the anode of the pn diode 24a is connected to the emitter of the IGBT 22a. That is, the pn diode 24a is connected such that its cathode faces the high potential wiring 16 side. The cathode of the pn diode 24b is connected to the collector of the IGBT 22b, and the anode of the pn diode 24b is connected to the emitter of the IGBT 22b. That is, the pn diode 24b is connected such that its cathode faces the high potential wiring 16 side.

インバータ回路１０は、３つの中間配線１９（すなわち、１９ａ〜１９ｃ）を有している。スイッチング回路２０ａ〜２０ｃのそれぞれにおいて、ＩＧＢＴ２２ａとＩＧＢＴ２２ｂの間の配線に、対応する１つの中間配線１９が接続されている。各中間配線１９は、ＩＧＢＴ２２ａのエミッタ、ＩＧＢＴ２２ｂのコレクタ、ｐｎダイオード２４ａのアノード及びｐｎダイオード２４ｂのカソードに接続されている。各中間配線１９は、モータ１４に接続されている。 The inverter circuit 10 has three intermediate wirings 19 (that is, 19a to 19c). In each of the switching circuits 20a to 20c, one corresponding intermediate wiring 19 is connected to the wiring between the IGBT 22a and the IGBT 22b. Each intermediate wiring 19 is connected to the emitter of the IGBT 22a, the collector of the IGBT 22b, the anode of the pn diode 24a, and the cathode of the pn diode 24b. Each intermediate wire 19 is connected to the motor 14.

インバータ回路１０は、ゲート制御回路２６を有している。ＩＧＢＴ２２毎に、１つのゲート制御回路２６が設けられている。各ゲート制御回路２６は、対応するＩＧＢＴ２２のゲートに接続されている。各ゲート制御回路２６は、ＩＧＢＴ２２のゲート電圧Ｖｇｅを制御する。これによって、ＩＧＢＴ２２がスイッチングする。その結果、高電位配線１６と低電位配線１８の間に印加されている直流電圧が三相交流電圧に変換され、変換された三相交流電圧が３つの中間配線１９の間に出力される。三相交流電圧は、３つの中間配線１９を介してモータ１４に供給される。 The inverter circuit 10 has a gate control circuit 26. One gate control circuit 26 is provided for each IGBT 22. Each gate control circuit 26 is connected to the gate of the corresponding IGBT 22. Each gate control circuit 26 controls the gate voltage Vge of the IGBT 22. This causes the IGBT 22 to switch. As a result, the DC voltage applied between the high potential wiring 16 and the low potential wiring 18 is converted into a three-phase AC voltage, and the converted three-phase AC voltage is output between the three intermediate wirings 19. The three-phase AC voltage is supplied to the motor 14 via the three intermediate wirings 19.

次に、ゲート制御回路２６の構造を説明する。なお、各ゲート制御回路２６の構造は互いに等しい。したがって、ここでは、１つのゲート制御回路２６について説明する。 Next, the structure of the gate control circuit 26 will be described. The gate control circuits 26 have the same structure. Therefore, only one gate control circuit 26 will be described here.

ゲート制御回路２６は、図２に示す構成を備えている。図２に示すように、ＩＧＢＴ２２は、コレクタ２３ａと、エミッタ２３ｂと、ゲート２３ｄを備えている。なお、図２においては、ＩＧＢＴ２２のエミッタ２３ｂの電位をグランドとして示している。したがって、上アームのＩＧＢＴ２２ａに対するゲート制御回路２６の場合は、図２のグランドは中間配線１９の電位である。また、下アームのＩＧＢＴ２２ｂに対するゲート制御回路２６の場合は、図２のグランドは低電位配線１８の電位である。ＩＧＢＴ２２は、センスエミッタ２３ｃをさらに有している。なお、図１では、センスエミッタ２３ｃの図示が省略されている。センスエミッタ２３ｃは、エミッタ２３ｂよりも小さい電流Ｉｓｅが流れる端子である。ＩＧＢＴ２２がオンすると、コレクタ２３ａからエミッタ２３ｂに電流Ｉｅが流れると同時に、コレクタ２３ａからセンスエミッタ２３ｃに電流Ｉｓｅが流れる。電流Ｉｓｅは、電流Ｉｅよりもはるかに小さい。また、電流Ｉｓｅと電流Ｉｅの比率は略一定である。また、ＩＧＢＴ２２のコレクタ電流Ｉｃは、電流Ｉｅと電流Ｉｓｅを加算した値となる。したがって、電流Ｉｓｅとコレクタ電流Ｉｃの比率は略一定である。すなわち、電流Ｉｓｅはコレクタ電流Ｉｃに略比例する。したがって、センスエミッタ２３ｃに流れる電流Ｉｓｅを検出することで、コレクタ電流Ｉｃを検出することができる。 The gate control circuit 26 has the configuration shown in FIG. As shown in FIG. 2, the IGBT 22 includes a collector 23a, an emitter 23b, and a gate 23d. In FIG. 2, the potential of the emitter 23b of the IGBT 22 is shown as ground. Therefore, in the case of the gate control circuit 26 for the upper arm IGBT 22 a, the ground in FIG. 2 is the potential of the intermediate wiring 19. Further, in the case of the gate control circuit 26 for the IGBT 22b of the lower arm, the ground of FIG. 2 is the potential of the low potential wiring 18. The IGBT 22 further has a sense emitter 23c. The sense emitter 23c is not shown in FIG. The sense emitter 23c is a terminal through which a current Ise smaller than that of the emitter 23b flows. When the IGBT 22 is turned on, a current Ie flows from the collector 23a to the emitter 23b, and at the same time, a current Ise flows from the collector 23a to the sense emitter 23c. The current Ise is much smaller than the current Ie. Further, the ratio of the current Ise and the current Ie is substantially constant. The collector current Ic of the IGBT 22 has a value obtained by adding the current Ie and the current Ise. Therefore, the ratio of the current Ise and the collector current Ic is substantially constant. That is, the current Ise is substantially proportional to the collector current Ic. Therefore, the collector current Ic can be detected by detecting the current Ise flowing through the sense emitter 23c.

図２に示すように、ゲート制御回路２６は、抵抗Ｒ１〜Ｒ３と、制御ＩＣ６０を有している。抵抗Ｒ１は、センスエミッタ２３ｃとエミッタ２３ｂの間に接続されている。抵抗Ｒ２の一端は、ゲート２３ｄに接続されている。抵抗Ｒ２の他端は、制御ＩＣ６０に接続されている。抵抗Ｒ３の一端は、センスエミッタ２３ｃに接続されている。抵抗Ｒ３の他端は、制御ＩＣ６０に接続されている。 As shown in FIG. 2, the gate control circuit 26 has resistors R1 to R3 and a control IC 60. The resistor R1 is connected between the sense emitter 23c and the emitter 23b. One end of the resistor R2 is connected to the gate 23d. The other end of the resistor R2 is connected to the control IC 60. One end of the resistor R3 is connected to the sense emitter 23c. The other end of the resistor R3 is connected to the control IC 60.

制御ＩＣ６０は、制御回路５０、微分回路５２、フィルタ回路５４、コンパレータ３１、ＡＮＤ回路４２、コンパレータ３２及び期間設定回路５６を有している。 The control IC 60 has a control circuit 50, a differentiating circuit 52, a filter circuit 54, a comparator 31, an AND circuit 42, a comparator 32, and a period setting circuit 56.

制御回路５０は、抵抗Ｒ２を介してゲート２３ｄに接続されている。図示していないが、制御回路５０には、ＩＧＢＴ２２のオン・オフを指令する信号（いわゆる、ＰＷＭ信号）が入力される。制御回路５０は、ＰＷＭ信号に従って、ゲート２３ｄを充放電する。これによって、ゲート電圧Ｖｇｅ（すなわち、ゲート２３ｄのエミッタ２３ｂに対する電位）が制御される。また、制御回路５０は、ＡＮＤ回路４２に接続されている。制御回路５０は、ＡＮＤ回路４２から所定の信号を受信すると、ＰＷＭ信号にかかわらずゲート２３ｄを放電する。つまり、ゲート制御回路２６は、ＩＧＢＴ２２の保護回路としても機能する。 The control circuit 50 is connected to the gate 23d via the resistor R2. Although not shown, a signal (a so-called PWM signal) for instructing on/off of the IGBT 22 is input to the control circuit 50. The control circuit 50 charges and discharges the gate 23d according to the PWM signal. Thereby, the gate voltage Vge (that is, the potential of the gate 23d with respect to the emitter 23b) is controlled. The control circuit 50 is also connected to the AND circuit 42. When receiving a predetermined signal from the AND circuit 42, the control circuit 50 discharges the gate 23d regardless of the PWM signal. That is, the gate control circuit 26 also functions as a protection circuit for the IGBT 22.

微分回路５２は、入力端子５２ａと出力端子５２ｂを有している。入力端子５２ａは、ゲート２３ｄに接続されている。出力端子５２ｂは、フィルタ回路５４に接続されている。微分回路５２は、コンデンサＣ１と抵抗Ｒ４を有している。コンデンサＣ１の一方の電極は、入力端子５２ａに接続されている。コンデンサＣ１の他方の電極は、出力端子５２ｂに接続されている。抵抗Ｒ４の一方の電極は、出力端子５２ｂに接続されている。抵抗Ｒ４の他方の電極は、グランド（すなわち、エミッタ２３ｂ）に接続されている。微分回路５２の入力端子５２ａには、ＩＧＢＴ２２のゲート電圧Ｖｇｅが印加される。入力端子５２ａに印加されるゲート電圧Ｖｇｅの微分値（すなわち、ゲート電圧Ｖｇｅの変化率ｄＶｇｅ／ｄｔ）に略比例する電圧Ｖ１が、出力端子５２ｂに印加される。 The differentiating circuit 52 has an input terminal 52a and an output terminal 52b. The input terminal 52a is connected to the gate 23d. The output terminal 52b is connected to the filter circuit 54. The differentiating circuit 52 has a capacitor C1 and a resistor R4. One electrode of the capacitor C1 is connected to the input terminal 52a. The other electrode of the capacitor C1 is connected to the output terminal 52b. One electrode of the resistor R4 is connected to the output terminal 52b. The other electrode of the resistor R4 is connected to the ground (that is, the emitter 23b). The gate voltage Vge of the IGBT 22 is applied to the input terminal 52a of the differentiating circuit 52. A voltage V1 that is substantially proportional to the differential value of the gate voltage Vge applied to the input terminal 52a (that is, the rate of change dVge/dt of the gate voltage Vge) is applied to the output terminal 52b.

フィルタ回路５４は、入力端子５４ａと出力端子５４ｂを有している。入力端子５４ａは、微分回路５２の出力端子５２ｂに接続されている。出力端子５４ｂは、コンパレータ３１に接続されている。フィルタ回路５４は、抵抗Ｒ５とコンデンサＣ２を有している。抵抗Ｒ５の一方の電極は、入力端子５４ａに接続されている。抵抗Ｒ５の他方の電極は、出力端子５４ｂに接続されている。コンデンサＣ２の一方の電極は、出力端子５４ｂに接続されている。コンデンサＣ２の他方の電極は、グランド（すなわち、エミッタ２３ｂ）に接続されている。入力端子５４ａには、上述した電圧Ｖ１が印加される。フィルタ回路５４は、電圧Ｖ１から高周波ノイズを除去した電圧Ｖ２を出力端子５４ｂに印加する。すなわち、電圧Ｖ２は、ゲート電圧Ｖｇｅの変化率ｄＶｇｅ／ｄｔに略比例する。 The filter circuit 54 has an input terminal 54a and an output terminal 54b. The input terminal 54a is connected to the output terminal 52b of the differentiating circuit 52. The output terminal 54b is connected to the comparator 31. The filter circuit 54 has a resistor R5 and a capacitor C2. One electrode of the resistor R5 is connected to the input terminal 54a. The other electrode of the resistor R5 is connected to the output terminal 54b. One electrode of the capacitor C2 is connected to the output terminal 54b. The other electrode of the capacitor C2 is connected to the ground (that is, the emitter 23b). The above-mentioned voltage V1 is applied to the input terminal 54a. The filter circuit 54 applies the voltage V2 obtained by removing the high frequency noise from the voltage V1 to the output terminal 54b. That is, the voltage V2 is substantially proportional to the change rate dVge/dt of the gate voltage Vge.

コンパレータ３１は、非反転入力端子と、反転入力端子と、出力端子を有している。非反転入力端子は、フィルタ回路５４の出力端子５４ｂに接続されている。非反転入力端子には、上述した電圧Ｖ２が印加される。反転入力端子には、固定電圧Ｖｔｈ２が印加されている。出力端子は、ＡＮＤ回路４２に接続されている。コンパレータ３１は、電圧Ｖ２と電圧Ｖｔｈ２に応じて、信号ＣＭＰ１をコンパレータ３１の出力端子に印加する。電圧Ｖ２が電圧Ｖｔｈ２よりも高い場合に信号ＣＭＰ１が高電位となり、電圧Ｖ２が電圧Ｖｔｈ２以下の場合に信号ＣＭＰ１が低電位となる。上述したように、電圧Ｖ２は、ゲート電圧Ｖｇｅの変化率ｄＶｇｅ／ｄｔに比例する。したがって、コンパレータ３１の動作は、変化率ｄＶｇｅ／ｄｔが基準値Ｘ（電圧Ｖｔｈ２に相当する固定値）よりも高いか否かを判定しているに等しい。変化率ｄＶｇｅ／ｄｔが基準値Ｘよりも大きい場合に信号ＣＭＰ１が高電位となり、変化率ｄＶｇｅ／ｄｔが基準値Ｘ以下の場合に信号ＣＭＰ１が低電位となる。 The comparator 31 has a non-inverting input terminal, an inverting input terminal, and an output terminal. The non-inverting input terminal is connected to the output terminal 54b of the filter circuit 54. The above-mentioned voltage V2 is applied to the non-inverting input terminal. A fixed voltage Vth2 is applied to the inverting input terminal. The output terminal is connected to the AND circuit 42. The comparator 31 applies the signal CMP1 to the output terminal of the comparator 31 according to the voltage V2 and the voltage Vth2. The signal CMP1 has a high potential when the voltage V2 is higher than the voltage Vth2, and the signal CMP1 has a low potential when the voltage V2 is equal to or lower than the voltage Vth2. As described above, the voltage V2 is proportional to the change rate dVge/dt of the gate voltage Vge. Therefore, the operation of the comparator 31 is equivalent to determining whether the change rate dVge/dt is higher than the reference value X (fixed value corresponding to the voltage Vth2). When the rate of change dVge/dt is greater than the reference value X, the signal CMP1 has a high potential, and when the rate of change dVge/dt is equal to or less than the reference value X, the signal CMP1 has a low potential.

コンパレータ３２は、非反転入力端子と、反転入力端子と、出力端子を有している。非反転入力端子は、抵抗Ｒ３を介してセンスエミッタ２３ｃに接続されている。非反転入力端子には、センスエミッタ２３ｃの電圧Ｖｓｅが印加される。反転入力端子には、固定電圧Ｖｔｈ１が印加されている。出力端子は、期間設定回路５６に接続されている。コンパレータ３２は、電圧Ｖｓｅと電圧Ｖｔｈ１に応じて、出力端子の電圧を制御する。電圧Ｖｓｅが電圧Ｖｔｈ１以下の場合には、コンパレータ３２は、出力端子をその内部にてグランドに接続する。電圧Ｖｓｅが電圧Ｖｔｈ１よりも高い場合には、コンパレータ３２は、出力端子をグランドから遮断する。上述したように、ＩＧＢＴ２２がオンすると、コレクタ２３ａからセンスエミッタ２３ｃに電流Ｉｓｅが流れる。センスエミッタ２３ｃに流れる電流Ｉｓｅは、抵抗Ｒ１を介してグランドへ流れる。このため、センスエミッタ２３ｃの電圧Ｖｓｅ（すなわち、抵抗Ｒ１の両端間に生じる電位差）は、電流Ｉｓｅに比例する。また、上述したように、電流ＩｓｅはＩＧＢＴ２２のコレクタ電流Ｉｃに比例する。したがって、コンパレータ３２の動作は、コレクタ電流Ｉｃが基準値Ｉｔｈ（電圧Ｖｔｈ１に相当する固定値）よりも高いか否かを判定しているに等しい。コレクタ電流Ｉｃが基準値Ｉｔｈよりも高い場合に、コンパレータ３２の出力端子がグランドから遮断され、コレクタ電流Ｉｃが基準値Ｉｔｈ以下の場合に、コンパレータ３２の出力端子がグランドに接続される。 The comparator 32 has a non-inverting input terminal, an inverting input terminal, and an output terminal. The non-inverting input terminal is connected to the sense emitter 23c via the resistor R3. The voltage Vse of the sense emitter 23c is applied to the non-inverting input terminal. A fixed voltage Vth1 is applied to the inverting input terminal. The output terminal is connected to the period setting circuit 56. The comparator 32 controls the voltage of the output terminal according to the voltage Vse and the voltage Vth1. When the voltage Vse is equal to or lower than the voltage Vth1, the comparator 32 internally connects the output terminal to the ground. When the voltage Vse is higher than the voltage Vth1, the comparator 32 cuts off the output terminal from the ground. As described above, when the IGBT 22 is turned on, the current Ise flows from the collector 23a to the sense emitter 23c. The current Ise flowing through the sense emitter 23c flows to the ground via the resistor R1. Therefore, the voltage Vse of the sense emitter 23c (that is, the potential difference across the resistor R1) is proportional to the current Ise. Further, as described above, the current Ise is proportional to the collector current Ic of the IGBT 22. Therefore, the operation of the comparator 32 is equivalent to determining whether the collector current Ic is higher than the reference value Ith (fixed value corresponding to the voltage Vth1). When the collector current Ic is higher than the reference value Ith, the output terminal of the comparator 32 is cut off from the ground, and when the collector current Ic is the reference value Ith or less, the output terminal of the comparator 32 is connected to the ground.

期間設定回路５６は、入力端子５６ａと出力端子５６ｂを有している。入力端子５６ａは、コンパレータ３２の出力端子に接続されている。出力端子５６ｂは、ＡＮＤ回路４２に接続されている。期間設定回路５６は、定電圧配線３６、抵抗Ｒ６、コンデンサＣ３、コンパレータ３３、コンパレータ３４、及び、ＡＮＤ回路４１を有している。 The period setting circuit 56 has an input terminal 56a and an output terminal 56b. The input terminal 56a is connected to the output terminal of the comparator 32. The output terminal 56b is connected to the AND circuit 42. The period setting circuit 56 includes a constant voltage wiring 36, a resistor R6, a capacitor C3, a comparator 33, a comparator 34, and an AND circuit 41.

定電圧配線３６には、固定電圧Ｖｈが印加されている。抵抗Ｒ６は、定電圧配線３６と入力端子５６ａの間に接続されている。コンデンサＣ３は、入力端子５６ａとグランド（すなわち、エミッタ２３ｂ）の間に接続されている。コンパレータ３２がその出力端子（すなわち、期間設定回路５６の入力端子５６ａ）をグランドに接続していると、入力端子５６ａの電圧がグランド電圧となる。コンパレータ３２が入力端子５６ａをグランドから遮断すると、定電圧配線３６から抵抗Ｒ６を介してコンデンサＣ３に電流が流れる。これによって、コンデンサＣ３が充電され、入力端子５６ａの電圧ＣＭＰ２が徐々に上昇する。この場合、入力端子５６ａの電圧ＣＭＰ２は、定電圧配線３６と同じ電圧Ｖｈまで上昇する。その後、コンパレータ３２が入力端子５６ａをグランドに接続すると、コンデンサＣ３からグランドに電流が流れる。これによって、コンデンサＣ３が放電され、入力端子５６ａの電圧ＣＭＰ２が徐々に低下する。この場合、入力端子５６ａの電圧ＣＭＰ２はグランド電圧まで低下する。このように、入力端子５６ａの電圧ＣＭＰ２は、コンパレータ３２によって制御される。 A fixed voltage Vh is applied to the constant voltage wiring 36. The resistor R6 is connected between the constant voltage wiring 36 and the input terminal 56a. The capacitor C3 is connected between the input terminal 56a and the ground (that is, the emitter 23b). When the comparator 32 has its output terminal (that is, the input terminal 56a of the period setting circuit 56) connected to the ground, the voltage of the input terminal 56a becomes the ground voltage. When the comparator 32 cuts off the input terminal 56a from the ground, a current flows from the constant voltage wiring 36 to the capacitor C3 via the resistor R6. As a result, the capacitor C3 is charged and the voltage CMP2 at the input terminal 56a gradually rises. In this case, the voltage CMP2 at the input terminal 56a rises to the same voltage Vh as the constant voltage wiring 36. After that, when the comparator 32 connects the input terminal 56a to the ground, a current flows from the capacitor C3 to the ground. As a result, the capacitor C3 is discharged and the voltage CMP2 at the input terminal 56a gradually decreases. In this case, the voltage CMP2 at the input terminal 56a drops to the ground voltage. Thus, the voltage CMP2 at the input terminal 56a is controlled by the comparator 32.

コンパレータ３３は、非反転入力端子と、反転入力端子と、出力端子を有している。非反転入力端子は、入力端子５６ａに接続されている。非反転入力端子には、電圧ＣＭＰ２が印加される。非反転入力端子には、固定電圧Ｖｔｈ３が印加されている。電圧Ｖｔｈ３は、電圧Ｖｈよりも低い。出力端子は、ＡＮＤ回路４１に接続されている。コンパレータ３３は、電圧ＣＭＰ２と電圧Ｖｔｈ３に応じて、信号ＣＭＰ３をコンパレータ３３の出力端子に印加する。電圧ＣＭＰ２が電圧Ｖｔｈ３よりも高い場合に信号ＣＭＰ３が高電位となり、電圧ＣＭＰ２が電圧Ｖｔｈ３以下の場合に信号ＣＭＰ３が低電位となる。 The comparator 33 has a non-inverting input terminal, an inverting input terminal, and an output terminal. The non-inverting input terminal is connected to the input terminal 56a. The voltage CMP2 is applied to the non-inverting input terminal. The fixed voltage Vth3 is applied to the non-inverting input terminal. The voltage Vth3 is lower than the voltage Vh. The output terminal is connected to the AND circuit 41. The comparator 33 applies the signal CMP3 to the output terminal of the comparator 33 according to the voltage CMP2 and the voltage Vth3. The signal CMP3 has a high potential when the voltage CMP2 is higher than the voltage Vth3, and the signal CMP3 has a low potential when the voltage CMP2 is equal to or lower than the voltage Vth3.

コンパレータ３４は、非反転入力端子と、反転入力端子と、出力端子を有している。非反転入力端子には、固定電圧Ｖｔｈ４が印加されている。電圧Ｖｔｈ４は、電圧Ｖｔｈ３よりも高く、電圧Ｖｈよりも低い。反転入力端子は、入力端子５６ａに接続されている。反転入力端子には、電圧ＣＭＰ２が印加される。出力端子は、ＡＮＤ回路４１に接続されている。コンパレータ３４は、電圧ＣＭＰ２と電圧Ｖｔｈ４に応じて、信号ＣＭＰ４をコンパレータ３３の出力端子に印加する。電圧ＣＭＰ２が電圧Ｖｔｈ４よりも高い場合に信号ＣＭＰ４が低電位となり、電圧ＣＭＰ２が電圧Ｖｔｈ４以下の場合に信号ＣＭＰ４が高電位となる。 The comparator 34 has a non-inverting input terminal, an inverting input terminal, and an output terminal. The fixed voltage Vth4 is applied to the non-inverting input terminal. The voltage Vth4 is higher than the voltage Vth3 and lower than the voltage Vh. The inverting input terminal is connected to the input terminal 56a. The voltage CMP2 is applied to the inverting input terminal. The output terminal is connected to the AND circuit 41. The comparator 34 applies the signal CMP4 to the output terminal of the comparator 33 according to the voltage CMP2 and the voltage Vth4. The signal CMP4 has a low potential when the voltage CMP2 is higher than the voltage Vth4, and the signal CMP4 has a high potential when the voltage CMP2 is equal to or lower than the voltage Vth4.

ＡＮＤ回路４１は、第１入力端子と、第２入力端子と、出力端子を有している。第１入力端子は、コンパレータ３３の出力端子に接続されている。第１入力端子には、信号ＣＭＰ３が印加される。第２入力端子は、コンパレータ３４の出力端子に接続されている。第２入力端子には、信号ＣＭＰ４が印加される。出力端子は、期間設定回路５６の出力端子５６ｂに接続されている。ＡＮＤ回路４１は、信号ＣＭＰ３と信号ＣＭＰ４応じて、信号ＡＮＤ１を出力端子５６ｂに印加する。信号ＣＭＰ３と信号ＣＭＰ４が共に高電位の場合に信号ＡＮＤ１が高電位となり、その他の場合に信号ＡＮＤ１が低電位となる。 The AND circuit 41 has a first input terminal, a second input terminal, and an output terminal. The first input terminal is connected to the output terminal of the comparator 33. The signal CMP3 is applied to the first input terminal. The second input terminal is connected to the output terminal of the comparator 34. The signal CMP4 is applied to the second input terminal. The output terminal is connected to the output terminal 56b of the period setting circuit 56. The AND circuit 41 applies the signal AND1 to the output terminal 56b according to the signals CMP3 and CMP4. When the signals CMP3 and CMP4 are both at high potential, the signal AND1 is at high potential, and in other cases, the signal AND1 is at low potential.

ＡＮＤ回路４２は、第１入力端子と、第２入力端子と、出力端子を有している。第１入力端子は、コンパレータ３１の出力端子に接続されている。第１入力端子には、信号ＣＭＰ１が印加される。第２入力端子は、期間設定回路５６の出力端子５６ｂに接続されている。第２入力端子には、信号ＡＮＤ１が印加される。ＡＮＤ回路４２の出力端子は、制御回路５０に接続されている。ＡＮＤ回路４２は、信号ＣＭＰ１と信号ＡＮＤ１に応じて、信号ＡＮＤ２を出力端子に印加する。信号ＣＭＰ１と信号ＡＮＤ１が共に高電位の場合に信号ＡＮＤ２が高電位となり、その他の場合に信号ＡＮＤ２が低電位となる。制御回路５０は、信号ＡＮＤ２が高電位となった場合に、ＰＷＭ信号にかかわらずＩＧＢＴ２２のゲート２３ｄを放電させて、ＩＧＢＴ２２を強制的にオフさせる。なお、ＡＮＤ回路４２は、一定の周期で信号ＡＮＤ２を切り換えるか否かの判定を繰り返し実行する。制御回路５０は、複数の判定周期分（例えば、３周期分）の期間に亘って信号ＡＮＤ２が高電位であることを検出した場合に、ＩＧＢＴ２２を強制的にオフさせる。これによって、信号ＡＮＤ２にノイズが重畳した場合における誤動作を防止する。 The AND circuit 42 has a first input terminal, a second input terminal, and an output terminal. The first input terminal is connected to the output terminal of the comparator 31. The signal CMP1 is applied to the first input terminal. The second input terminal is connected to the output terminal 56b of the period setting circuit 56. The signal AND1 is applied to the second input terminal. The output terminal of the AND circuit 42 is connected to the control circuit 50. The AND circuit 42 applies the signal AND2 to the output terminal according to the signal CMP1 and the signal AND1. When both the signal CMP1 and the signal AND1 have a high potential, the signal AND2 has a high potential, and in other cases, the signal AND2 has a low potential. When the signal AND2 has a high potential, the control circuit 50 discharges the gate 23d of the IGBT 22 regardless of the PWM signal to forcibly turn off the IGBT 22. The AND circuit 42 repeatedly determines whether or not to switch the signal AND2 at a constant cycle. The control circuit 50 forcibly turns off the IGBT 22 when it detects that the signal AND2 is at a high potential for a period of a plurality of determination cycles (for example, three cycles). This prevents malfunctions when noise is superimposed on the signal AND2.

次に、ゲート制御回路２６の動作について説明する。図３は、通常時（過電流が流れないとき）のＩＧＢＴ２２をオンさせる動作を示している。なお、通常時の動作は、図１に示すように直列に接続されている２つのＩＧＢＴ２２の両方がオフしている状態から、一方のＩＧＢＴ２２をオンさせる動作である。このように、一方のＩＧＢＴ２２をオンさせると、他方のＩＧＢＴ２２に並列に接続されているｐｎダイオード２４がリカバリ電流を生じさせる場合がある。例えば、上アームのＩＧＢＴ２２ａをオンさせる場合には、下アームのｐｎダイオード２４ｂがリカバリ電流を生じさせる場合がある。この場合、リカバリ電流が上アームのＩＧＢＴ２２ａに流れる。また、下アームのＩＧＢＴ２２ｂをオンさせる場合には、上アームのｐｎダイオード２４ａがリカバリ電流を生じさせる場合がある。この場合、リカバリ電流が下アームのＩＧＢＴ２２ｂに流れる。このため、ＩＧＢＴ２２をオンさせるのと略同時に高電流（以下、サージ電流という場合がある）がＩＧＢＴ２２に流れる。ＩＧＢＴ２２に流れるサージ電流は、短時間で減衰する。以下、図３を用いて、サージ電流が流れる場合のゲート制御回路２６の動作について説明する。 Next, the operation of the gate control circuit 26 will be described. FIG. 3 shows an operation of turning on the IGBT 22 in a normal time (when no overcurrent flows). The normal operation is an operation of turning on one IGBT 22 from a state where both of the two IGBTs 22 connected in series are off as shown in FIG. In this way, when one of the IGBTs 22 is turned on, the pn diode 24 connected in parallel to the other IGBT 22 may generate a recovery current. For example, when the upper arm IGBT 22a is turned on, the lower arm pn diode 24b may cause a recovery current. In this case, the recovery current flows through the IGBT 22a of the upper arm. When the lower arm IGBT 22b is turned on, the upper arm pn diode 24a may generate a recovery current. In this case, the recovery current flows through the IGBT 22b of the lower arm. Therefore, a high current (hereinafter, sometimes referred to as a surge current) flows into the IGBT 22 almost at the same time when the IGBT 22 is turned on. The surge current flowing in the IGBT 22 is attenuated in a short time. The operation of the gate control circuit 26 when a surge current flows will be described below with reference to FIG.

図３において、タイミングｔ１よりも前の期間においては、制御回路５０がＩＧＢＴ２２のゲート２３ｄをグランドに接続している。このため、ゲート電圧Ｖｇｅが略０Ｖとなっており、ＩＧＢＴ２２がオフしている（すなわち、コレクタ電流Ｉｃが略０Ａとなっている）。したがって、コンパレータ３２は電圧Ｖｓｅ（すなわち、コレクタ電流Ｉｃ）が電圧Ｖｔｈ１（すなわち、基準値Ｉｔｈ）よりも低いと判定する。このため、コンパレータ３２によって電圧ＣＭＰ２が略０Ｖに制御される。電圧ＣＭＰ２が略０Ｖであるので、コンパレータ３３は電圧ＣＭＰ２が電圧Ｖｔｈ３よりも低いと判定する。したがって、信号ＣＭＰ３が低電位となる。また、電圧ＣＭＰ２が略０Ｖであるので、コンパレータ３４は電圧ＣＭＰ２が電圧Ｖｔｈ４よりも低いと判定する。したがって、信号ＣＭＰ４が高電位となる。信号ＣＭＰ３が低電位なので、信号ＡＮＤ１も低電位となる。信号ＡＮＤ１が低電位なので、信号ＡＮＤ２も低電位となる。 In FIG. 3, the control circuit 50 connects the gate 23d of the IGBT 22 to the ground in a period before the timing t1. Therefore, the gate voltage Vge is about 0 V, and the IGBT 22 is off (that is, the collector current Ic is about 0 A). Therefore, the comparator 32 determines that the voltage Vse (that is, the collector current Ic) is lower than the voltage Vth1 (that is, the reference value Ith). Therefore, the comparator 32 controls the voltage CMP2 to approximately 0V. Since the voltage CMP2 is approximately 0V, the comparator 33 determines that the voltage CMP2 is lower than the voltage Vth3. Therefore, the signal CMP3 has a low potential. Further, since the voltage CMP2 is approximately 0V, the comparator 34 determines that the voltage CMP2 is lower than the voltage Vth4. Therefore, the signal CMP4 has a high potential. Since the signal CMP3 has a low potential, the signal AND1 also has a low potential. Since the signal AND1 has a low potential, the signal AND2 also has a low potential.

タイミングｔ１において、ＰＷＭ信号に基づいて、制御回路５０がゲート２３ｄの充電を開始する。すなわち、制御回路５０からゲート２３ｄに電流（すなわち、電荷）が供給され、ゲート２３ｄが徐々に充電される。ここでは、ゲート２３ｄとエミッタ２３ｂの間の容量が充電される。このため、タイミングｔ１の直後（タイミングｔ１とタイミングｔ２の間の期間）に、ゲート電圧Ｖｇｅが徐々に上昇する。ゲート電圧Ｖｇｅが上昇しているので、この期間ではゲート電圧Ｖｇｅの変化率（上昇率）ｄＶｇｅ／ｄｔが大きくなる。上述した基準値Ｘ（変化率ｄＶｇｅ／ｄｔに対する基準値）は、正常にＩＧＢＴ２２がオンするときのゲート電圧の上昇率よりも低い値に設定されている。したがって、この期間では、コンパレータ３１が、電圧Ｖ２（すなわち、上昇率ｄＶｇｅ／ｄｔ）が電圧Ｖｔｈ２（すなわち、基準値Ｘ）よりも高いと判定する。このため、タイミングｔ１の直後に、信号ＣＭＰ１が高電位となる。タイミングｔ１の直後の期間では、まだ、ＩＧＢＴ２２にコレクタ電流Ｉｃ及び電流Ｉｓｅは流れない。したがって、信号ＣＭＰ２、ＣＭＰ３、ＣＭＰ４、ＡＮＤ１及びＡＮＤ２はタイミングｔ１において変化しない。 At timing t1, the control circuit 50 starts charging the gate 23d based on the PWM signal. That is, a current (that is, electric charge) is supplied from the control circuit 50 to the gate 23d, and the gate 23d is gradually charged. Here, the capacitance between the gate 23d and the emitter 23b is charged. Therefore, the gate voltage Vge gradually increases immediately after the timing t1 (the period between the timing t1 and the timing t2). Since the gate voltage Vge is rising, the change rate (rate of increase) dVge/dt of the gate voltage Vge is large during this period. The reference value X (reference value for the rate of change dVge/dt) described above is set to a value lower than the rate of increase of the gate voltage when the IGBT 22 normally turns on. Therefore, in this period, the comparator 31 determines that the voltage V2 (that is, the rate of increase dVge/dt) is higher than the voltage Vth2 (that is, the reference value X). Therefore, the signal CMP1 has a high potential immediately after the timing t1. In the period immediately after the timing t1, the collector current Ic and the current Ise do not flow in the IGBT 22 yet. Therefore, the signals CMP2, CMP3, CMP4, AND1 and AND2 do not change at the timing t1.

タイミングｔ２において、ゲート電圧Ｖｇｅがミラー電圧Ｖｍに達する。すると、ＩＧＢＴ２２にコレクタ電流Ｉｃが流れ始める。ｐｎダイオード２４のリカバリ電流の影響によって、タイミングｔ２の直後にＩＧＢＴ２２にサージ電流が流れる。このため、タイミングｔ２の直後に、コレクタ電流Ｉｃが急激に増加する。また、コレクタ電流Ｉｃが流れ始めると、ＩＧＢＴ２２のコレクタ２３ａとエミッタ２３ｂの間の電圧Ｖｃｅが徐々に小さくなる。すると、コレクタ２３ａとゲート２３ｄの間の容量が充電されるようになり、ゲート２３ｄとエミッタ２３ｂの間の容量が充電されなくなる。このため、タイミングｔ２以降に、ゲート電圧Ｖｇｅがミラー電圧Ｖｍで略一定に維持される。タイミングｔ２からタイミングｔ６までの期間Ｔｍはミラー期間である。ミラー期間Ｔｍの間は、ゲート電圧Ｖｇｅがミラー電圧Ｖｍに維持される。また、ミラー期間Ｔｍの間は、ゲート電圧Ｖｇｅの上昇率ｄＶｇｅ／ｄｔが、略ゼロであり、基準値Ｘよりも小さい。したがって、ミラー期間Ｔｍの間は、信号ＣＭＰ１が低電位となる。 At timing t2, the gate voltage Vge reaches the mirror voltage Vm. Then, the collector current Ic starts to flow in the IGBT 22. Due to the influence of the recovery current of the pn diode 24, a surge current flows in the IGBT 22 immediately after the timing t2. Therefore, the collector current Ic rapidly increases immediately after the timing t2. Further, when the collector current Ic starts to flow, the voltage Vce between the collector 23a and the emitter 23b of the IGBT 22 gradually decreases. Then, the capacitance between the collector 23a and the gate 23d is charged, and the capacitance between the gate 23d and the emitter 23b is no longer charged. Therefore, after the timing t2, the gate voltage Vge is maintained substantially constant at the mirror voltage Vm. A period Tm from timing t2 to timing t6 is a mirror period. During the mirror period Tm, the gate voltage Vge is maintained at the mirror voltage Vm. Further, during the mirror period Tm, the rate of increase dVge/dt of the gate voltage Vge is substantially zero, which is smaller than the reference value X. Therefore, the signal CMP1 has a low potential during the mirror period Tm.

上述したように、タイミングｔ２の直後にコレクタ電流Ｉｃが急増する。タイミングｔ２の後のタイミングｔ３において、コレクタ電流Ｉｃが基準値Ｉｔｈを超える。すると、コンパレータ３２が、電圧Ｖｓｅ（すなわち、コレクタ電流Ｉｃ）が電圧Ｖｔｈ１（すなわち、基準値Ｉｔｈ）より高いと判定する。このため、コンパレータ３２は、その出力端子（すなわち、期間設定回路５６の入力端子５６ａ）をグランドから遮断する。このため、定電圧配線３６から抵抗Ｒ６を介してコンデンサＣ３に電流が流れる。このため、タイミングｔ３以降に、電圧ＣＭＰ２が徐々に上昇する。電圧ＣＭＰ２は、ミラー期間Ｔｍの間に徐々に上昇する。 As described above, the collector current Ic rapidly increases immediately after the timing t2. At timing t3 after timing t2, the collector current Ic exceeds the reference value Ith. Then, the comparator 32 determines that the voltage Vse (that is, the collector current Ic) is higher than the voltage Vth1 (that is, the reference value Ith). Therefore, the comparator 32 cuts off its output terminal (that is, the input terminal 56a of the period setting circuit 56) from the ground. Therefore, a current flows from the constant voltage wiring 36 to the capacitor C3 via the resistor R6. Therefore, the voltage CMP2 gradually increases after the timing t3. The voltage CMP2 gradually rises during the mirror period Tm.

タイミングｔ４において、電圧ＣＭＰ２が電圧Ｖｔｈ３を超える。すると、コンパレータ３３が、信号ＣＭＰ３を低電位から高電位に切り換える。すると、信号ＣＭＰ３と信号ＣＭＰ４が共に高電位となるので、ＡＮＤ回路４１が信号ＡＮＤ１を低電位から高電位に切り換える。タイミングｔ４はミラー期間Ｔｍ内のタイミングであるので、タイミングｔ４においては信号ＣＭＰ１が低電位となっている。このため、信号ＡＮＤ１が高電位となっても、ＡＮＤ回路４２は信号ＡＮＤ２を低電位に維持する。 At timing t4, the voltage CMP2 exceeds the voltage Vth3. Then, the comparator 33 switches the signal CMP3 from the low potential to the high potential. Then, both the signal CMP3 and the signal CMP4 have a high potential, so that the AND circuit 41 switches the signal AND1 from a low potential to a high potential. Since the timing t4 is a timing within the mirror period Tm, the signal CMP1 has a low potential at the timing t4. Therefore, the AND circuit 42 maintains the signal AND2 at a low potential even when the signal AND1 has a high potential.

コレクタ電流Ｉｃは、ミラー期間Ｔｍ内でピーク値Ｉｐに達し、その後、急速に低下する。コレクタ電流Ｉｃは、安定値まで低下し、その後は、緩やかに上昇する。 The collector current Ic reaches the peak value Ip within the mirror period Tm, and then rapidly decreases. The collector current Ic decreases to a stable value, and then gradually increases.

電圧ＣＭＰ２は、ミラー期間Ｔｍ内のタイミングｔ５において、電圧Ｖｔｈ４を超える。すると、コンパレータ３４が、信号ＣＭＰ４を高電位から低電位に切り換える。すると、ＡＮＤ回路４１が信号ＡＮＤ１を高電位から低電位に切り換える。 The voltage CMP2 exceeds the voltage Vth4 at the timing t5 within the mirror period Tm. Then, the comparator 34 switches the signal CMP4 from the high potential to the low potential. Then, the AND circuit 41 switches the signal AND1 from the high potential to the low potential.

その後のタイミングｔ６において、コレクタ２３ａとゲート２３ｄの間の容量の充電が完了し、再度、ゲート２３ｄとエミッタ２３ｂの間の容量が充電されるようになる。このため、タイミングｔ６においてミラー期間Ｔｍが終了し、タイミングｔ６以降にゲート電圧Ｖｇｅが上昇する。このため、ゲート電圧Ｖｇｅの上昇率ｄＶｇｅ／ｄｔが高くなり、コンパレータ３１が信号ＣＭＰ１を低電位から高電位に切り換える。信号ＣＭＰ１が高電位となっても、タイミングｔ６においては、信号ＡＮＤ１が低電位であるので、信号ＡＮＤ２が低電位に維持される。 At timing t6 thereafter, the charging of the capacitance between the collector 23a and the gate 23d is completed, and the capacitance between the gate 23d and the emitter 23b is charged again. Therefore, the mirror period Tm ends at the timing t6, and the gate voltage Vge increases after the timing t6. Therefore, the rate of increase dVge/dt of the gate voltage Vge becomes high, and the comparator 31 switches the signal CMP1 from the low potential to the high potential. Even when the signal CMP1 has a high potential, the signal AND1 has a low potential at the timing t6, and thus the signal AND2 is maintained at a low potential.

その後のタイミングｔ７においてゲート電圧Ｖｇｅが目標電圧まで達すると、タイミングｔ７以降は制御回路５０がゲート電圧Ｖｇｅを目標電圧に維持する。したがって、タイミングｔ７において、コンパレータ３１は信号ＣＭＰ１を高電位から低電位に切り換える。 When the gate voltage Vge reaches the target voltage at the subsequent timing t7, the control circuit 50 maintains the gate voltage Vge at the target voltage after the timing t7. Therefore, at the timing t7, the comparator 31 switches the signal CMP1 from the high potential to the low potential.

以上に説明したように、このゲート制御回路２６では、タイミングｔ２でコレクタ電流Ｉｃが流れ始めると、その後の期間Ｔ１（タイミングｔ４からタイミングｔ５までの期間）において、期間設定回路５６が信号ＡＮＤ１を高電位に維持する。このため、期間Ｔ１において信号ＣＭＰ１が高電位となれば（すなわち、ゲート電圧Ｖｇｅの上昇率ｄＶｇｅ／ｄｔが基準値Ｘよりも高くなれば）、信号ＡＮＤ２が高電位となり、ＩＧＢＴ２２が強制的にオフされる。しかしながら、期間Ｔ１は、ミラー期間Ｔｍ内に設定されている。つまり、通常動作時において、期間Ｔ１がミラー期間Ｔｍ内に含まれるように、電圧Ｖｈ、抵抗Ｒ６の抵抗値、コンデンサＣ３の容量、電圧Ｖｔｈ３及び電圧Ｖｔｈ４が設定されている。このため、通常動作においては、期間Ｔ１の間に信号ＣＭＰ１が高電位となることはない。したがって、図３のように、通常動作においては、信号ＡＮＤ２が低電位に維持され、ＩＧＢＴ２２が強制的にオフされることはない。ゲート制御回路２６は、ＩＧＢＴ２２にサージ電流が流れても、ＩＧＢＴ２２をオフさせない。したがって、ＩＧＢＴ２２の誤動作を防止することができる。 As described above, in the gate control circuit 26, when the collector current Ic starts flowing at the timing t2, the period setting circuit 56 sets the signal AND1 high during the subsequent period T1 (the period from the timing t4 to the timing t5). Keep at potential. Therefore, if the signal CMP1 has a high potential in the period T1 (that is, the rate of increase dVge/dt of the gate voltage Vge is higher than the reference value X), the signal AND2 has a high potential and the IGBT 22 is forcibly turned off. To be done. However, the period T1 is set within the mirror period Tm. That is, in the normal operation, the voltage Vh, the resistance value of the resistor R6, the capacitance of the capacitor C3, the voltage Vth3, and the voltage Vth4 are set so that the period T1 is included in the mirror period Tm. Therefore, in normal operation, the signal CMP1 does not have a high potential during the period T1. Therefore, as shown in FIG. 3, in the normal operation, the signal AND2 is maintained at the low potential, and the IGBT 22 is not forcibly turned off. The gate control circuit 26 does not turn off the IGBT 22 even if a surge current flows through the IGBT 22. Therefore, malfunction of the IGBT 22 can be prevented.

次に、短絡時（過電流時）のゲート制御回路２６の動作について説明する。図１において、直列に接続された２つのＩＧＢＴ２２のうちの一方がオンしている状態において、他方のＩＧＢＴ２２をオンさせると、高電位配線１６と低電位配線１８の間が短絡する。何等かの誤作動等によって、このような短絡が発生する場合がある。短絡が生じると、直列に接続された２つのＩＧＢＴ２２に過電流が流れる。短絡による過電流は、サージ電流とは異なり、自然に減衰することがない。短絡による過電流は、ＩＧＢＴ２２がオンしている間に増加し、ＩＧＢＴ２２に高い負荷がかかる。したがって、短絡が生じた場合には、ＩＧＢＴ２２をできる限り速くオフさせる必要がある。以下、図４を用いて、短絡時のゲート制御回路２６の動作について説明する。 Next, the operation of the gate control circuit 26 at the time of short circuit (at the time of overcurrent) will be described. In FIG. 1, when one of the two IGBTs 22 connected in series is turned on and the other IGBT 22 is turned on, the high potential wiring 16 and the low potential wiring 18 are short-circuited. Such a short circuit may occur due to some malfunction or the like. When a short circuit occurs, an overcurrent flows through the two IGBTs 22 connected in series. Unlike a surge current, an overcurrent due to a short circuit does not naturally decay. The overcurrent due to the short circuit increases while the IGBT 22 is on, and the IGBT 22 is heavily loaded. Therefore, when a short circuit occurs, it is necessary to turn off the IGBT 22 as quickly as possible. The operation of the gate control circuit 26 at the time of short circuit will be described below with reference to FIG.

図４のタイミングｔ２までの動作は、図３の動作と等しい。タイミングｔ２でゲート電圧Ｖｇｅがミラー電圧Ｖｍに達すると、コレクタ電流Ｉｃが流れ始める。これにより、高電位配線１６と低電位配線１８の間が短絡する。このため、タイミングｔ２以降にコレクタ電流Ｉｃが急激に上昇する。また、短絡状態においては、高電位配線１６と低電位配線１８の間の電圧が、モータ１４に印加されず、２つのＩＧＢＴ２２に印加される。したがって、コレクタ電流Ｉｃが増加しても、ＩＧＢＴ２２のコレクタ２３ａとエミッタ２３ｂの間の電圧Ｖｃｅが低下しない。このため、ゲート電圧Ｖｇｅがミラー電圧Ｖｍに達したタイミングｔ２以降も、ゲート電圧Ｖｇｅが継続して上昇する。すなわち、短絡時には、ミラー期間が存在しない。このため、タイミングｔ２以降も、信号ＣＭＰ１が高電位に維持される。 The operation up to timing t2 in FIG. 4 is the same as the operation in FIG. When the gate voltage Vge reaches the mirror voltage Vm at the timing t2, the collector current Ic starts to flow. As a result, the high potential wiring 16 and the low potential wiring 18 are short-circuited. Therefore, the collector current Ic rapidly increases after the timing t2. Further, in the short circuit state, the voltage between the high potential wiring 16 and the low potential wiring 18 is not applied to the motor 14 but is applied to the two IGBTs 22. Therefore, even if the collector current Ic increases, the voltage Vce between the collector 23a and the emitter 23b of the IGBT 22 does not decrease. Therefore, the gate voltage Vge continues to increase even after the timing t2 when the gate voltage Vge reaches the mirror voltage Vm. That is, when there is a short circuit, there is no mirror period. Therefore, the signal CMP1 is maintained at the high potential even after the timing t2.

その後のタイミングｔ８において、コレクタ電流Ｉｃが基準値Ｉｔｈを超える。このため、コンパレータ３２が、その出力端子（すなわち、期間設定回路５６の入力端子５６ａ）をグランドから遮断する。このため、定電圧配線３６から抵抗Ｒ６を介してコンデンサＣ３に電流が流れる。このため、タイミングｔ８以降に、電圧ＣＭＰ２が徐々に上昇する。 At the subsequent timing t8, the collector current Ic exceeds the reference value Ith. Therefore, the comparator 32 cuts off its output terminal (that is, the input terminal 56a of the period setting circuit 56) from the ground. Therefore, a current flows from the constant voltage wiring 36 to the capacitor C3 via the resistor R6. Therefore, the voltage CMP2 gradually increases after the timing t8.

タイミングｔ９において、電圧ＣＭＰ２が電圧Ｖｔｈ３を超える。すると、コンパレータ３３が、信号ＣＭＰ３を低電位から高電位に切り換える。すると、信号ＣＭＰ３と信号ＣＭＰ４が共に高電位となるので、ＡＮＤ回路４１が信号ＡＮＤ１を低電位から高電位に切り換える。すると、信号ＣＭＰ１と信号ＡＮＤ１が共に高電位となるので、ＡＮＤ回路４２が信号ＡＮＤ２を低電位から高電位に切り換える。したがって、制御回路５０が、信号ＡＮＤ２が高電位であることを検出する。上述したように、制御回路５０は、ノイズによる誤動作防止のために、複数の判定周期にわたって信号ＡＮＤ２が高電位になっている場合に、ＩＧＢＴ２２を強制的にオフする。したがって、タイミングｔ９から複数の判定周期が経過したタイミングｔ１０で、制御回路５０が、ＩＧＢＴ２２のゲート２３ｄをグランドに接続し、ゲート２３ｄを放電させる。このため、タイミングｔ１０以降に、ゲート電圧Ｖｇｅが低下し、それに伴ってコレクタ電流Ｉｃが低下する。これによって、ＩＧＢＴ２２が過電流から保護される。 At timing t9, the voltage CMP2 exceeds the voltage Vth3. Then, the comparator 33 switches the signal CMP3 from the low potential to the high potential. Then, both the signal CMP3 and the signal CMP4 have a high potential, so that the AND circuit 41 switches the signal AND1 from a low potential to a high potential. Then, since both the signal CMP1 and the signal AND1 have a high potential, the AND circuit 42 switches the signal AND2 from a low potential to a high potential. Therefore, the control circuit 50 detects that the signal AND2 has a high potential. As described above, the control circuit 50 forcibly turns off the IGBT 22 when the signal AND2 is at the high potential over a plurality of determination cycles in order to prevent malfunction due to noise. Therefore, the control circuit 50 connects the gate 23d of the IGBT 22 to the ground and discharges the gate 23d at the timing t10 when a plurality of determination cycles have passed from the timing t9. Therefore, after the timing t10, the gate voltage Vge decreases, and the collector current Ic decreases accordingly. This protects the IGBT 22 from overcurrent.

以上に説明したように、このゲート制御回路２６では、短絡時において、コレクタ電流Ｉｃが流れ始めたタイミングｔ２から短時間で、ゲート２３ｄの放電を開始することができる。このため、短絡時に流れる過電流を抑制することができる。従来技術のように、通常時のオン動作に必要な期間（すなわち、図３のタイミングｔ１からタイミングｔ７までの期間）が経過するのを待機していると、短絡時に、待機時間の間にコレクタ電流Ｉｃが極めて大きい値まで増加し、ＩＧＢＴに高い負荷が加わる。実施例のゲート制御回路２６では、短絡時に、通常時のオン動作に必要な期間の経過を待つことなくゲート２３ｄを放電するので、コレクタ電流Ｉｃの増加を抑制することができる。特に、実施例のゲート制御回路２６では、通常時のミラー期間Ｔｍの最後のタイミングｔ６よりも早いタイミングで、短絡時にゲート２３ｄの放電を開始することができる。したがって、短絡時にコレクタ電流Ｉｃの増加をより抑制することができる。したがって、実施例のゲート制御回路２６によれば、ＩＧＢＴ２２を過電流から好適に保護することができる。 As described above, in the gate control circuit 26, at the time of short circuit, the discharge of the gate 23d can be started within a short time from the timing t2 when the collector current Ic starts to flow. Therefore, it is possible to suppress the overcurrent that flows when a short circuit occurs. When waiting for the period required for the ON operation at the normal time (that is, the period from the timing t1 to the timing t7 in FIG. 3) to pass as in the prior art, when the short circuit occurs, the collector The current Ic increases to a very large value and a high load is applied to the IGBT. In the gate control circuit 26 of the embodiment, at the time of short circuit, the gate 23d is discharged without waiting for the elapse of the period required for the ON operation at the normal time, so that the increase of the collector current Ic can be suppressed. Particularly, in the gate control circuit 26 of the embodiment, the discharge of the gate 23d can be started at the time of a short circuit at a timing earlier than the last timing t6 of the mirror period Tm in the normal time. Therefore, it is possible to further suppress an increase in the collector current Ic during a short circuit. Therefore, according to the gate control circuit 26 of the embodiment, the IGBT 22 can be preferably protected from the overcurrent.

実施例の構成要素と請求項の構成要素との関係について説明する。実施例の制御回路５０は、請求項の制御回路の一例である。実施例の微分回路５２、フィルタ回路５４及びコンパレータ３１は、請求項のゲート電圧上昇率検出回路の一例である。実施例の抵抗Ｒ１、抵抗Ｒ２及びコンパレータ３２は、請求項の電流検出回路の一例である。実施例の期間Ｔ１は、請求項の一定期間の一例である。 The relationship between the components of the embodiment and the components of the claims will be described. The control circuit 50 of the embodiment is an example of the control circuit in the claims. The differentiating circuit 52, the filter circuit 54, and the comparator 31 of the embodiment are examples of the gate voltage increase rate detecting circuit in the claims. The resistor R1, the resistor R2, and the comparator 32 in the embodiment are examples of the current detection circuit in the claims. The period T1 in the embodiment is an example of the fixed period in the claims.

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。 Although the embodiments have been described in detail above, these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in the present specification or the drawings exert technical utility alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Further, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and achieving the one object among them has technical utility.

１０：インバータ回路
１４：モータ
１６：高電位配線
１８：低電位配線
１９：中間配線
２２：ＩＧＢＴ
２３ａ：コレクタ
２３ｂ：エミッタ
２３ｃ：センスエミッタ
２３ｄ：ゲート
２４：ｐｎダイオード
２６：ゲート制御回路
３１−３４：コンパレータ
３６：定電圧配線
４１−４２：ＡＮＤ回路
５０：制御回路
５２：微分回路
５４：フィルタ回路
５６：期間設定回路 10 :Inverter circuit 14 :Motor 16 :High potential wiring 18 :Low potential wiring 19 :Intermediate wiring 22 :IGBT
23a: collector 23b: emitter 23c: sense emitter 23d: gate 24: pn diode 26: gate control circuit 31-34: comparator 36: constant voltage wiring 41-42: AND circuit 50: control circuit 52: differentiating circuit 54: filter circuit 56: Period setting circuit

Claims

A protection circuit for protecting the IGBT from overcurrent,
A control circuit for charging and discharging the gate of the IGBT,
A gate voltage increase rate detection circuit for detecting an increase rate of the gate voltage of the IGBT when the gate is being charged;
A current detection circuit for detecting a current flowing through the IGBT,
Have
The control circuit discharges the gate when the rate of increase exceeds a second reference value within a certain period after the timing when the current exceeds the first reference value ,
The certain period is set within a mirror period in the normal operation of the IGBT,
Protection circuit.