JP5223758B2 - Driving circuit for power conversion circuit - Google Patents
Driving circuit for power conversion circuit Download PDFInfo
- Publication number
- JP5223758B2 JP5223758B2 JP2009091668A JP2009091668A JP5223758B2 JP 5223758 B2 JP5223758 B2 JP 5223758B2 JP 2009091668 A JP2009091668 A JP 2009091668A JP 2009091668 A JP2009091668 A JP 2009091668A JP 5223758 B2 JP5223758 B2 JP 5223758B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- power conversion
- conversion circuit
- power switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 4
- 238000007599 discharging Methods 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
本発明は、電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ駆動する電力変換回路の駆動回路に関する。 The present invention relates to a drive circuit for a power conversion circuit that drives on / off a voltage-controlled switching element included in the power conversion circuit.
この種の駆動回路としては、例えば下記特許文献1に見られるように、絶縁ゲートバイポーラトランジスタ(IGBT)のエミッタ及びゲート間に、ゲートの電圧を所定電圧にクランプするためのツェナーダイオードとトランジスタとを接続し、IGBTのコレクタ電流が規定値以上となる場合にトランジスタをオン状態とするものも提案されている。これにより、IGBTのコレクタ電流が、その信頼性の低下を招きかねない値となる場合に、ゲートの電圧を低下させることができ、ひいてはコレクタ電流を制限することができる。
As this type of driving circuit, for example, as seen in
ところで、IGBTのコレクタ電流が規定値以上となってから、実際にトランジスタをオンすることでツェナーダイオードによるゲート電圧のクランプ処理がなされるまでにはタイムラグが生じる。ここで、クランプ処理がなされるまでの時間を短縮する場合には、ノイズによって実際には規定値以上の電流が流れていないにもかかわらず規定値以上の電流が流れたとしてトランジスタがオン操作される誤動作が生じ易くなる。一方、IGBTとして、クランプ処理がなされるまでの期間に過度の電流が流れてもその信頼性が低下しない素子を選択する場合には、IGBTの素子サイズが大きくなる等の問題がある。 By the way, there is a time lag after the collector current of the IGBT becomes equal to or higher than the specified value until the gate voltage is clamped by the Zener diode by actually turning on the transistor. Here, in order to shorten the time until the clamping process is performed, the transistor is turned on on the assumption that a current exceeding the specified value has flowed due to noise even though the current exceeding the specified value does not actually flow. Malfunction is likely to occur. On the other hand, when an element is selected as an IGBT whose reliability does not decrease even if an excessive current flows during the period until the clamping process is performed, there is a problem that the element size of the IGBT increases.
本発明は、上記課題を解決するためになされたものであり、その目的は、電力変換回路の備える電圧制御形のスイッチング素子に過度の電流が流れる事態の発生をより適切に抑制することのできる電力変換回路の駆動回路を提供することにある。 The present invention has been made in order to solve the above-described problems, and an object of the present invention is to more appropriately suppress the occurrence of an excessive current flowing through a voltage-controlled switching element included in a power conversion circuit. It is to provide a drive circuit for a power conversion circuit.
以下、上記課題を解決するための手段、及びその作用効果について記載する。 Hereinafter, means for solving the above-described problems and the operation and effects thereof will be described.
請求項1記載の発明は、電力変換回路の備える電圧制御形のスイッチング素子の入力端子及び出力端子間を流れる電流の検出値を入力とし、該電流が規定値以上となることで前記スイッチング素子をオン状態に維持しつつも前記スイッチング素子の導通制御端子に印加される電圧を基準電圧に制限する制限手段を備える電力変換回路の駆動回路において、前記制限手段は、前記スイッチング素子のオフ状態からオン状態への切替の開始時点からの長さが定められた規定期間に渡って、前記導通制御端子に印加される電圧を基準電圧に制限する機能を備えることを特徴とする。 According to the first aspect of the present invention, the detected value of the current flowing between the input terminal and the output terminal of the voltage-controlled switching element provided in the power conversion circuit is input, and the switching element is controlled when the current exceeds a specified value. In the drive circuit of the power conversion circuit, including the limiting unit that limits the voltage applied to the conduction control terminal of the switching element to the reference voltage while maintaining the on state, the limiting unit is turned on from the off state of the switching element. It has a function of limiting a voltage applied to the conduction control terminal to a reference voltage over a specified period in which a length from the start of switching to a state is determined.
上記発明では、規定期間に渡って導通制御端子に印加される電圧が基準電圧に制限されるために、スイッチング素子がオン状態に切り替えられることでスイッチング素子に流れる電流が過大となることを好適に抑制することができる。そして、スイッチング素子に実際に規定値以上の電流が流れる場合には、上記規定期間が経過した後であっても、電流の検出値の入力に基づき、導通制御端子の電圧を基準電圧に制限することができる。 In the above invention, since the voltage applied to the conduction control terminal over the specified period is limited to the reference voltage, it is preferable that the current flowing through the switching element becomes excessive when the switching element is switched to the on state. Can be suppressed. When the current exceeding the specified value actually flows through the switching element, the voltage at the conduction control terminal is limited to the reference voltage based on the input of the detected current value even after the specified period has elapsed. be able to.
請求項2記載の発明は、請求項1記載の発明において、前記規定期間を、前記オン状態への切替の開始時点からミラー期間の完了時以前の時点までの期間とすることを特徴とする。
The invention according to claim 2 is characterized in that, in the invention according to
スイッチング素子をオフ状態からオン状態へと切り替える際、通常、導通制御端子の電圧は、一旦上昇した後、一定値でほとんど変化しないミラー期間を経て、再度上昇する。そして、ミラー期間における導通制御端子の電圧は、スイッチング素子に過度の電流が流れないなら、さほど高い値とはならない。このため、ミラー期間の終了までに規定期間が終了するようにすることで、スイッチング素子に過度の電流が流れない状況下、導通制御端子の電圧が基準電圧を超える事態を好適に回避することができる。 When switching the switching element from the off state to the on state, the voltage of the conduction control terminal normally rises once and then rises again after a mirror period that hardly changes at a constant value. And the voltage of the conduction control terminal in the mirror period does not take a very high value unless an excessive current flows through the switching element. For this reason, by setting the specified period to end before the end of the mirror period, it is possible to suitably avoid a situation where the voltage of the conduction control terminal exceeds the reference voltage in a situation where excessive current does not flow through the switching element. it can.
請求項3記載の発明は、請求項1又は2記載の発明において、前記規定期間は、前記電流の検出値に応答して前記制限手段が前記基準電圧への制限を開始するまでに要する時間以上の長さを有することを特徴とする。
The invention according to
上記発明では、スイッチング素子を流れる電流が規定値以上となる場合には、規定期間内に、スイッチング素子を流れる電流の検出値の入力に基づく導通制御端子の電圧制限が開始される。このため、スイッチング素子のオン状態への切替の開始時点から上記規定期間の終了時点を越える時点まで継続して導通制御端子の電圧を制限することができる。このため、スイッチング素子を流れる電流を、基準電圧によって定まる最大電流に制限することができる。 In the above invention, when the current flowing through the switching element is equal to or greater than the specified value, the voltage limitation of the conduction control terminal based on the input of the detected value of the current flowing through the switching element is started within the specified period. For this reason, it is possible to continuously limit the voltage of the conduction control terminal from the start of switching to the ON state of the switching element until the end of the specified period. For this reason, the current flowing through the switching element can be limited to the maximum current determined by the reference voltage.
請求項4記載の発明は、請求項1〜3のいずれか1項に記載の発明において、前記制限手段は、前記導通制御端子及び前記出力端子間に備えられるツェナーダイオードと、前記導通制御端子及び前記出力端子間を接続する経路であって且つ前記ツェナーダイオードを備える電気経路を開閉する手段と、前記スイッチング素子のオン操作指令を入力とし、前記電気経路を開閉する手段を前記規定期間に渡って閉状態とする手段とを備えることを特徴とする。
The invention according to claim 4 is the invention according to any one of
請求項5記載の発明は、請求項1〜4のいずれか1項に記載の発明において、前記制限手段は、前記スイッチング素子を流れる電流の検出値を入力とし、該検出値と閾値との比較に基づき前記電流が前記規定値以上となるか否かを判断する判断手段と、前記スイッチング素子の導通制御端子の電圧の検出値を入力とし、前記電流の検出値が前記導通制御端子の電圧に依存することで前記判断手段による前記比較に及ぼされる影響を除去する除去手段とを備えることを特徴とする。 According to a fifth aspect of the present invention, in the invention according to any one of the first to fourth aspects, the limiting means receives a detection value of a current flowing through the switching element and compares the detection value with a threshold value. And a detection means for determining whether or not the current is greater than or equal to the specified value, and a detected value of the voltage of the conduction control terminal of the switching element as an input, and the detected value of the current becomes the voltage of the conduction control terminal. And a removing means for removing an influence exerted on the comparison by the judging means.
スイッチング素子を流れる電流を検出する手段を、スイッチング素子を実際に流れる電流やその一部を直接検出対象とする代わりに、これと相関を有する量を検出する手段によって構成する場合、電流の検出値が導通制御端子の電圧に依存する傾向がある。そして、この場合、電流の検出値と閾値との比較結果は、スイッチング素子の導通制御端子に印加される電圧に依存して変動しえる。この点、上記発明では、検出値が導通制御端子に印加される電圧に依存して変動することによる上記比較結果の変動を除去することで、スイッチング素子を流れる電流が規定値以上となったか否かを高精度に判断することができる。 When the means for detecting the current flowing through the switching element is constituted by means for detecting the current actually flowing through the switching element or a part thereof directly instead of directly detecting the current, a detected value of the current Tends to depend on the voltage of the conduction control terminal. In this case, the comparison result between the detected current value and the threshold value may vary depending on the voltage applied to the conduction control terminal of the switching element. In this regard, in the above invention, whether or not the current flowing through the switching element becomes equal to or higher than the specified value by removing the fluctuation of the comparison result due to the fluctuation of the detected value depending on the voltage applied to the conduction control terminal. Can be determined with high accuracy.
請求項6記載の発明は、請求項1〜5のいずれか1項に記載の発明において、前記電力変換回路は、高電位側スイッチング素子及び低電位側スイッチング素子の直列接続体を備え、前記導通制御端子に前記制限手段が接続されるスイッチング素子は、前記高電位側スイッチング素子及び前記低電位側スイッチング素子の少なくとも一方であることを特徴とする。
The invention according to claim 6 is the invention according to any one of
上記発明では、高電位側スイッチング素子及び低電位側スイッチング素子が直列接続されるために、これらを貫通する電流が流れる異常時には、スイッチング素子の入力端子及び出力端子間を流れる電流を制限することが望まれる。このため、規制手段を備えることのメリットが特に大きい。 In the above invention, since the high-potential side switching element and the low-potential side switching element are connected in series, the current flowing between the input terminal and the output terminal of the switching element may be limited in the event of an abnormal current flowing through them. desired. For this reason, the merit of providing the regulation means is particularly great.
請求項7記載の発明は、請求項6記載の発明において、前記高電位側スイッチング素子及び前記低電位側スイッチング素子の入力端子及び出力端子間には、それぞれフリーホイールダイオードが接続されており、前記高電位側スイッチング素子及び前記低電位側スイッチング素子は、交互にオン操作が指令される相補信号によってオン・オフが指令されるものであり、前記制限手段が接続されたスイッチング素子に対応するフリーホイールダイオードに電流が流れると判断される場合、前記制限手段による制限を無効化する無効化手段を更に備えることを特徴とする。 The invention according to claim 7 is the invention according to claim 6, wherein free wheel diodes are respectively connected between the input terminal and the output terminal of the high potential side switching element and the low potential side switching element, The high-potential-side switching element and the low-potential-side switching element are instructed to be turned on / off by complementary signals that are alternately commanded to be turned on, and are freewheels corresponding to the switching elements to which the limiting means is connected. When it is determined that a current flows through the diode, it further comprises invalidating means for invalidating the restriction by the restriction means.
上記のように相補信号によってオン・オフが指令される場合、フリーホイールダイオードに電流が流れる際に制限手段による基準電圧への制限処理がなされることで無駄な電力消費が特に大きくなりやすい。これは、フリーホイールダイオードに電流が流れる場合には、導通制御端子の電圧が迅速に基準電圧を上回ると考えられるからである。上記発明では、この点に鑑み、無効化手段を備えることで、制限手段による電力の浪費を好適に抑制することができる。 When on / off is instructed by a complementary signal as described above, wasteful power consumption tends to be particularly large due to restriction processing to the reference voltage by the restriction means when current flows through the freewheeling diode. This is because when the current flows through the freewheeling diode, the voltage at the conduction control terminal is considered to quickly exceed the reference voltage. In the above invention, in view of this point, it is possible to suitably suppress the waste of power by the limiting unit by including the invalidating unit.
請求項8記載の発明は、請求項7記載の発明において、前記スイッチング素子と前記フリーホイールダイオードとは、同一半導体基板に併設されるものであり、前記フリーホイールダイオードに電流が流れると判断される場合、前記スイッチング素子の導通制御端子への電圧印加を停止する停止手段を更に備え、前記無効化手段は、前記停止手段によって構成されることを特徴とする。 The invention according to claim 8 is the invention according to claim 7, wherein the switching element and the free wheel diode are provided on the same semiconductor substrate, and it is determined that a current flows through the free wheel diode. In the case, it further comprises a stopping means for stopping voltage application to the conduction control terminal of the switching element, and the invalidating means is constituted by the stopping means.
スイッチング素子とフリーホイールダイオードとが同一半導体基板に併設される場合、フリーホイールダイオードに電流が流れているときにこれに逆並列に接続されるパワースイッチング素子をオン状態とする場合には、フリーホイールダイオードの電力損失が増大する。上記発明では、この点に鑑み、停止手段を備えることで導通損失を低減することができる。 When the switching element and the free wheel diode are provided on the same semiconductor substrate, the free wheel is used when the power switching element connected in reverse parallel to the free wheel diode when the current is flowing is turned on. The power loss of the diode increases. In the above invention, in view of this point, the conduction loss can be reduced by providing the stopping means.
更に、上記無効化手段を停止手段によって構成することで、部品点数の増加を抑制することもできる。 Furthermore, the increase in the number of parts can be suppressed by configuring the invalidating means by a stopping means.
(第1の実施形態)
以下、本発明にかかる電力変換回路の駆動回路をハイブリッド車に適用した第1の実施形態について、図面を参照しつつ説明する。
(First embodiment)
Hereinafter, a first embodiment in which a drive circuit of a power conversion circuit according to the present invention is applied to a hybrid vehicle will be described with reference to the drawings.
図1に、本実施形態のシステム構成を示す。図示されるように、車載主機としてのモータジェネレータ10は、インバータIV及びコンバータCVを介して高圧バッテリ12に接続されている。インバータIVは、高電位側のパワースイッチング素子Swp及び低電位側のパワースイッチング素子Swnの直列接続体が3つ並列接続されて構成されている。そして、これら各パワースイッチング素子Swp,Swnの接続点が、モータジェネレータ10の各相にそれぞれ接続されている。また、コンバータCVは、コンデンサCと、高電位側のパワースイッチング素子Swp及び低電位側のパワースイッチング素子Swnの直列接続体と、これらパワースイッチング素子Swp,Swnの接続点と高圧バッテリ12とを接続するリアクトルLとを備えている。
FIG. 1 shows the system configuration of this embodiment. As shown in the figure, a
上記高電位側のパワースイッチング素子Swp及び低電位側のパワースイッチング素子Swnのそれぞれの入出力端子間(コレクタ及びエミッタ間)には、高電位側のフリーホイールダイオードFDp及び低電位側のフリーホイールダイオードFDnのカソード及びアノードが接続されている。 Between the input / output terminals (between the collector and the emitter) of the high potential side power switching element Swp and the low potential side power switching element Swn, there is a high potential side freewheel diode FDp and a low potential side freewheel diode. The cathode and anode of FDn are connected.
上記インバータIVを構成するパワースイッチング素子Swp,Swnの導通制御端子(ゲート)には、いずれもドライブユニットDUが接続されている。これにより、パワースイッチング素子Swp,Swnは、ドライブユニットDUを介して、低圧バッテリ14を電源とする制御装置16によって駆動される。制御装置16は、図示しない各種センサの検出値等に基づき、インバータIVのU相、V相、及びW相のそれぞれについてのパワースイッチング素子Swpを操作する操作信号gup,gvp,gwpと、パワースイッチング素子Swnを操作する操作信号gun,gvn,gwnとを生成し出力する。また、コンバータCVのパワースイッチング素子Swp、Swnを操作する操作信号gcp,gcnを生成し出力する。これにより、パワースイッチング素子Swp,Swnは、ドライブユニットDUを介して制御装置16により操作される。これら高電位側の操作信号gup,gvp,gwp、gcpのそれぞれと、低電位側の操作信号gun,gvn,gwn、gcnのそれぞれとは、高電位側のスイッチング素子Swpと低電位側のスイッチング素子Swnとを互いに相補的に駆動するものである。すなわち、いずれか一方の操作信号がオン状態とするための信号である期間、他方の操作信号がオフ状態とするための信号となる。
The drive unit DU is connected to the conduction control terminals (gates) of the power switching elements Swp and Swn constituting the inverter IV. Thereby, the power switching elements Swp and Swn are driven by the
なお、インバータIVやコンバータCVを備える高圧システムと、制御装置16を備える低圧システムとは、図示しないフォトカプラ等の絶縁手段によって絶縁されており、上記操作信号は、絶縁手段を介して高圧システムに出力される。
The high voltage system including the inverter IV and the converter CV and the low pressure system including the
上記パワースイッチング素子Swp,Swnは、いずれも、入力端子及び出力端子が一義に定義されており、出力端子から入力端子への電流の流通を阻止するスイッチング素子である。詳しくは、これらは、絶縁ゲートバイポーラトランジスタ(IGBT)にて構成されている。また、パワースイッチング素子Swp,Swnは、その入力端子及び出力端子間に流れる電流やフリーホイールダイオードFDp、FDnに流れる電流と相関を有する微少電流を出力するセンス端子STを備えている。センス端子STのこの機能は、IGBTとして、ダイオード内蔵型のものを用いるために実現されるものである。すなわち、本実施形態では、高電位側のパワースイッチング素子Swp及び高電位側のフリーホイールダイオードFDpは互いに同一の半導体基板に隣接して形成されており、低電位側のパワースイッチング素子Swn及び低電位側のフリーホイールダイオードFDnは互いに同一の半導体基板に隣接して形成されている。 Each of the power switching elements Swp and Swn is a switching element that has an input terminal and an output terminal that are uniquely defined and prevents a current from flowing from the output terminal to the input terminal. Specifically, these are constituted by insulated gate bipolar transistors (IGBT). The power switching elements Swp and Swn include a sense terminal ST that outputs a minute current having a correlation with a current flowing between the input terminal and the output terminal and a current flowing through the freewheel diodes FDp and FDn. This function of the sense terminal ST is realized because an IGBT with a built-in diode is used. That is, in this embodiment, the high-potential side power switching element Swp and the high-potential side freewheel diode FDp are formed adjacent to each other on the same semiconductor substrate. The free wheel diodes FDn on the side are formed adjacent to the same semiconductor substrate.
図2(a)に、本実施形態にかかるパワースイッチング素子Swp(Swn)及びフリーホイールダイオードFDp(FDn)の断面構成を示す。なお、以下では、パワースイッチング素子Swp、Swnを総括する場合、パワースイッチング素子Swと記載し、フリーホイールダイオードFDp,FDnを総括する場合、フリーホイールダイオードFDと記載する。 FIG. 2A shows a cross-sectional configuration of the power switching element Swp (Swn) and the free wheel diode FDp (FDn) according to the present embodiment. In the following description, the power switching elements Swp and Swn are collectively referred to as the power switching element Sw, and the free wheel diodes FDp and FDn are collectively referred to as the free wheel diode FD.
図示されるように、半導体基板20には、IGBT領域とダイオード領域とが併設されて形成されている。半導体基板20の主面側から裏面側へと伸びる領域は、導電型がN型であるN型領域22となっている。また、半導体基板20の主面側の表層部には、導電型がP型のP型領域24が形成されており、P型領域24内に、上記N型領域22よりも濃い濃度のN型の導電型を有するN型領域26が形成されている。そして、これらP型領域24及びN型領域26には、IGBTのエミッタ端子E及びダイオードのアノード端子が接続されている。また、上記P型領域24及びN型領域26上には、ゲート酸化膜28を介してゲート電極30が形成されている。
As illustrated, the
一方、半導体基板20の裏面側の表層部には、上記N型領域22よりも濃度の濃いN型領域36とP型領域34とが併設されている。ここで、P型領域34は、IGBTのコレクタ領域を構成し、N型領域36は、ダイオードのカソード領域を構成する。なお、これらP型領域34及びN型領域36と上記N型領域22との間には、N型領域22よりも濃度の薄いN型領域32が形成されている。
On the other hand, an N-
図2(b)は、上記半導体基板20の主面側を模式的に示した平面図である。図示されるように、主面側の大部分は、エミッタ領域であり、これよりも小さい領域として、ゲート領域やセンス電極38が形成されている。ここで、実際のセンス電極38の面積は、エミッタ領域の面積の数千分の1程度とされており、これにより、IGBTやフリーホイールダイオードに流れる電流と相関を有しつつも極微小な電流を出力することが可能となっている。
FIG. 2B is a plan view schematically showing the main surface side of the
図3に、上記ドライブユニットDUの回路構成を示す。 FIG. 3 shows a circuit configuration of the drive unit DU.
図示されるように、電源40は、PチャネルMOSトランジスタ(充電用スイッチング素子42)と、ゲートの充電速度を調節するための充電用抵抗体44とを介して、パワースイッチング素子Swのゲートに接続されている。パワースイッチング素子Swのゲートは、ゲートの放電速度を調節するための放電用抵抗体46及び、NチャネルMOSトランジスタ(放電用スイッチング素子48)を介して、パワースイッチング素子SwのエミッタEに接続されている。
As shown in the figure, the
駆動制御回路50は、図示しないフォトカプラ等の絶縁手段を介して、ドライブユニットDUに入力される上記操作信号g(操作信号gup,gun,gvp,gvn,gwp,gwn,gcp,gcnの総括表記)に基づき、充電用スイッチング素子42及び放電用スイッチング素子48を相補的にオン・オフすることでパワースイッチング素子Swを駆動する。すなわち、操作信号gが論理「H」となることで、パワースイッチング素子Swをオン状態とする旨が指示される場合、充電用スイッチング素子42をオンして且つ放電用スイッチング素子48をオフすることで、パワースイッチング素子Swのゲートに正の電荷を充電する。また、操作信号gが論理「L」となることで、パワースイッチング素子Swをオフ状態とする旨が指示される場合、充電用スイッチング素子42をオフして且つ放電用スイッチング素子48をオンすることで、パワースイッチング素子Swのゲートから正の電荷を放電させる。
The
パワースイッチング素子SwのエミッタE及びセンス端子ST間には、シャント抵抗52が接続されている。センス端子STから出力された微少電流によるシャント抵抗52の電圧降下量は、反転増幅回路54にて電圧変換された後、コンパレータ56の反転入力端子に印加される。ここで、反転増幅回路54は、パワースイッチング素子Swに電流が流れるか、フリーホイールダイオードFDに電流が流れるかにかかわらず、コンパレータ56の反転入力端子に印加される電圧の極性を固定するためのものである。ここでは、反転増幅回路54として、オペアンプの非反転入力端子に、パワースイッチング素子Swのエミッタ電位基準で正の電圧が印加されたものを例示している。反転増幅回路54の出力電圧は、入力される電圧が小さいほど(負で絶対値が大きいほど)大きい値となる。
A
コンパレータ56の非反転入力端子には、基準電源58の電圧VthLが印加されている。ここで、基準電源58は、パワースイッチング素子Swのエミッタの電位よりも高電位の電圧を上記非反転入力端子に印加するためのものである。これにより、フリーホイールダイオードFDに流れる電流が規定値以上となることで、コンパレータ56から駆動制御回路50に、パワースイッチング素子Swのゲートへの電圧印加を強制的に停止するための停止信号SDが出力される。そして、駆動制御回路50では、停止信号SDが入力される場合、操作信号gの値にかかわらず、パワースイッチング素子Swをオフ状態とする。これは、フリーホイールダイオードFDに電流が流れる際にパワースイッチング素子Swのゲートに電圧が印加されることでフリーホイールダイオードFDの電力損失が増大することに鑑みたものである。すなわち、フリーホイールダイオードFDに電流が流れる際にパワースイッチング素子Swを強制的にオフとすることで、フリーホイールダイオードFDの電力損失を低減することができる。
The voltage VthL of the
また、上記反転増幅回路54の出力信号は、コンパレータ60の反転入力端子の入力信号ともなる。コンパレータ60の非反転入力端子には、基準電源62の基準電圧VthHが印加されている。これにより、パワースイッチング素子Swに流れる電流が閾値以上となることで、コンパレータ60の出力が論理「L」から論理「H」に反転する。コンパレータ60からの論理「H」の信号は、ディレイ64に取り込まれる。ディレイ64は、入力信号が所定時間に渡って論理「H」となることで、パワースイッチング素子Swを強制的にオフ状態とすべく、論理「H」の信号をソフト遮断用スイッチング素子66のゲートに出力するとともに、停止信号AEを駆動制御回路50に出力するものである。ここで、停止信号AEは、駆動制御回路50による充電用スイッチング素子42及び放電用スイッチング素子48の駆動を停止させるための信号である。
Further, the output signal of the inverting
上記ソフト遮断用スイッチング素子66は、その一方の端子がパワースイッチング素子SwのエミッタEに接続されており、他方の端子が、ソフト遮断用抵抗体68、放電用抵抗体46を介して、パワースイッチング素子Swのゲートに接続される。これにより、パワースイッチング素子Swに流れる電流が閾値以上となる状態が所定時間以上継続することで、ソフト遮断用スイッチング素子66がオンとされ、ソフト遮断用抵抗体68及び放電用抵抗体46を介して、パワースイッチング素子Swのゲートの電荷が放電される。ここで、ソフト遮断用抵抗体68は、放電経路の抵抗値を高抵抗とするためのものである。これは、コレクタ電流が過大である状況下にあっては、パワースイッチング素子Swをオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージが過大となるおそれがあることに鑑みたものである。このため、コレクタ電流が閾値以上となると判断される状況下にあっては、放電用抵抗体46及び放電用スイッチング素子48を備える放電経路よりも抵抗値の大きい経路によってパワースイッチング素子Swのゲートを放電させる。
The soft
こうしたパワースイッチング素子Swの駆動制限手段として、本実施形態では、上記ソフト遮断処理を行う手段に加えて、パワースイッチング素子Swのゲート電圧をゼロよりも大きい基準電圧に制限する手段を備える。これは、NチャネルMOSトランジスタ(スイッチング素子76)とツェナーダイオード78との直列接続体を、パワースイッチング素子Swのコレクタ及びエミッタ間に備えて構成されている。これにより、スイッチング素子76がオン操作されることで、パワースイッチング素子Swのゲート電圧を、ツェナーダイオード78のブレークダウン電圧(クランプ電圧)に制限することができる。
As a drive limiting means for such a power switching element Sw, this embodiment includes means for limiting the gate voltage of the power switching element Sw to a reference voltage larger than zero, in addition to the means for performing the soft shut-off process. This is configured by providing a series connection body of an N-channel MOS transistor (switching element 76) and a
上記スイッチング素子76は、基本的には、コンパレータ60の出力に基づき、パワースイッチング素子Swを流れる電流が閾値以上となる場合にオン操作されるものである。ただし、本実施形態では、パワースイッチング素子Swのオフ状態からオン状態への切替の開始時点からの長さが定められた規定期間に渡って、上記スイッチング素子76をオン操作することで、ゲート電圧を制限する処理のためにも用いる。これは、以下の回路構成によって実現される。
The switching
上記駆動制御回路50の出力するスイッチング素子42の駆動信号は、フィルタ70に入力される。フィルタ70は、上記規定期間によって規定される時間に応じた遅延時間を有するものである。なお、この時間は、上記ディレイ64によって定まる時間と比較して短いものとなっている。特に本実施形態では、この規定期間によって定まる時間を、パワースイッチング素子Swのオフ状態からオン状態への切替の開始時点からミラー期間が終了するまでの時間以内の時間とする。このフィルタ70は、例えば1次遅れフィルタ等によって構成される。
The drive signal for the switching
上記フィルタ70の出力とコンパレータ60の出力との論理和信号がOR回路72によって生成される。また、インバータ69による上記駆動信号の論理反転信号とOR回路72の出力信号との論理積信号がAND回路74によって生成される。そして、このAND回路74の出力信号がスイッチング素子76の導通制御端子(ゲート)に印加される。
An OR
図4に、上記回路によるゲート電圧の制限処理の態様を示す。詳しくは、図4(a)に、操作信号gの推移を示し、図4(b)に、ゲート電圧Vgeの推移を示し、図4(c)に、パワースイッチング素子Swを流れる電流(コレクタ電流Ic)の推移を示し、図4(d)に、上記ツェナーダイオード78を備えるクランプ回路の動作態様の推移を示す。
FIG. 4 shows an aspect of the gate voltage limiting process by the above circuit. Specifically, FIG. 4A shows the transition of the operation signal g, FIG. 4B shows the transition of the gate voltage Vge, and FIG. 4C shows the current (collector current) flowing through the power switching element Sw. Ic) is shown, and FIG. 4D shows the change of the operation mode of the clamp circuit including the
ここで、ケースAは、パワースイッチング素子Swに過度の電流が流れない正常時を示している。この場合、パワースイッチング素子Swをオン操作する指令が出されることで、ゲート電圧が上昇し、ミラー期間の完了(時刻t1)以前にクランプ回路がオフ状態に切り替えられる。ここで、ミラー期間におけるゲート電圧は、クランプ回路によるクランプ電圧Vcr(ツェナーダイオード78のブレークダウン電圧)以下となるため、クランプ回路の動作の有無は、パワースイッチング素子Swのゲート電圧の上昇に影響を及ぼさない。また、ツェナーダイオード78に電流が流れず、これによる電力消費もない。
Here, Case A shows a normal time when no excessive current flows through the power switching element Sw. In this case, when a command to turn on the power switching element Sw is issued, the gate voltage increases, and the clamp circuit is switched to the off state before the completion of the mirror period (time t1). Here, since the gate voltage in the mirror period is equal to or lower than the clamp voltage Vcr (breakdown voltage of the Zener diode 78) by the clamp circuit, the presence or absence of the operation of the clamp circuit affects the rise of the gate voltage of the power switching element Sw. Does not reach. Further, no current flows through the
これに対し、ケースBは、例えば一対のパワースイッチング素子Swp,Swnに貫通電流が流れる等、パワースイッチング素子Swに過度の電流が流れる異常時を示す。この場合、パワースイッチング素子Swを流れる電流が大きいほどゲート電圧が高くなるため、ミラー期間における電圧もクランプ電圧Vcrにてクランプされる。これにより、パワースイッチング素子Swを流れる電流は、クランプ電圧Vcrによって制限されることとなる。そして、パワースイッチング素子Swを流れる電流が上記基準電圧VthHによって定まる閾値Ith以上であるために、上記フィルタ70によって定まる期間の経過後も、ゲート電圧はクランプ電圧Vcrに制限される。
On the other hand, Case B shows an abnormal time when an excessive current flows through the power switching element Sw, for example, a through current flows through the pair of power switching elements Swp and Swn. In this case, since the gate voltage increases as the current flowing through the power switching element Sw increases, the voltage in the mirror period is also clamped by the clamp voltage Vcr. As a result, the current flowing through the power switching element Sw is limited by the clamp voltage Vcr. Since the current flowing through the power switching element Sw is not less than the threshold value Ith determined by the reference voltage VthH, the gate voltage is limited to the clamp voltage Vcr even after the period determined by the
一方、ケースCは、クランプ回路を、コンパレータ60の出力信号のみによって駆動する従来例を示す。この場合、パワースイッチング素子Swに過度の電流が流れることで、パワースイッチング素子Swのゲート電圧も一旦クランプ電圧Vcrを上回って上昇する。その後、パワースイッチング素子Swを流れる電流が閾値Ith以上となることがコンパレータ60によって検知され、これに基づきクランプ回路が駆動されることで、ゲート電圧がクランプ電圧Vcrに制限され、パワースイッチング素子Swを流れる電流も制限されることとなる。
On the other hand, Case C shows a conventional example in which the clamp circuit is driven only by the output signal of the
このように本実施形態では、パワースイッチング素子Swのオフ状態からオン状態への切り替え開始時点から規定期間に渡ってクランプ回路を駆動することで、オン状態への切替に伴ってパワースイッチング素子Swに過度の電流が流れることを好適に回避することができる。これに対し、こうした構成を有しないケースCの場合には、パワースイッチング素子Swに過度の電流が流れるため、これに耐え得る定格のものを用いる必要が生じ、ひいてはパワースイッチング素子Swの大型化を招く。特に、パワースイッチング素子Swのオン状態時の電力損失を低減する観点からゲート電圧を高くする要求が生じる一方、この要求に従うと、クランプ回路が過電流に応じて動作するまでの期間におけるパワースイッチング素子Swを流れる電流が非常に大きくなり易い。このため、パワースイッチング素子Swの電力損失を低減する要求に従うほど、パワースイッチング素子Swが大型化しやすくなる。 As described above, in the present embodiment, by driving the clamp circuit for a specified period from the time when the power switching element Sw is switched from the off state to the on state, the power switching element Sw is switched to the on state. An excessive current can be suitably avoided. On the other hand, in the case C that does not have such a configuration, an excessive current flows through the power switching element Sw. Therefore, it is necessary to use a rated one that can withstand this, and as a result, the power switching element Sw is increased in size. Invite. In particular, there is a demand for increasing the gate voltage from the viewpoint of reducing the power loss when the power switching element Sw is in the on state. When this demand is followed, the power switching element during the period until the clamp circuit operates in response to an overcurrent. The current flowing through Sw tends to be very large. For this reason, the larger the power switching element Sw is, the more the power switching element Sw is complied with.
なお、クランプ回路が過電流に応じて動作するまでの所要時間を短くすることも考えられるが、この場合、回路を非常に高速なものとする必要が生じる。 Although it may be possible to shorten the time required for the clamp circuit to operate in response to an overcurrent, in this case, it is necessary to make the circuit very fast.
以上詳述した本実施形態によれば、以下の効果が得られるようになる。 According to the embodiment described in detail above, the following effects can be obtained.
(1)パワースイッチング素子Swのオフ状態からオン状態への切替の開始時点からの長さが定められた規定期間に渡って、ゲートに印加される電圧をクランプ電圧Vcrに制限した。これにより、パワースイッチング素子Swがオン状態に切り替えられることでパワースイッチング素子Swに流れる電流が過大となることを好適に抑制することができる。 (1) The voltage applied to the gate is limited to the clamp voltage Vcr over a specified period in which the length from the start of switching from the off state to the on state of the power switching element Sw is determined. Thereby, it can suppress suitably that the electric current which flows into power switching element Sw by switching power switching element Sw to an ON state becomes excessive.
(2)規定期間を、オン状態への切替の開始時点からミラー期間の完了以前の時点までの期間とした。これにより、パワースイッチング素子Swに過度の電流が流れない状況下、ゲート電圧がクランプ電圧Vcrを超える事態を好適に回避することができる。 (2) The specified period is a period from the start time of switching to the ON state to a time point before the completion of the mirror period. As a result, a situation in which the gate voltage exceeds the clamp voltage Vcr can be suitably avoided in a situation where no excessive current flows through the power switching element Sw.
(3)規定期間の長さを、パワースイッチング素子Swを流れる電流の検出値に応答してクランプ電圧Vcrへの制限を開始するまでに要する時間(コンパレータ60の出力信号に基づきスイッチング素子76が操作可能となるまでの時間)以上の長さとした。これにより、パワースイッチング素子Swのオン状態への切替の開始時点から上記規定期間の終了時点を越える時点まで継続してゲート電圧を制限することができる。
(3) The time required to start limiting the clamp voltage Vcr to the clamp voltage Vcr in response to the detected value of the current flowing through the power switching element Sw (the switching
(4)パワースイッチング素子Swp及びパワースイッチング素子Swnが直列に接続される構成とした。この場合、これらを貫通する電流が流れる異常時には、パワースイッチング素子Swを流れる電流が特に大きくなり易いため、パワースイッチング素子のオン操作に際してクランプ回路を起動するメリットが特に大きい。 (4) The power switching element Swp and the power switching element Swn are connected in series. In this case, since the current flowing through the power switching element Sw tends to be particularly large at the time of an abnormality in which the current passing through them flows, the merit of starting the clamp circuit is particularly great when the power switching element is turned on.
(5)フリーホイールダイオードFDに電流が流れると判断される場合、パワースイッチング素子Swのゲートへの電圧印加を停止した。これにより、フリーホイールダイオードFDの電力損失を低減することができる。また、フリーホイールダイオードFDに電流が流れる場合には、パワースイッチング素子Swのゲート電圧が迅速にクランプ電圧Vcrを上回る。このため、パワースイッチング素子Swのゲートへの電圧印加を停止しない場合には、クランプ回路によって電力が浪費されると考えられる。この点、本実施形態では、フリーホイールダイオードFDに電流が流れると判断される場合に、パワースイッチング素子Swのゲートへの電圧印加を停止することで、こうした事態を回避することもできる。 (5) When it is determined that a current flows through the freewheeling diode FD, voltage application to the gate of the power switching element Sw is stopped. Thereby, the power loss of the free wheel diode FD can be reduced. Further, when a current flows through the free wheel diode FD, the gate voltage of the power switching element Sw quickly exceeds the clamp voltage Vcr. For this reason, when the voltage application to the gate of the power switching element Sw is not stopped, it is considered that power is wasted by the clamp circuit. In this respect, in the present embodiment, when it is determined that a current flows through the free wheel diode FD, such a situation can be avoided by stopping the voltage application to the gate of the power switching element Sw.
(第2の実施形態)
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.
本実施形態では、パワースイッチング素子Swを閾値以上の電流が流れるか否かの判断を行うべくシャント抵抗52による電圧降下量と比較する基準電圧VthHを、パワースイッチング素子Swのゲート電圧に応じて可変設定する。これは、図5に示すように、センス端子STから出力される微少電流には、パワースイッチング素子Swのゲート電圧Vge依存性があることによる。すなわち、微少電流のゲート電圧依存性により、電圧降下量と固定値との比較に基づきパワースイッチング素子Swを閾値以上の電流が流れるか否かを判断する場合には、判断誤差が生じ得る。こうした事態を回避すべく、電圧降下量との比較対象となる基準電圧VthHを可変設定することで、上記判断に際し微少電流のゲート電圧依存性を補償する。
In the present embodiment, the reference voltage VthH that is compared with the amount of voltage drop by the
図6に、本実施形態にかかるドライブユニットDUの回路構成を示す。なお、図6において、先の図3に示した部材に対応する部材については、便宜上同一の符号を付している。 FIG. 6 shows a circuit configuration of the drive unit DU according to the present embodiment. In FIG. 6, members corresponding to those shown in FIG. 3 are given the same reference numerals for convenience.
図示されるように、基準電源62は、パワースイッチング素子Swのゲート電圧を入力として、基準電圧VrefHを可変設定する。詳しくは、ゲート電圧が高いほど基準電圧VrefHを大きくする。
As shown in the figure, the
以上説明した本実施形態によれば、先の第1の実施形態の上記各効果に加えて、更に以下の効果が得られるようになる。 According to the present embodiment described above, the following effects can be obtained in addition to the above-described effects of the first embodiment.
(6)センス端子STの出力する微少電流に応じた電圧降下量との比較対象である基準電圧VthHを、ゲート電圧に応じて可変設定した。これにより、微少電流がゲート電圧に依存して変動することに起因してパワースイッチング素子Swを流れる電流と閾値との比較結果が変動することを回避することができる。 (6) The reference voltage VthH to be compared with the voltage drop amount corresponding to the minute current output from the sense terminal ST is variably set according to the gate voltage. Thereby, it can be avoided that the comparison result between the current flowing through the power switching element Sw and the threshold value fluctuates due to the minute current fluctuating depending on the gate voltage.
(その他の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。
(Other embodiments)
Each of the above embodiments may be modified as follows.
・パワースイッチング素子Swを流れる電流の検出値と閾値との比較に基づきパワースイッチング素子Swを流れる電流が規定値以上であるか否かを判断するに際し、上記検出値のゲート電圧依存性を除去する手法としては、上記第2の実施形態で例示したように、ゲート電圧に応じて閾値を可変設定するものに限らない。例えば、シャント抵抗(シャント抵抗52)の抵抗値をゲート電圧に応じて可変設定する等、検出値を補正するものであってもよい。 -When determining whether or not the current flowing through the power switching element Sw is equal to or higher than a specified value based on the comparison between the detected value of the current flowing through the power switching element Sw and the threshold value, the dependence of the detected value on the gate voltage is removed. The method is not limited to the method of variably setting the threshold according to the gate voltage, as exemplified in the second embodiment. For example, the detection value may be corrected such that the resistance value of the shunt resistor (shunt resistor 52) is variably set according to the gate voltage.
・上記各実施形態では、ツェナーダイオード78のアノード側にスイッチング素子76を接続したが、カソード側に接続してもよい。
In each of the above embodiments, the switching
・パワースイッチング素子Swをオン状態に維持しつつもパワースイッチング素子Swの導通制御端子に印加される電圧を基準電圧に制限する制限手段としては、ツェナーダイオード78及びスイッチング素子76を備えて構成されるものに限らない。例えば、ツェナーダイオード78に代えて、パワースイッチング素子Swのゲート側をアノードとする複数のダイオードの直列接続体を用いてもよい。
A limiting means for limiting the voltage applied to the conduction control terminal of the power switching element Sw to the reference voltage while maintaining the power switching element Sw in an on state is configured to include a
・上記各実施形態では、パワースイッチング素子Swのゲートと電源40との電気経路を開閉するためのスイッチング素子42の駆動信号を、フィルタ70に入力したがこれに限らない。例えば、駆動制御回路50に入力される操作信号gであってもよい。
In each of the above embodiments, the drive signal of the switching
・上記各実施形態では、高電位側のパワースイッチング素子Swp及び低電位側のパワースイッチング素子Swnを相補的に駆動することとしたが、これに限らない。フリーホイールダイオードFDに電流が流れる際には、これに逆並列に接続されるパワースイッチング素子Swの操作信号をオフ指令に対応したものとするなら、ツェナーダイオード78による電力消費のみならず、パワースイッチング素子Swのゲートの充電による電力消費をも回避することができる。
In each of the above embodiments, the high-potential side power switching element Swp and the low-potential side power switching element Swn are complementarily driven, but the present invention is not limited thereto. When a current flows through the freewheeling diode FD, if the operation signal of the power switching element Sw connected in reverse parallel to this corresponds to the OFF command, not only power consumption by the
・上記各実施形態では、反転増幅回路54の出力をコンパレータ60の反転入力端子に印加したが、これに限らない。例えば、シャント抵抗52とセンス端子STとの接続点の電圧を、コンパレータ60の非反転入力端子に印加し、反転入力端子に基準電圧を印加するようにしてもよい。
In each of the above embodiments, the output of the inverting
・フリーホイールダイオードFDに電流が流れる場合に、ツェナーダイオード78によるパワースイッチング素子Swのゲート電圧のクランプ処理を無効化する無効化手段としては、上記各実施形態で例示したものに限らない。例えば、パワースイッチング素子SwとフリーホイールダイオードFDとが別チップにて構成されて且つ、フリーホイールダイオードFDに電流が流れると判断される場合にパワースイッチング素子Swのゲートへの電圧印加を停止する停止手段を備えない場合であっても、無効化手段を備えることは、ツェナーダイオード78による無駄な電力消費を回避する上で有効である。もっとも、この場合であっても、無効化手段を、パワースイッチング素子Swのゲートへの電圧印加を停止する停止手段として構成することは、パワースイッチング素子Swのゲートの充電による無駄な電力消費を回避するうえで有効である。
The invalidating means for invalidating the clamping process of the gate voltage of the power switching element Sw by the
・パワースイッチング素子Swを流れる電流を検出する手段としては、センス端子STの出力する微少電流によるシャント抵抗での電圧降下量を検出するものに限らない。例えばパワースイッチング素子Swの入力端子及び出力端子間の電圧を検出するものであってもよい。この場合、検出される電圧がパワースイッチング素子Swの入力端子及び出力端子間を流れる電流と相関を有するパラメータとなる。ただし、この場合であっても、検出される電圧は、パワースイッチング素子Swのゲートに印加される電圧に依存して変化するものとなるため、上記第2の実施形態のように、パワースイッチング素子Swを規定値以上の電流が流れているか否かの判断に際して、この電圧依存性を除去する処理を行うことは有効である。 The means for detecting the current flowing through the power switching element Sw is not limited to detecting the voltage drop amount at the shunt resistor due to the minute current output from the sense terminal ST. For example, the voltage between the input terminal and the output terminal of the power switching element Sw may be detected. In this case, the detected voltage is a parameter having a correlation with the current flowing between the input terminal and the output terminal of the power switching element Sw. However, even in this case, the detected voltage changes depending on the voltage applied to the gate of the power switching element Sw. Therefore, as in the second embodiment, the power switching element It is effective to remove this voltage dependency when determining whether or not a current exceeding the specified value flows through Sw.
・ドライブユニットDUの構成としては、上記各実施形態で例示したものに限らない。例えば、充電用抵抗体44と放電用抵抗体46とを同一としてもよい。また、ソフト遮断処理のための電気経路を、放電用抵抗体46を迂回する経路としてもよい。
The configuration of the drive unit DU is not limited to that exemplified in the above embodiments. For example, the charging
・電力変換回路としては、上記インバータIVや、ブーストコンバータとしてのコンバータCVに限らない。例えば、高圧バッテリ12の電圧を降圧して低圧バッテリ14に印加する降圧コンバータであってもよい。 The power conversion circuit is not limited to the inverter IV and the converter CV as a boost converter. For example, a step-down converter that steps down the voltage of the high voltage battery 12 and applies it to the low voltage battery 14 may be used.
・電力変換回路としては、ハイブリッド車に搭載されるものに限らず、例えば電気自動車に搭載されるものであってもよい。 -As a power converter circuit, not only what is mounted in a hybrid vehicle, For example, you may mount in an electric vehicle.
60…コンパレータ(制限手段の一実施形態の構成要素)、76…スイッチング素子(制限手段の一実施形態の構成要素)、78…ツェナーダイオード(制限手段の一実施形態の構成要素)、Sw…パワースイッチング素子。 60 ... Comparator (constituent element of one embodiment of limiting means), 76 ... Switching element (constituent element of one embodiment of limiting means), 78 ... Zener diode (constituent element of one embodiment of limiting means), Sw ... Power Switching element.
Claims (8)
前記制限手段は、前記スイッチング素子のオフ状態からオン状態への切替の開始時点からの長さが定められた規定期間に渡って、前記導通制御端子に印加される電圧を基準電圧に制限する機能を備えることを特徴とする電力変換回路の駆動回路。 The detection value of the current flowing between the input terminal and the output terminal of the voltage control type switching element provided in the power conversion circuit is used as an input, and while the switching element is maintained in the ON state by the current being equal to or higher than a specified value, In the drive circuit of the power conversion circuit comprising limiting means for limiting the voltage applied to the conduction control terminal of the switching element to the reference voltage,
The limiting unit is configured to limit the voltage applied to the conduction control terminal to a reference voltage over a specified period in which the length from the start of switching from the OFF state to the ON state of the switching element is determined. A drive circuit for a power conversion circuit, comprising:
前記導通制御端子に前記制限手段が接続されるスイッチング素子は、前記高電位側スイッチング素子及び前記低電位側スイッチング素子の少なくとも一方であることを特徴とする請求項1〜5のいずれか1項に記載の電力変換回路の駆動回路。 The power conversion circuit includes a series connection body of a high potential side switching element and a low potential side switching element,
The switching element to which the restriction means is connected to the conduction control terminal is at least one of the high-potential side switching element and the low-potential side switching element. A drive circuit of the power conversion circuit described.
前記高電位側スイッチング素子及び前記低電位側スイッチング素子は、交互にオン操作が指令される相補信号によってオン・オフが指令されるものであり、
前記制限手段が接続されたスイッチング素子に対応するフリーホイールダイオードに電流が流れると判断される場合、前記制限手段による制限を無効化する無効化手段を更に備えることを特徴とする請求項6記載の電力変換回路の駆動回路。 Free wheel diodes are connected between the input terminal and the output terminal of the high potential side switching element and the low potential side switching element,
The high-potential side switching element and the low-potential side switching element are instructed to be turned on and off by complementary signals that are alternately commanded to be turned on.
7. The method according to claim 6, further comprising: a disabling unit for disabling the limitation by the limiting unit when it is determined that a current flows through a freewheeling diode corresponding to the switching element to which the limiting unit is connected. Drive circuit for power conversion circuit.
前記フリーホイールダイオードに電流が流れると判断される場合、前記スイッチング素子の導通制御端子への電圧印加を停止する停止手段を更に備え、
前記無効化手段は、前記停止手段によって構成されることを特徴とする請求項7記載の電力変換回路の駆動回路。 The switching element and the free wheel diode are provided on the same semiconductor substrate,
When it is determined that a current flows through the freewheeling diode, it further comprises stop means for stopping voltage application to the conduction control terminal of the switching element,
8. The drive circuit for a power conversion circuit according to claim 7, wherein the invalidating means is constituted by the stopping means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009091668A JP5223758B2 (en) | 2009-04-06 | 2009-04-06 | Driving circuit for power conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009091668A JP5223758B2 (en) | 2009-04-06 | 2009-04-06 | Driving circuit for power conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010246251A JP2010246251A (en) | 2010-10-28 |
JP5223758B2 true JP5223758B2 (en) | 2013-06-26 |
Family
ID=43098670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009091668A Active JP5223758B2 (en) | 2009-04-06 | 2009-04-06 | Driving circuit for power conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5223758B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5671950B2 (en) * | 2010-11-04 | 2015-02-18 | 株式会社デンソー | Electronic equipment |
JP5392287B2 (en) * | 2011-03-24 | 2014-01-22 | 株式会社デンソー | Load drive device |
JP5344056B2 (en) | 2011-03-28 | 2013-11-20 | 株式会社デンソー | Switching element drive circuit |
JP5716711B2 (en) | 2012-07-20 | 2015-05-13 | 株式会社デンソー | Switching element drive circuit |
JP5751221B2 (en) | 2012-08-06 | 2015-07-22 | 株式会社デンソー | Driving device for driven switching element |
JP6384300B2 (en) * | 2014-12-04 | 2018-09-05 | 株式会社デンソー | Driving device for power conversion circuit |
JP6447207B2 (en) * | 2015-02-10 | 2019-01-09 | 株式会社デンソー | Driving device for switching element |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02266712A (en) * | 1989-04-07 | 1990-10-31 | Fuji Electric Co Ltd | Semiconductor device |
JP2837054B2 (en) * | 1992-09-04 | 1998-12-14 | 三菱電機株式会社 | Insulated gate semiconductor device |
JP3084982B2 (en) * | 1992-11-25 | 2000-09-04 | 富士電機株式会社 | Semiconductor device |
JPH08162929A (en) * | 1994-12-12 | 1996-06-21 | Fuji Electric Co Ltd | Driving circuit with current clamping circuit |
JP3125622B2 (en) * | 1995-05-16 | 2001-01-22 | 富士電機株式会社 | Semiconductor device |
JPH08321756A (en) * | 1995-05-25 | 1996-12-03 | Mitsubishi Electric Corp | Semiconductor device drive circuit |
JPH098620A (en) * | 1995-06-20 | 1997-01-10 | Fuji Electric Co Ltd | Overcurrent protective circuit for insulated gate type bipolar transistor |
JP3339311B2 (en) * | 1996-07-16 | 2002-10-28 | 富士電機株式会社 | Driver circuit for self-extinguishing semiconductor device |
JP3601310B2 (en) * | 1997-11-06 | 2004-12-15 | 富士電機デバイステクノロジー株式会社 | Power device drive circuit |
JP3558324B2 (en) * | 1997-11-20 | 2004-08-25 | 富士電機システムズ株式会社 | Gate drive device of voltage drive type device |
JP3802412B2 (en) * | 2001-12-26 | 2006-07-26 | Necエレクトロニクス株式会社 | MOS transistor output circuit |
JP2005006381A (en) * | 2003-06-10 | 2005-01-06 | Hitachi Ltd | Drive circuit of switching element |
JP4916860B2 (en) * | 2006-12-08 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | Load driving circuit and method for manufacturing load driving circuit |
-
2009
- 2009-04-06 JP JP2009091668A patent/JP5223758B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010246251A (en) | 2010-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5500192B2 (en) | Switching element drive circuit | |
JP5344056B2 (en) | Switching element drive circuit | |
JP5776721B2 (en) | Drive circuit for switching element to be driven | |
JP5223758B2 (en) | Driving circuit for power conversion circuit | |
JP5146555B2 (en) | Switching element drive circuit | |
JP5029678B2 (en) | Driving device for switching element | |
US8680896B2 (en) | Apparatus for driving voltage controlled switching elements | |
JP6358304B2 (en) | Vehicle power supply | |
US9172367B2 (en) | Drive unit for switching element | |
US9461464B2 (en) | Drive unit for switching element and method thereof | |
JP5544873B2 (en) | Driving device for switching element | |
JP2010283973A (en) | Driving device for power-switching element | |
US9419508B2 (en) | Driving apparatus for driving switching elements of power conversion circuit | |
US8963524B2 (en) | Drive circuit for switching elements | |
JP5621605B2 (en) | Switching element drive circuit | |
JP5724397B2 (en) | Switching element drive circuit | |
US8829951B2 (en) | Drive circuit for switching element | |
JP5200975B2 (en) | Current detection device for power conversion circuit | |
JP2011010441A (en) | Drive device for power switching element | |
JP6384300B2 (en) | Driving device for power conversion circuit | |
JP6104496B2 (en) | Switching element drive circuit | |
JP5223757B2 (en) | Driving device for power conversion circuit | |
JP5617605B2 (en) | Switching element drive circuit | |
JP7420032B2 (en) | Overcurrent detection device | |
JP5786392B2 (en) | Switching element drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5223758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |