JP3281768B2 - 電源電圧発生回路 - Google Patents
電源電圧発生回路Info
- Publication number
- JP3281768B2 JP3281768B2 JP21349195A JP21349195A JP3281768B2 JP 3281768 B2 JP3281768 B2 JP 3281768B2 JP 21349195 A JP21349195 A JP 21349195A JP 21349195 A JP21349195 A JP 21349195A JP 3281768 B2 JP3281768 B2 JP 3281768B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- power supply
- voltage
- circuit
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、複数の電源電圧を
発生させる電源電圧発生回路に関するもので、特に複数
の電源電圧が印加されても一定の電圧を発生するととも
に前記電源電圧の約１/２の電圧を発生できる電源電圧
発生回路に関する。
発生させる電源電圧発生回路に関するもので、特に複数
の電源電圧が印加されても一定の電圧を発生するととも
に前記電源電圧の約１/２の電圧を発生できる電源電圧
発生回路に関する。
【０００２】
【従来の技術】家庭用などの使用される磁気テープを使
用した小型のビデオカメラには、音声信号をＦＭ記録再
生するためのＩＣが搭載されている。該ＩＣには外部か
ら電源電圧が印加されて動作する。前記ＩＣは、前記電
源電圧の約１/２の電圧を内部のバイアス電圧として発
生するとともに、内部マイク用電源電圧（ＭＩＣーＶC
C）をＩＣの端子から外部に導出する必要がある。内部
マイク用電源電圧は、ビデオカメラに内蔵されている内
部マイクの電源として利用される。
用した小型のビデオカメラには、音声信号をＦＭ記録再
生するためのＩＣが搭載されている。該ＩＣには外部か
ら電源電圧が印加されて動作する。前記ＩＣは、前記電
源電圧の約１/２の電圧を内部のバイアス電圧として発
生するとともに、内部マイク用電源電圧（ＭＩＣーＶC
C）をＩＣの端子から外部に導出する必要がある。内部
マイク用電源電圧は、ビデオカメラに内蔵されている内
部マイクの電源として利用される。
【０００３】前記内部マイク用電源電圧は、その値が安
定している必要がある。そのため、前記ＩＣの電源電圧
をリップルフィルタにより平滑している。図２は、その
ような電源電圧発生回路に関するもので、ＩＣの電源電
圧は、端子（１）に印加される。前記電源電圧は、７５
ＫΩの抵抗（２）とＩＣの外付けとなるコンデンサ
（３）とにより平滑されてリップル分が除去される。抵
抗（２）は、時定数の関係から７５ＫΩ以下のの抵抗
は、使用できない。
定している必要がある。そのため、前記ＩＣの電源電圧
をリップルフィルタにより平滑している。図２は、その
ような電源電圧発生回路に関するもので、ＩＣの電源電
圧は、端子（１）に印加される。前記電源電圧は、７５
ＫΩの抵抗（２）とＩＣの外付けとなるコンデンサ
（３）とにより平滑されてリップル分が除去される。抵
抗（２）は、時定数の関係から７５ＫΩ以下のの抵抗
は、使用できない。
【０００４】そして、前記電源電圧の約１/２の電圧を
内部のバイアス電圧として得るために、端子（４）から
バイアス電圧を得ている。図２の電源電圧を５.６Ｖ、
抵抗（５）及び（６）の抵抗値を８ＫΩ、４５ＫΩと
し、コンデンサ（３）の容量値を１０マイクロＦとし、
トランジスタ（７）の立ち上がり電圧を０.７Ｖとする
と、端子（８）の電圧は、約２.７Ｖとなり、端子
（４）の電圧は、前記電源電圧の約１/２の電圧とな
る。
内部のバイアス電圧として得るために、端子（４）から
バイアス電圧を得ている。図２の電源電圧を５.６Ｖ、
抵抗（５）及び（６）の抵抗値を８ＫΩ、４５ＫΩと
し、コンデンサ（３）の容量値を１０マイクロＦとし、
トランジスタ（７）の立ち上がり電圧を０.７Ｖとする
と、端子（８）の電圧は、約２.７Ｖとなり、端子
（４）の電圧は、前記電源電圧の約１/２の電圧とな
る。
【０００５】
【発明が解決しようとする課題】上述の説明では、電源
電圧を５.６Ｖとしたが、前記ＩＣを使用するユーザー
によっては、低消費電力化のために低い電源電圧（２.
７Ｖ）を使用する場合がある。その場合にも所定範囲
（２.０Ｖ〜２.７Ｖ）の内部マイク用電源電圧（ＭＩＣ
ーＶCC）と、電源電圧（２.７Ｖ）の約１/２の電圧をバ
イアス電圧として発生させたい。
電圧を５.６Ｖとしたが、前記ＩＣを使用するユーザー
によっては、低消費電力化のために低い電源電圧（２.
７Ｖ）を使用する場合がある。その場合にも所定範囲
（２.０Ｖ〜２.７Ｖ）の内部マイク用電源電圧（ＭＩＣ
ーＶCC）と、電源電圧（２.７Ｖ）の約１/２の電圧をバ
イアス電圧として発生させたい。
【０００６】しかしながら、図２の回路に電源電圧
（２.７Ｖ）を印加すると、内部マイク用電源電圧（Ｍ
ＩＣーＶCC）が１.５Ｖになってしまい、前記範囲を逸
脱してしまう、という問題がある。ＩＣ内部で電源電圧
の変動の影響を受けない定電圧を作るには、ダイオード
を積み上げる方法や、バンドギャップツエナー回路を利
用することが考えられるが、温度特性や電源からのノイ
ズに対する影響度を考慮すると利用できない。
（２.７Ｖ）を印加すると、内部マイク用電源電圧（Ｍ
ＩＣーＶCC）が１.５Ｖになってしまい、前記範囲を逸
脱してしまう、という問題がある。ＩＣ内部で電源電圧
の変動の影響を受けない定電圧を作るには、ダイオード
を積み上げる方法や、バンドギャップツエナー回路を利
用することが考えられるが、温度特性や電源からのノイ
ズに対する影響度を考慮すると利用できない。
【０００７】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、第１又は第２の電源電圧を発生する
第１電源回路と、該第１電源回路の出力電圧が一端に印
加される第１抵抗と、該第１抵抗の他端と直列に接続さ
れたコンデンサと、該コンデンサの出力電圧を発生する
出力回路と、前記第１抵抗の他端と直列に接続された第
２抵抗と、前記第１抵抗の他端と直列に接続された第３
及び第４抵抗と、前記第１電源回路の出力電圧と固定電
圧とを比較するコンパレータと、該コンパレータの比較
出力に応じて前記第２抵抗又は前記第３及び第４抵抗に
電流を流す第１及び第２スイッチとを備え、前記コンデ
ンサから第１の出力電圧を、前記第１抵抗と前記第２抵
抗との間から第２の出力電圧を、前記第３抵抗と前記第
４抵抗との間から第３の出力電圧を得るようにしたこと
を特徴とする。
みなされたもので、第１又は第２の電源電圧を発生する
第１電源回路と、該第１電源回路の出力電圧が一端に印
加される第１抵抗と、該第１抵抗の他端と直列に接続さ
れたコンデンサと、該コンデンサの出力電圧を発生する
出力回路と、前記第１抵抗の他端と直列に接続された第
２抵抗と、前記第１抵抗の他端と直列に接続された第３
及び第４抵抗と、前記第１電源回路の出力電圧と固定電
圧とを比較するコンパレータと、該コンパレータの比較
出力に応じて前記第２抵抗又は前記第３及び第４抵抗に
電流を流す第１及び第２スイッチとを備え、前記コンデ
ンサから第１の出力電圧を、前記第１抵抗と前記第２抵
抗との間から第２の出力電圧を、前記第３抵抗と前記第
４抵抗との間から第３の出力電圧を得るようにしたこと
を特徴とする。
【０００８】
【発明の実施の形態】図１は、本発明の電源電圧発生回
路を示すもので、（１０）は第１又は第２の電源電圧を
発生する第１電源回路、（１１）は第１電源回路（１
０）の出力電圧が一端に印加される第１抵抗、（１２）
は該第１抵抗（１１）の他端と直列に接続されたコンデ
ンサ、（１３）は該コンデンサ（１２）の出力電圧を発
生する出力回路、（１４）は前記第１抵抗（１１）の他
端と直列に接続された第２抵抗、（１５）及び（１６）
は前記第１抵抗（１１）の他端と直列に接続された第３
及び第４抵抗、（１７）は前記第２抵抗（１４）と直列
に接続された第１ダイオード、（１８）は前記第３及び
第４抵抗（１５）及び（１６）と直列に接続された第２
ダイオード、（１９）は前記第１電源回路（１０）の出
力電圧とバンドギャップツエナー回路（２０）の基準電
圧とを比較するコンパレータ、（２１）及び（２２）は
該コンパレータ（１９）の比較出力に応じて前記第２抵
抗（１４）又は前記第３及び第４抵抗（１５）及び（１
６）に電流を流す第１及び第２スイッチトランジスタで
ある。
路を示すもので、（１０）は第１又は第２の電源電圧を
発生する第１電源回路、（１１）は第１電源回路（１
０）の出力電圧が一端に印加される第１抵抗、（１２）
は該第１抵抗（１１）の他端と直列に接続されたコンデ
ンサ、（１３）は該コンデンサ（１２）の出力電圧を発
生する出力回路、（１４）は前記第１抵抗（１１）の他
端と直列に接続された第２抵抗、（１５）及び（１６）
は前記第１抵抗（１１）の他端と直列に接続された第３
及び第４抵抗、（１７）は前記第２抵抗（１４）と直列
に接続された第１ダイオード、（１８）は前記第３及び
第４抵抗（１５）及び（１６）と直列に接続された第２
ダイオード、（１９）は前記第１電源回路（１０）の出
力電圧とバンドギャップツエナー回路（２０）の基準電
圧とを比較するコンパレータ、（２１）及び（２２）は
該コンパレータ（１９）の比較出力に応じて前記第２抵
抗（１４）又は前記第３及び第４抵抗（１５）及び（１
６）に電流を流す第１及び第２スイッチトランジスタで
ある。
【０００９】まず、図１において、第１電源回路（１
０）の出力電圧が４.５Ｖから５.５Ｖの範囲で許容され
うる場合について説明する。この場合の平均電圧は、
４.７５Ｖとする。次に、第１電源回路（１０）の出力
電圧が２.７Ｖから３.６Ｖの範囲で許容されうる場合に
ついて説明する。この場合の平均電圧は、３.３Ｖとす
る。
０）の出力電圧が４.５Ｖから５.５Ｖの範囲で許容され
うる場合について説明する。この場合の平均電圧は、
４.７５Ｖとする。次に、第１電源回路（１０）の出力
電圧が２.７Ｖから３.６Ｖの範囲で許容されうる場合に
ついて説明する。この場合の平均電圧は、３.３Ｖとす
る。
【００１０】そして、２.０Ｖ〜２.７Ｖで許容される内
部マイク用電源電圧（ＭＩＣーＶCC）と、印加されてい
る電源電圧の約１/２の電圧をバイアス電圧として発生
させたいとする。バンドギャップツエナー回路（２０）
の基準電圧は、３.６Ｖから４.５Ｖの間の電圧を抵抗
（２３）（２４）の比に応じて減じた値に設定される。
部マイク用電源電圧（ＭＩＣーＶCC）と、印加されてい
る電源電圧の約１/２の電圧をバイアス電圧として発生
させたいとする。バンドギャップツエナー回路（２０）
の基準電圧は、３.６Ｖから４.５Ｖの間の電圧を抵抗
（２３）（２４）の比に応じて減じた値に設定される。
【００１１】今、第１電源回路（１０）の出力電圧が
４.７５Ｖであったとする。すると、該電圧が抵抗（２
３）（２４）で分圧されて、バンドギャップツエナー回
路（２０）の基準電圧とレベル比較される。ここで、バ
ンドギャップツエナー回路（２０）の基準電圧は、トラ
ンジスタ（２５）がオン、トランジスタ（２６）がオフ
するような値に設定されている。そのため、第１スイッ
チトランジスタ（２１）はオン、第２スイッチトランジ
スタ（２２）はオフする。
４.７５Ｖであったとする。すると、該電圧が抵抗（２
３）（２４）で分圧されて、バンドギャップツエナー回
路（２０）の基準電圧とレベル比較される。ここで、バ
ンドギャップツエナー回路（２０）の基準電圧は、トラ
ンジスタ（２５）がオン、トランジスタ（２６）がオフ
するような値に設定されている。そのため、第１スイッ
チトランジスタ（２１）はオン、第２スイッチトランジ
スタ（２２）はオフする。
【００１２】第１スイッチトランジスタ（２１）がオン
すると、第１抵抗（１１）からの電流は、第２抵抗（１
４）に流れる。ここで、第１抵抗（１１）の値を７５Ｋ
Ω、第２抵抗（１４）の値を５６ＫΩ、第５抵抗（２
７）の値を３ＫΩ、第６抵抗（２８）の値を１５ＫΩ、
ダイオードの立ち上がり電圧を０.７Ｖとすると、端子
（２９）の内部マイク用電源電圧（ＭＩＣーＶCC）は、
２.２２２Ｖとなり、端子（３０）のバイアス電圧は、
２.１０５Ｖとなる。
すると、第１抵抗（１１）からの電流は、第２抵抗（１
４）に流れる。ここで、第１抵抗（１１）の値を７５Ｋ
Ω、第２抵抗（１４）の値を５６ＫΩ、第５抵抗（２
７）の値を３ＫΩ、第６抵抗（２８）の値を１５ＫΩ、
ダイオードの立ち上がり電圧を０.７Ｖとすると、端子
（２９）の内部マイク用電源電圧（ＭＩＣーＶCC）は、
２.２２２Ｖとなり、端子（３０）のバイアス電圧は、
２.１０５Ｖとなる。
【００１３】それ故、２.０Ｖ〜２.７Ｖで許容される内
部マイク用電源電圧（ＭＩＣーＶCC）の条件と、印加さ
れている電源電圧の約１/２の電圧をバイアス電圧とし
て発生させたいとする条件が満たされる。又、第２抵抗
（１４）と第１ダイオード（１７）との接続によるバイ
アス回路であれば、端子（３０）から電源側を見たイン
ピーダンスが低いとともに、温度により立ち上がり電圧
が変化するダイオードの存在が１個ですむので、ノイズ
に対しても強いという利点がある。
部マイク用電源電圧（ＭＩＣーＶCC）の条件と、印加さ
れている電源電圧の約１/２の電圧をバイアス電圧とし
て発生させたいとする条件が満たされる。又、第２抵抗
（１４）と第１ダイオード（１７）との接続によるバイ
アス回路であれば、端子（３０）から電源側を見たイン
ピーダンスが低いとともに、温度により立ち上がり電圧
が変化するダイオードの存在が１個ですむので、ノイズ
に対しても強いという利点がある。
【００１４】第５抵抗（２７）と第６抵抗（２８）は、
第１ダイオード（１７）の温度特性による悪影響を考慮
して配置されているものである。次に、第１電源回路
（１０）の出力電圧が３.３Ｖであったとする。する
と、該電圧が抵抗（２３）（２４）で分圧されて、バン
ドギャップツエナー回路（２０）の基準電圧とレベル比
較される。
第１ダイオード（１７）の温度特性による悪影響を考慮
して配置されているものである。次に、第１電源回路
（１０）の出力電圧が３.３Ｖであったとする。する
と、該電圧が抵抗（２３）（２４）で分圧されて、バン
ドギャップツエナー回路（２０）の基準電圧とレベル比
較される。
【００１５】すると、トランジスタ（２５）がオフ、ト
ランジスタ（２６）がオンする。そのため、第１スイッ
チトランジスタ（２１）はオフ、第２スイッチトランジ
スタ（２２）はオンする。第２スイッチトランジスタ
（２２）がオンすると、第１抵抗（１１）からの電流
は、第３及び第４抵抗（１５）及び（１６）に流れる。
ランジスタ（２６）がオンする。そのため、第１スイッ
チトランジスタ（２１）はオフ、第２スイッチトランジ
スタ（２２）はオンする。第２スイッチトランジスタ
（２２）がオンすると、第１抵抗（１１）からの電流
は、第３及び第４抵抗（１５）及び（１６）に流れる。
【００１６】ここで、第３抵抗（１５）の値を２３Ｋ
Ω、第４抵抗（１６）の値を６２ＫΩ、第５抵抗（２
７）の値を３ＫΩ、第６抵抗（２８）の値を１５ＫΩ、
ダイオードの立ち上がり電圧を０.７Ｖとすると、端子
（２９）の内部マイク用電源電圧（ＭＩＣーＶCC）は、
２.４０７Ｖとなり、端子（３０）のバイアス電圧は、
１.４４Ｖとなる。
Ω、第４抵抗（１６）の値を６２ＫΩ、第５抵抗（２
７）の値を３ＫΩ、第６抵抗（２８）の値を１５ＫΩ、
ダイオードの立ち上がり電圧を０.７Ｖとすると、端子
（２９）の内部マイク用電源電圧（ＭＩＣーＶCC）は、
２.４０７Ｖとなり、端子（３０）のバイアス電圧は、
１.４４Ｖとなる。
【００１７】それ故、２.０Ｖ〜２.７Ｖで許容される内
部マイク用電源電圧（ＭＩＣーＶCC）の条件と、印加さ
れている電源電圧の約１/２の電圧をバイアス電圧とし
て発生させたいとする条件が満たされる。従って、図１
の回路によれば、単一のＩＣにより複数の電源電圧の約
１/２の電圧を内部のバイアス電圧として発生するとと
もに、一定の内部マイク用電源電圧（ＭＩＣーＶCC）を
ＩＣの端子から外部に導出することができる。
部マイク用電源電圧（ＭＩＣーＶCC）の条件と、印加さ
れている電源電圧の約１/２の電圧をバイアス電圧とし
て発生させたいとする条件が満たされる。従って、図１
の回路によれば、単一のＩＣにより複数の電源電圧の約
１/２の電圧を内部のバイアス電圧として発生するとと
もに、一定の内部マイク用電源電圧（ＭＩＣーＶCC）を
ＩＣの端子から外部に導出することができる。
【００１８】図３は、図１の端子（２９）と端子（３
０）から得られる電源電圧を示すもので、実線Ａは内部
マイク用電源電圧を、実線Ｂは、バイアス電圧を示して
いる。図４は、図１の別の実施例を示すもので、抵抗Ｒ
１乃至Ｒ４の値を図示のように設定し、５Ｖと３Ｖを電
源端子（＋ＶCC）から印加させる。３Ｖ印加時には、ト
ランジスタ（５０）をオンさせ、トランジスタ（５１）
をオフさせる。又、バッファ（５２）をオンさせ、バッ
ファ（５３）をオフさせる。
０）から得られる電源電圧を示すもので、実線Ａは内部
マイク用電源電圧を、実線Ｂは、バイアス電圧を示して
いる。図４は、図１の別の実施例を示すもので、抵抗Ｒ
１乃至Ｒ４の値を図示のように設定し、５Ｖと３Ｖを電
源端子（＋ＶCC）から印加させる。３Ｖ印加時には、ト
ランジスタ（５０）をオンさせ、トランジスタ（５１）
をオフさせる。又、バッファ（５２）をオンさせ、バッ
ファ（５３）をオフさせる。
【００１９】すると、内部マイク用電源電圧は、２.５
Ｖ、バイアス電圧が１.５Ｖとなる。次に、５Ｖ印加時
には、トランジスタ（５０）をオフさせ、トランジスタ
（５１）をオンさせる。又、バッファ（５２）をオフさ
せ、バッファ（５３）をオンさせる。すると、内部マイ
ク用電源電圧及びバイアス電圧は２.５Ｖとなる。
Ｖ、バイアス電圧が１.５Ｖとなる。次に、５Ｖ印加時
には、トランジスタ（５０）をオフさせ、トランジスタ
（５１）をオンさせる。又、バッファ（５２）をオフさ
せ、バッファ（５３）をオンさせる。すると、内部マイ
ク用電源電圧及びバイアス電圧は２.５Ｖとなる。
【００２０】従って、図４の構成でも、図１と同様の効
果が得られる。
果が得られる。
【００２１】
【発明の効果】以上述べた如く、本発明によれば、複数
の電源電圧が印加されても一定の電圧を外部に発生する
とともに前記電源電圧の約１/２の電圧を内部に発生で
きる電源電圧発生回路を提供できる。又、本発明によれ
ば、前記一定の電圧値と、前記電源電圧の約１/２の電
圧値が温度特性がよいとともに低ノイズとすることがで
きる。
の電源電圧が印加されても一定の電圧を外部に発生する
とともに前記電源電圧の約１/２の電圧を内部に発生で
きる電源電圧発生回路を提供できる。又、本発明によれ
ば、前記一定の電圧値と、前記電源電圧の約１/２の電
圧値が温度特性がよいとともに低ノイズとすることがで
きる。
【図１】本発明の電源電圧発生回路を示す回路図であ
る。
る。
【図２】従来の電源電圧発生回路を示す回路図である。
【図３】図１の説明に供するための特性図である。
【図４】本発明の別の電源電圧発生回路を示す回路図で
ある。
ある。
【符号の説明】 （１０） 第１電源回路 （１１） 第１抵抗 （１２） コンデンサ （１４） 第２抵抗 （１５） 第３抵抗 （１６） 第４抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/445,1/56 G05F 1/613,1/618 H04N 5/782 - 5/783
Claims (2)
- 【請求項１】 第1又は第２の電源電圧を発生する第１
電源回路と、 該第１電源回路の出力電圧が一端に印加される第１抵抗
と、 該第１抵抗の他端と直列に接続されたコンデンサと、 該コンデンサの出力電圧を発生する出力回路と、 前記第１抵抗の他端と直列に接続された第２抵抗と、前記第１抵抗の前記他端と直列に接続された第３抵抗
と、 該第３抵抗の他端と直列に接続された第４抵抗と、 前記第１電源回路の出力電圧と固定電圧とを比較するコ
ンパレータと、 該コンパレータの比較出力に応じて前記第２抵抗又は前
記第３及び第４抵抗に電流を流す第１及び第２スイッチ
と、 を備え、前期コンデンサから第１の出力電圧を、前記第
１抵抗と前記第２抵抗との間から第２の出力電圧を、前
記第３抵抗と前記第４抵抗との間から第３の出力電圧を
得るようにしたことを特徴とする電源電圧発生回路。 - 【請求項２】 第１又は第２の電源電圧を発生する第１
電源回路と、 該第１電源回路の出力電圧が一端に印可される第1抵抗
と、 該第１抵抗の他端と直列に接続されたコンデンサと、 該コンデンサの出力電圧を発生する出力回路と、 前記第１抵抗の他端と直列に接続された第２抵抗と、前記第１抵抗の前記他端と直列に接続された第３抵抗
と、 該第３抵抗の他端と直列に接続された第４抵抗と 、 前記第２抵抗と直列に接続された第１ダイオードと、前記第３及び第４抵抗 と直列に接続された第２ダイオー
ドと、 前記第１電源回路の出力電圧と固定電圧とを比較するコ
ンパレータと、 該コンパレータの比較出力に応じて前記第２抵抗又は前
記第３及び第４抵抗に電流を流す第１及び第２スイッチ
と、 を備え、前期コンデンサから第１の出力電圧を、前記第
１抵抗と前記第２抵抗との間から第２の出力電圧を、前
記第３抵抗と前記第４抵抗との間から第３の出力電圧を
得るようにしたことを特徴とする電源電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21349195A JP3281768B2 (ja) | 1995-08-22 | 1995-08-22 | 電源電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21349195A JP3281768B2 (ja) | 1995-08-22 | 1995-08-22 | 電源電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0962377A JPH0962377A (ja) | 1997-03-07 |
| JP3281768B2 true JP3281768B2 (ja) | 2002-05-13 |
Family
ID=16640085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21349195A Expired - Fee Related JP3281768B2 (ja) | 1995-08-22 | 1995-08-22 | 電源電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3281768B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874169A (en) * | 1997-03-17 | 1999-02-23 | Seagate Technology, Inc. | Polymeric perfluoro polyether phosphate lubricant topcoat |
-
1995
- 1995-08-22 JP JP21349195A patent/JP3281768B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0962377A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5389829A (en) | Output limiter for class-D BICMOS hearing aid output amplifier | |
| JPH09135531A (ja) | 負荷ポール安定化を有する電圧調整器 | |
| US4636709A (en) | Regulated DC power supply | |
| JP3281768B2 (ja) | 電源電圧発生回路 | |
| US5892555A (en) | Video signal clamping circuit | |
| JP2001251848A (ja) | スイッチングレギュレータ | |
| JPH05100757A (ja) | 基準電圧発生回路 | |
| JPH0360222B2 (ja) | ||
| JPH041524B2 (ja) | ||
| JP2603355B2 (ja) | 集積回路装置 | |
| JPS5836185A (ja) | 直流モ−タのスイッチングガバナ−装置 | |
| JP3243888B2 (ja) | 半導体装置 | |
| JPH0330226B2 (ja) | ||
| JPH071890Y2 (ja) | Ａｖコントロ−ル信号出力端子付映像機器 | |
| JP3358301B2 (ja) | 定電圧発生回路 | |
| JPH026662Y2 (ja) | ||
| JPH02121011A (ja) | 定電圧電源回路 | |
| JP2890545B2 (ja) | 直流定電圧回路 | |
| JPH0446003B2 (ja) | ||
| JPS59171204A (ja) | バイアス回路 | |
| JP2000222055A (ja) | 直列制御形レギュレータ | |
| JPH0467366B2 (ja) | ||
| JPS58118003A (ja) | 磁気記録装置 | |
| JPS5851611A (ja) | 可変抵抗回路 | |
| JPS5914383A (ja) | 直流モ−タのスイツチングガバナ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |