JPH0467366B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、たとえばノイズリダクシヨン回路用
の可変時定数回路に関し、特に低電圧で動作可能
な可変時定数回路に関する。

〔背景技術とその問題点〕

一般のオーデイオカセツトデツキ等に多く使用
されているノイズリダクシヨン回路を、ヘツドホ
ンモニタ形式の携帯用小型テープレコーダ等に組
み込み、音質をさらに向上させることが望まれて
いる。このような携帯用小型テープレコーダ等の
電源としては、たとえば乾電池２本程度が用いら
れており、この電池電源から直接取り出し得る電
圧は3V〜2V程度の低い電圧である。また、ノイ
ズリダクシヨン回路等の電子回路部には通常定電
圧回路等を介した電源電圧が供給され、この定電
圧回路等による電圧降下のため、現実の回路電源
電圧はたとえば1.6V程度の低電圧となつている。
ところが、従来のノイズリダクシヨン回路はたと
えば12V程度の電圧で動作するように設計されて
おり、これを1.6V程度の低電圧で動作させるこ
とは困難である。

ここで、第１図は一般のノイズリダクシヨン回
路の基本的構成を示しており、この第１図におい
て、入力端子１には周波数特性を持たない第１の
信号路２と、可変ハイパスフイルタ３およびリミ
ツタ回路４の直列回路より成る第２の信号路とが
接続され、これら第１、第２の信号路からの出力
は、加算器５で加算されて出力端子６に送られ
る。そして、可変ハイパスフイルタ３とリミツタ
回路４との接続点の信号は、整流回路７、可変時
定数回路８、および非直線変換回路９より成る制
御回路１０に送られ、この制御回路１０からの出
力が可変ハイパスフイルタ３の制御端子に送られ
る。

このようなノイズリダクシヨン回路に用いられ
る可変時定数回路８としては、たとえば第２図に
示すようなものが知られている。この第２図にお
いて、上記整流回路７の一部に対応するダイオー
ド１１からの整流出力が可変時定数回路８の入力
端子１２に供給されている。この入力端子１２と
端子１３との間には抵抗１４とコンデンサ１５と
の並列回路が挿入接続され、入力端子１２と出力
端子１６との間には抵抗１７とダイオード１８と
の並列回路が挿入接続され、出力端子１６と端子
１３との間にはコンデンサ１９が接続されてい
る。

このような可変時定数回路８において、入力端
子１２に供給される信号が無信号状態（ゼロレベ
ル）から所定の入力レベルに立上るとき、この立
上り時の入力レベルによる端子１２，１６間の電
位差がダイオード１８のV_F（順方向電圧下降）よ
り低い場合には、ダイオード１８の抵抗値が極め
て高く抵抗１７の抵抗値が支配的であり、時定数
が大（長いアタツクタイム）となる。また、上記
立上り時の入力レベルが高く、上記端子間電位差
が上記V_F程度あるいはV_F以上となる場合には、
ダイオード１８の抵抗値が小さく、抵抗１７とダ
イオード１８との並列抵抗値あるいは略ゼロに近
い抵抗値となるから、時定数が小さく（短かいア
タツクタイム）となる。この信号立上り時の入力
レベルとアタツクタイムとの関係を第３図に示
す。この第３図からも明らかなように、入力信号
立上りレベルが極めて低い−40dB程度ではアタ
ツクタイムは約100ｍｓと長く、立上りレベルが
大きくなるに従つてアタツクタイムは短かくな
り、0dB近傍以上ではダイオード１８が略オンし
て抵抗値がゼロに近くなり、アタツクタイムは略
一定の小さな値、たとえば１ｍｓに収束する。

このような従来の可変時定数回路は、前述のよ
うにたとえば12V程度の電源電圧で動作するよう
に設計されており、入力端子１２に入力される整
流信号の最大振幅値が約4V程度となつている。
そこで、前述の1.6Vの回路電源に適用させるた
めには、可変時定数回路への入力最大振幅値が約
1V程度で動作可能にする必要がある。また、ダ
イオード１８のV_Fは半導体材料に応じて定まる
固有値を有しており、一般に用いられるシリコン
ダイオードでは約0.7V程度であるが、これを見
かけ上約175ｍＶ程度に縮小する必要がある。こ
のとき、温度特性も同様に縮小する必要がある。
ここで、上記シリコンダイオードの代わりに、ゲ
ルマニウムダイオードやシヨツトキバリアダイオ
ードを使用することも考えられるが、ダイオード
の電圧−電流特性がかなり異なつており、また制
御電圧が限定される等の欠点があり、実現は困難
である。

〔発明の目的〕

本発明は、上記実情に鑑みてなされたものであ
り、低電圧で動作するノイズリダクシヨン回路に
用いることができ、入力信号の振幅値が小さくと
も、性能を低下させることなく、従来公知の標準
的な可変時定数回路の規格を（動作レベルの縮小
を除き）そのまま実現できるような可変時定数回
路の提供を目的とする。

〔発明の概要〕

このような目的を達成するために、本発明に係
る可変時定数回路は、入力端子に供給される電流
入力信号に比例した、たとえばそれぞれ等しい電
流値の第１、第２の電流出力信号を出力するカレ
ントミラー回路と、このカレントミラー回路から
の上記第１の電流出力信号が供給される第１の抵
抗および第１の基準電圧源の直列回路と、上記カ
レントミラー回路からの上記第２の電流出力信号
が供給される第２の抵抗および第２の基準電圧源
の直列回路と、上記第１、第２の抵抗の各端子電
圧がそれぞれ供給される第１、第２のPN接合素
子と、これらの第１、第２のPN接合素子からの
各出力によりそれぞれ動作状態となる第１、第２
の時定数回路と、これらの第１、第２の時定数回
路からの出力が取り出される出力端子とを備えて
成り、たとえば上記第１、第２の基準電圧源の電
圧値を互いに異ならせることにより上記電流入力
信号の互いに異なるレベルで上記第１、第２の時
定数回路が動作するようにしている。

〔実施例〕

先ず、本発明に係る可変時定数回路は、前述の
第１図に示すノイズリダクシヨン回路中の整流回
路７の一部をも含むものであり、可変ハイパスフ
イルタ３からの出力を少なくとも電流信号に変換
して本発明の可変時定数回路に供給するようにし
ている。

すなわち、第４図に示す本発明の一実施例にお
いて、入力端子２１には上記可変ハイパスフイル
タ３からの出力を、たとえば両波整流した電流入
力信号が供給される。カレントミラー回路２２
は、入力端子２１に供給される電流入力信号に比
例した電流値、たとえば互いに等しい電流値の第
１、第２の電流出力信号を出力する。このカレン
トミラー回路２２は、たとえば入力端子２１に対
して、カソードが接続されたダイオード２３、各
ベースが接続されたPNP型トランジスタ２４，
２５を有し、ダイオード２３のアノード側の抵抗
２６および各トランジスタ２４，２５の各エミツ
タ側の抵抗２７，２８の各抵抗値を互いに等しく
設定することにより、入力端子２１の電流入力信
号とそれぞれ等しい電流値の第１、第２の電流出
力信号を各トランジスタ２４，２５の各コレクタ
よりそれぞれ得ている。これらのトランジスタ２
４，２５の各コレクタは、第１、第２の抵抗３
１，３２のそれぞれ一端に接続されている。これ
らの接続点をそれぞれＰ，Ｑとする。第１の抵抗
３１の他端には第１の基準電圧E₁を発生する電
圧源が、第２の抵抗３２の他端には第２の基準電
圧E₂を発生する電圧源が、それぞれ接続されて
いる。第１の基準電圧源は、たとえば定電流源３
３、トランジスタ３４、および抵抗３５により構
成され、第２の基準電圧源も同様に、たとえば定
電流源３６、トランジスタ３７、および抵抗３８
により構成されている。そして、各定電流源３
３，３６の電流値を互いに等しくたとえば50μA
程度に設定する場合には、各抵抗３５，３８をそ
れぞれたとえば2.8kΩ、5.4kΩに選んで、上記第
１の基準電圧E₁を550ｍＶ、上記第２の基準電圧
E₂を430ｍＶとしている。

次に、トランジスタ２４のコレクタと抵抗３１
の一端との接続点Ｐは、第１のPN接合素子であ
るトランジスタ４１のベースに接続され、トラン
ジスタ２５のコレクタと抵抗３２の一端との接続
点Ｑは、第２のPN接合素子であるトランジスタ
４２のベースに接続されている。トランジスタ４
１のエミツタは抵抗４３を介し時定数回路５０の
第１の入力端５１に、また、トランジスタ４２の
エミツタは抵抗４４を介し時定数回路５０の第２
の入力端５２に、それぞれ接続されている。時定
数回路５０は、第１の入力端子５１と端子５３と
の間に、抵抗５４とコンデンサ５５との並列回路
が挿入接続され、第１の入力端子５１と第２の入
力端５２との間に抵抗５７が接続され、第２の入
力端５２と端子５３との間にコンデンサ５８が接
続されて成り、第２の入力端５２を時定数回路５
０の出力端子５６としている。

以上の構成を有する可変時定数回路において、
入力端子２１に供給される入力信号の電流値と等
しい電流出力信号が各抵抗３１，３２にそれぞれ
供給されるが、各抵抗３１，３２の他端の電圧
E₁，E₂がそれぞれたとえば550ｍＶ、430ｍＶの
ように互いに異なつて設定されているため、各接
続点Ｐ，Ｑの電圧は互いに異なつて現われる。す
なわち、入力信号の立上りが小さいレベル範囲で
行なわれる場合には、第１のトランジスタ４１の
みが動作し、時定数回路５０の第１の入力端５１
にのみ信号が供給され、出力端子５６からの出力
信号の立上り時定数（アタツクタイム）は大きく
（長く）現われる。これに対し、入力信号の立上
りレベルが大きく、接続点Ｑにたとえばトランジ
スタ４２を動作させ得るような電圧が発生する場
合には、第１、第２のトランジスタ４１，４２が
共に動作し、時定数回路５０の第１、第２の入力
端５１，５２の双方に信号が供給されることによ
つて、出力端子５６からの出力信号の立上り時定
数（アタツクタイム）は小さく（短かく）現われ
る。

したがつて、信号立上り時の入力レベルが低い
場合には、時定数回路５０の第１の入力端５１に
信号が供給されることにより小さい第１の立上り
時定数（アタツクタイム）が得られ、信号立上り
時の入力レベルが高い場合には、時定数回路５０
の第１、第２の入力端５１，５２の双方に信号が
供給されることにより大きい第２の立上り時定数
が得られる。

ここで抵抗４３，４４は、信号立上り時のコン
デンサ充電抵抗としても作用するから、上記第
１、第２の立上り時定数、および非直線部分の傾
きを決定する要素となり、時定数回路の一部とみ
ることもできる。

このような可変時定数回路の時定数を変化させ
る制御電圧に対応した非直線闘値電圧（従来例の
ダイオード１８のV_Fに相当）は、結果的に上記
第１、第２の基準電圧の差E₁−E₂として現われ、
本実施例ではたとえば120ｍＶ程度となる。ここ
で、各電圧E₁，E₂は、それぞれトランジスタ３
４，３７のV_BE（ベース・エミツタ間電圧）の関
数であるから、それぞれトランジスタ４１，４２
の温度特性を補償でき、たとえばトランジスタ３
４，３７を流れる電流が一定であれば温度特性を
略完全に補償できる。また、電圧・電流特性はシ
リコンダイオードの電圧・電流特性によく近似し
ているため、全入力レベル範囲にて従来回路の特
性を良好に近似することができる。

ここで、たとえば従来の第２図に示す可変時定
数回路のダイオード１８にゲルマニウムダイオー
ドやシヨツトキバリアダイオード等を用いた場合
を考慮すると、上記制御電圧の闘値は0.2V〜
0.1V程度と低下させ得るが、半導体素子固有の
電圧値に限定され、温度特性についてはシリコン
と同程度のたとえば２ｍＶ／℃であるため、結果
的に信号電圧に対する温度特性が３〜７倍悪化す
ることになり、さらに、電圧・電流特性がシリコ
ンダイオードと異なるため、標準的なノイズリダ
クシヨン回路用可変時定数回路の規格に合わない
部分が発生する。

本発明の実施例によれば、これらの欠点をすべ
て解消でき、低電圧で入力レベルの小さな可変時
定数回路を高性能に実現できる。

〔発明の効果〕 以上の説明からも明らかなように、本発明に係
る可変時定数回路によれば、低電圧動作が可能と
なるのみならず、上記第１、第２の基準電圧の設
定に応じて時定数可変のための制御電圧の闘値
（従来のダイオードのV_Fに相当）を自由に設定す
ることができ、温度特性が良好であり、全入力レ
ベル範囲にてシリコンダイオードの電流・電圧特
性に極めて近似した特性を実現できる。

【図面の簡単な説明】

第１図は本発明の可変時定数回路が用いられる
ノイズリダクシヨン回路の一例を示すブロツク回
路図、第２図は従来の可変時定数回路の一例を示
す回路図、第３図は可変時定数回路の入力レベル
に対するアタツクタイムの関係を示すグラフ、第
４図は本発明の一実施例を示す回路図である。 ２１……入力端子、２２……カレントミラー回
路、３１……第１の抵抗、３２……第２の抵抗、
E₁……第１の基準電圧、E₂……第２の基準電圧、
４１，４２……トランジスタ、５０……時定数回
路、５６……出力端子。

Claims (1)

【特許請求の範囲】
1. １ 入力端子に供給される電流入力信号にそれぞ
   れ比例した電流値の第１、第２の電流出力信号を
   出力するカレントミラー回路と、このカレントミ
   ラー回路からの上記第１の電流出力信号が供給さ
   れる第１の抵抗および第１の基準電圧源の直列回
   路と、上記カレントミラー回路からの上記第２の
   電流出力信号が供給される第２の抵抗および第２
   の基準電圧源の直列回路と、上記第１、第２の抵
   抗の各端子電圧がそれぞれ供給される第１、第２
   のPN接合素子と、これらの第１、第２のPN接
   合素子からの各出力によりそれぞれ動作状態とな
   る第１、第２の時定数回路と、これらの第１、第
   ２の時定数回路からの出力が取り出される出力端
   子とを備えて成る可変時定数回路。