JP3243888B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3243888B2 JP3243888B2 JP12939493A JP12939493A JP3243888B2 JP 3243888 B2 JP3243888 B2 JP 3243888B2 JP 12939493 A JP12939493 A JP 12939493A JP 12939493 A JP12939493 A JP 12939493A JP 3243888 B2 JP3243888 B2 JP 3243888B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input signal
- transistor
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
入力信号の所定周波数帯域を選択的に出力する構成の半
導体装置に関する。
入力信号の所定周波数帯域を選択的に出力する構成の半
導体装置に関する。
【０００２】
【従来の技術】従来より、半導体装置によって入力信号
の所定の低域周波数帯域を選択的に出力するフィルタ回
路を構成することが行われており、ＣＤ（コンパクトデ
ィスク）プレーヤ、ＭＤ（ミニチュアディスク）プレー
ヤ、ＤＡＴ（ディジタルオーテイオテープレコーダ）、
あるいはゲーム機器などに、これらフィルタ回路内蔵の
半導体装置が使用されている。
の所定の低域周波数帯域を選択的に出力するフィルタ回
路を構成することが行われており、ＣＤ（コンパクトデ
ィスク）プレーヤ、ＭＤ（ミニチュアディスク）プレー
ヤ、ＤＡＴ（ディジタルオーテイオテープレコーダ）、
あるいはゲーム機器などに、これらフィルタ回路内蔵の
半導体装置が使用されている。
【０００３】音声信号のローパスフィルタを構成する場
合には、たとえば数十μｓｅｃの低域時定数を実現する
ために、素子の寸法を考慮して最大２００ｐＦ程度のキ
ャパシタンスと、数百 kΩの抵抗を有するＣＲ型のフィ
ルタ回路部分を構成していた。
合には、たとえば数十μｓｅｃの低域時定数を実現する
ために、素子の寸法を考慮して最大２００ｐＦ程度のキ
ャパシタンスと、数百 kΩの抵抗を有するＣＲ型のフィ
ルタ回路部分を構成していた。
【０００４】
【発明が解決しようとする課題】しかしながら上記の半
導体装置では、キャパシタンスの寸法的な制約があるた
めに大抵抗を使用しなければならず、回路の動作インピ
ーダンスが高くなって、外部からの雑音の影響を受けや
すくなる問題、及び抵抗素子自身の持つ熱雑音の問題が
あった。
導体装置では、キャパシタンスの寸法的な制約があるた
めに大抵抗を使用しなければならず、回路の動作インピ
ーダンスが高くなって、外部からの雑音の影響を受けや
すくなる問題、及び抵抗素子自身の持つ熱雑音の問題が
あった。
【０００５】特に、低周波数の音声帯域においては、周
知のとおり半導体素子自身が原理的に発生する１／ｆノ
イズが信号の周波数に反して漸時増大するために、Ｓ／
Ｎ比が劣化する問題があった。
知のとおり半導体素子自身が原理的に発生する１／ｆノ
イズが信号の周波数に反して漸時増大するために、Ｓ／
Ｎ比が劣化する問題があった。
【０００６】そこで、本発明は上記の点に鑑みてなされ
たものであって、外部雑音や素子の熱雑音、１／ｆノイ
ズによる影響を低減して、高Ｓ／Ｎ比が得られる半導体
装置を提供することを目的とする。
たものであって、外部雑音や素子の熱雑音、１／ｆノイ
ズによる影響を低減して、高Ｓ／Ｎ比が得られる半導体
装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の問題は、次のとお
り構成することにより解決される。
り構成することにより解決される。
【０００８】すなわち、入力信号のレベルに応じた電圧
をベースに印加される第１のトランジスタのエミッタ
と、定電圧をベースに印加される第２のトランジスタの
各エミッタを直列接続された第１，第２の抵抗により接
続し、第１，第２の抵抗の接続点を電流源に接続して構
成されており、入力信号のレベルに応じた電圧に基づい
て入力信号のレベルに応じた電圧が定電圧以下の時に増
大し入力信号のレベルに応じた電圧が定電圧以上の時に
減少する第１のトランジスタのコレクタ電流と、入力信
号のレベルに応じた電圧に基づいて入力信号のレベルに
応じた電圧が定電圧以下の時に減少し入力信号のレベル
に応じた電圧が定電圧以上の時に増大する第２のトラン
ジスタのコレクタ電流とを利得制御信号として取り出す
制御回路と、利得制御信号として供給される第２のトラ
ンジスタのコレクタ電流と第１のトランジスタのコレク
タ電流との比に基づくＡ １ なる利得を入力信号に付与
して出力する第１の利得制御回路と、第１の利得制御回
路からの出力信号の所定周波数帯域を選択的に出力する
選択出力回路と、利得制御信号として供給される第１の
トランジスタのコレクタ電流と第２のトランジスタのコ
レクタ電流との比に基づくＡ ２ なる利得を該選択出力
回路からの出力信号に付与して出力する第２の利得制御
回路とを有することにより解決される。
をベースに印加される第１のトランジスタのエミッタ
と、定電圧をベースに印加される第２のトランジスタの
各エミッタを直列接続された第１，第２の抵抗により接
続し、第１，第２の抵抗の接続点を電流源に接続して構
成されており、入力信号のレベルに応じた電圧に基づい
て入力信号のレベルに応じた電圧が定電圧以下の時に増
大し入力信号のレベルに応じた電圧が定電圧以上の時に
減少する第１のトランジスタのコレクタ電流と、入力信
号のレベルに応じた電圧に基づいて入力信号のレベルに
応じた電圧が定電圧以下の時に減少し入力信号のレベル
に応じた電圧が定電圧以上の時に増大する第２のトラン
ジスタのコレクタ電流とを利得制御信号として取り出す
制御回路と、利得制御信号として供給される第２のトラ
ンジスタのコレクタ電流と第１のトランジスタのコレク
タ電流との比に基づくＡ １ なる利得を入力信号に付与
して出力する第１の利得制御回路と、第１の利得制御回
路からの出力信号の所定周波数帯域を選択的に出力する
選択出力回路と、利得制御信号として供給される第１の
トランジスタのコレクタ電流と第２のトランジスタのコ
レクタ電流との比に基づくＡ ２ なる利得を該選択出力
回路からの出力信号に付与して出力する第２の利得制御
回路とを有することにより解決される。
【０００９】
【作用】上記構成の本発明によれば、入力信号のレベル
が所定値以下の時にこのレベルに基づいて利得Ａ1 を増
大させることにより、入力信号に対し選択出力回路の雑
音が相対的に小さくなり、選択出力回路から選択出力さ
れる所定周波数帯域の信号の雑音が低減され、特に、低
域周波数における１／ｆノイズが圧縮され増大されるよ
うに作用する。また、利得Ａ2 を利得Ａ1 に対して相対
的に減少させることで、第２の利得制御回路から得られ
る出力信号は所定レベルとされるように作用する。
が所定値以下の時にこのレベルに基づいて利得Ａ1 を増
大させることにより、入力信号に対し選択出力回路の雑
音が相対的に小さくなり、選択出力回路から選択出力さ
れる所定周波数帯域の信号の雑音が低減され、特に、低
域周波数における１／ｆノイズが圧縮され増大されるよ
うに作用する。また、利得Ａ2 を利得Ａ1 に対して相対
的に減少させることで、第２の利得制御回路から得られ
る出力信号は所定レベルとされるように作用する。
【００１０】
【実施例】図１は本発明の一実施例のブロック図であ
り、たとえばＤＡＴの音声帯域のローパスフィルタを有
するヘッドフォンアンプに適用される。
り、たとえばＤＡＴの音声帯域のローパスフィルタを有
するヘッドフォンアンプに適用される。
【００１１】図１において、１及び３は上記の第１及び
第２の利得制御回路である電子ボリウムであり、後述の
とおりに利得を可変制御される構成である。２は上記の
選択出力回路である従来より周知の構成のローパスフィ
ルタであり、電子ボリウム１からの出力信号の低域の所
定周波数帯域を選択的に出力して電子ボリウム３へと供
給する。
第２の利得制御回路である電子ボリウムであり、後述の
とおりに利得を可変制御される構成である。２は上記の
選択出力回路である従来より周知の構成のローパスフィ
ルタであり、電子ボリウム１からの出力信号の低域の所
定周波数帯域を選択的に出力して電子ボリウム３へと供
給する。
【００１２】また、４は上記の制御回路である電子ボリ
ウム制御回路であり、以上の各回路がチップ上に形成さ
れて半導体装置を構成する。
ウム制御回路であり、以上の各回路がチップ上に形成さ
れて半導体装置を構成する。
【００１３】なお、整流回路５は、電子ボリウム１への
入力信号ｖinをダイオードやコンデンサなどにより整流
し、入力信号ｖinのレベルに基づいた直流電流を得る周
知の構成である。この整流回路５は、上記半導体装置と
は個別に構成しても良いし、コンデンサのみを外付けと
する構成でもよい。
入力信号ｖinをダイオードやコンデンサなどにより整流
し、入力信号ｖinのレベルに基づいた直流電流を得る周
知の構成である。この整流回路５は、上記半導体装置と
は個別に構成しても良いし、コンデンサのみを外付けと
する構成でもよい。
【００１４】次に、図２は本発明の要部である電子ボリ
ウム制御回路４の具体的な回路図である。
ウム制御回路４の具体的な回路図である。
【００１５】図２において、トランジスタＱ1 とトラン
ジスタＱ2 の各エミッタは、直列接続された抵抗Ｒ1 、
Ｒ2 によって接続されている。トランジスタＱ1 のベー
スには、整流回路５からの整流された直流電流ＩR が入
来し、トランジスタＱ2 のベースは電圧源Ｅ1 により定
電圧でバイアスされている。
ジスタＱ2 の各エミッタは、直列接続された抵抗Ｒ1 、
Ｒ2 によって接続されている。トランジスタＱ1 のベー
スには、整流回路５からの整流された直流電流ＩR が入
来し、トランジスタＱ2 のベースは電圧源Ｅ1 により定
電圧でバイアスされている。
【００１６】トランジスタＱ1 とトランジスタＱ2 は両
抵抗の共通接続点に接続された電流源Ｉ1 によって駆動
され、トランジスタＱ1 のコレクタにはトランジスタＱ
3 及びＱ4 からなるカレントミラー回路が、トランジス
タＱ2 のコレクタにはトランジスタＱ5 及びＱ6 からな
るカレントミラー回路が夫々接続されている。
抵抗の共通接続点に接続された電流源Ｉ1 によって駆動
され、トランジスタＱ1 のコレクタにはトランジスタＱ
3 及びＱ4 からなるカレントミラー回路が、トランジス
タＱ2 のコレクタにはトランジスタＱ5 及びＱ6 からな
るカレントミラー回路が夫々接続されている。
【００１７】したがって、直流電流ＩR が入力信号ｖin
のレベルに応じて変動すると、トランジスタＱ3 及びト
ランジスタＱ4 のコレクタ出力電流Ｉa 及びＩb の値
は、直流電流ＩR の値に基づいてＩ1 ＝Ｉa ＋Ｉb とさ
れたまま変動する。たとえば、入力信号ｖinが所定値以
下の時にはＩa ＞（Ｉ1 ／２）＞Ｉb となり、入力信号
ｖinが所定値以上の時にはＩa ＜（Ｉ1 ／２）＜Ｉb と
なるように、Ｉ1 及びＥ 1 及び抵抗Ｒ3 の値が選ばれて
いる。
のレベルに応じて変動すると、トランジスタＱ3 及びト
ランジスタＱ4 のコレクタ出力電流Ｉa 及びＩb の値
は、直流電流ＩR の値に基づいてＩ1 ＝Ｉa ＋Ｉb とさ
れたまま変動する。たとえば、入力信号ｖinが所定値以
下の時にはＩa ＞（Ｉ1 ／２）＞Ｉb となり、入力信号
ｖinが所定値以上の時にはＩa ＜（Ｉ1 ／２）＜Ｉb と
なるように、Ｉ1 及びＥ 1 及び抵抗Ｒ3 の値が選ばれて
いる。
【００１８】これらのコレクタ出力電流Ｉa 及びＩ
b は、電子ボリウム１及び３へと供給される。そして、
コレクタ出力電流Ｉa によって電子ボリウム１の入力信
号ｖinに対する出力の利得が制御される。
b は、電子ボリウム１及び３へと供給される。そして、
コレクタ出力電流Ｉa によって電子ボリウム１の入力信
号ｖinに対する出力の利得が制御される。
【００１９】ここで、図３は電子ボリウム１の具体的な
回路図である。
回路図である。
【００２０】電子ボリウム１は図３に示すとおり周知の
構成であり、入力信号ｖinをトランジスタＱ11及びＱ12
の両ベース間に付与されている。両トランジスタＱ11，
Ｑ12の各エミッタは抵抗Ｒ4 で接続されており、電子ボ
リウム制御回路４からの電流Ｉa によって夫々駆動され
る。
構成であり、入力信号ｖinをトランジスタＱ11及びＱ12
の両ベース間に付与されている。両トランジスタＱ11，
Ｑ12の各エミッタは抵抗Ｒ4 で接続されており、電子ボ
リウム制御回路４からの電流Ｉa によって夫々駆動され
る。
【００２１】また、両トランジスタＱ11，Ｑ12の各コレ
クタには差動対トランジスタＱ14及びＱ13の各ベースが
接続されており、これらの共通エミッタに電子ボリウム
制御回路４からの電流Ｉb が供給される。両トランジス
タＱ13及びＱ14のコレクタには、トランジスタＱ15及び
Ｑ16からなるカレントミラー回路が出力負荷として接続
されている。
クタには差動対トランジスタＱ14及びＱ13の各ベースが
接続されており、これらの共通エミッタに電子ボリウム
制御回路４からの電流Ｉb が供給される。両トランジス
タＱ13及びＱ14のコレクタには、トランジスタＱ15及び
Ｑ16からなるカレントミラー回路が出力負荷として接続
されている。
【００２２】これにより、電流Ｉa 及びＩb の値に応じ
た利得が入力信号ｖinに対して付与される。すなわち、
電子ボリウム１の利得Ａ1 は入力信号ｖinが所定値以下
の時には１より大きく、所定値以上の時には１より小さ
いか又は同じに設定され、次式 (１) で与えられる。
た利得が入力信号ｖinに対して付与される。すなわち、
電子ボリウム１の利得Ａ1 は入力信号ｖinが所定値以下
の時には１より大きく、所定値以上の時には１より小さ
いか又は同じに設定され、次式 (１) で与えられる。
【００２３】 Ａ1 ＝Ｒ5 ×Ｉb ÷（Ｒ4 ×Ｉa ） (１) 電子ボリウム１において所定の利得を付与された信号
は、トランジスタＱ14及びＱ16の両コレクタに接続され
た抵抗Ｒ5 の上端を介して、ローパスフィルタ２へと供
給される。
は、トランジスタＱ14及びＱ16の両コレクタに接続され
た抵抗Ｒ5 の上端を介して、ローパスフィルタ２へと供
給される。
【００２４】ローパスフィルタ２では、この信号から所
定の時定数で低域の所定周波数帯域を選択的に出力した
信号ｖf を電子ボリウム３へと供給する。
定の時定数で低域の所定周波数帯域を選択的に出力した
信号ｖf を電子ボリウム３へと供給する。
【００２５】次に、図４は電子ボリウム３の具体的な回
路図である。
路図である。
【００２６】電子ボリウム３は図４に示すとおり周知の
構成であり、ローパスフィルタ２からの帯域制限された
信号ｖf をトランジスタＱ21及びＱ22の両ベース間に付
与されている。両トランジスタＱ21，Ｑ22の各エミッタ
は抵抗Ｒ6 で接続されており、電子ボリウム制御回路４
からの電流Ｉb によって夫々駆動される。
構成であり、ローパスフィルタ２からの帯域制限された
信号ｖf をトランジスタＱ21及びＱ22の両ベース間に付
与されている。両トランジスタＱ21，Ｑ22の各エミッタ
は抵抗Ｒ6 で接続されており、電子ボリウム制御回路４
からの電流Ｉb によって夫々駆動される。
【００２７】また、両トランジスタＱ21，Ｑ22の各コレ
クタには差動対トランジスタＱ24及びＱ23の各ベースが
接続されており、これらの共通エミッタに電子ボリウム
制御回路４からの電流Ｉa が供給される。両トランジス
タＱ23及びＱ24のコレクタには、トランジスタＱ25及び
Ｑ26からなるカレントミラー回路が出力負荷として接続
されている。
クタには差動対トランジスタＱ24及びＱ23の各ベースが
接続されており、これらの共通エミッタに電子ボリウム
制御回路４からの電流Ｉa が供給される。両トランジス
タＱ23及びＱ24のコレクタには、トランジスタＱ25及び
Ｑ26からなるカレントミラー回路が出力負荷として接続
されている。
【００２８】これにより、電流Ｉb 及びＩa の値に応じ
た利得がローパスフィルタ２からの帯域制限された信号
ｖf に対して付与される。すなわち、電子ボリウム３の
利得Ａ2 は信号ｖinが所定値以下の時には１より小さ
く、所定値以上の時には１より大きいか又は同じに設定
され、次式 (２) で与えられる。
た利得がローパスフィルタ２からの帯域制限された信号
ｖf に対して付与される。すなわち、電子ボリウム３の
利得Ａ2 は信号ｖinが所定値以下の時には１より小さ
く、所定値以上の時には１より大きいか又は同じに設定
され、次式 (２) で与えられる。
【００２９】 Ａ2 ＝Ｒ7 ×Ｉa ÷（Ｒ6 ×Ｉb ） (２) 電子ボリウム３において所定の利得を付与された信号ｖ
out は、トランジスタＱ24及びＱ26の両コレクタに接続
された抵抗Ｒ7 の上端を介して、出力端子６から半導体
装置の外部へと供給される。
out は、トランジスタＱ24及びＱ26の両コレクタに接続
された抵抗Ｒ7 の上端を介して、出力端子６から半導体
装置の外部へと供給される。
【００３０】すなわち、出力信号ｖout は、ローパスフ
ィルタ２による信号利得への影響を無視すると、 ｖout ＝Ａ1 ×Ａ2 ×ｖin ＝｛Ｒ5 ×Ｉb ÷（Ｒ4 ×Ｉa ) ｝・｛Ｒ7 ×Ｉa ÷（Ｒ6 ×Ｉb ) ｝ ×ｖin ＝ Ｒ5 ×Ｒ7 ÷（Ｒ4 ×Ｒ6 ）×ｖin ∴ｖout ＝ Ｋ・ｖin （Ｋは定数） (３) 上記のとおり、両電子ボリウム１及び３の各抵抗Ｒ4 ，
Ｒ5 ，Ｒ6 ，Ｒ7 の値に基づいて、出力信号ｖout の入
力信号ｖinに対する利得((３) 式）が設定される。すな
わち、 ｖout ＝ （ｖin×Ａ1 ＋ＶN ）Ａ2 ＝ Ａ1 ・ｖin・Ａ2 ＋ Ａ2 ・ＶN (４) となる。
ィルタ２による信号利得への影響を無視すると、 ｖout ＝Ａ1 ×Ａ2 ×ｖin ＝｛Ｒ5 ×Ｉb ÷（Ｒ4 ×Ｉa ) ｝・｛Ｒ7 ×Ｉa ÷（Ｒ6 ×Ｉb ) ｝ ×ｖin ＝ Ｒ5 ×Ｒ7 ÷（Ｒ4 ×Ｒ6 ）×ｖin ∴ｖout ＝ Ｋ・ｖin （Ｋは定数） (３) 上記のとおり、両電子ボリウム１及び３の各抵抗Ｒ4 ，
Ｒ5 ，Ｒ6 ，Ｒ7 の値に基づいて、出力信号ｖout の入
力信号ｖinに対する利得((３) 式）が設定される。すな
わち、 ｖout ＝ （ｖin×Ａ1 ＋ＶN ）Ａ2 ＝ Ａ1 ・ｖin・Ａ2 ＋ Ａ2 ・ＶN (４) となる。
【００３１】したがって、ローパスフィルタ２などが半
導体で構成されるために高インピーダンスであって、熱
雑音、１／ｆノイズなどでＶN なる雑音電圧を発生し入
力信号ｖinが小さくＳ／Ｎがとり難い時は、利得Ａ1 を
利得Ａ2 よりも相対的に増大させて、利得Ａ2 を１より
も小さく設定することにより、ローパスフィルタ２に起
因する雑音電圧ＶN をＡ2 倍に圧縮し、出力信号ｖout
のＳ／Ｎ比を良好にすることができ、選択出力回路が半
導体装置で構成される従来の場合よりもダイナミックレ
ンジを改善することが可能である。なお、上記のローパ
スフィルタは選択出力回路の一例にすぎず、半導体素子
等に起因して発生する雑音の帯域を出力するものであれ
ば、上記と同様の雑音低減効果を得ることができる。
導体で構成されるために高インピーダンスであって、熱
雑音、１／ｆノイズなどでＶN なる雑音電圧を発生し入
力信号ｖinが小さくＳ／Ｎがとり難い時は、利得Ａ1 を
利得Ａ2 よりも相対的に増大させて、利得Ａ2 を１より
も小さく設定することにより、ローパスフィルタ２に起
因する雑音電圧ＶN をＡ2 倍に圧縮し、出力信号ｖout
のＳ／Ｎ比を良好にすることができ、選択出力回路が半
導体装置で構成される従来の場合よりもダイナミックレ
ンジを改善することが可能である。なお、上記のローパ
スフィルタは選択出力回路の一例にすぎず、半導体素子
等に起因して発生する雑音の帯域を出力するものであれ
ば、上記と同様の雑音低減効果を得ることができる。
【００３２】
【発明の効果】上述のとおり本発明によれば、入力信号
のレベルが所定値以下の時にこのレベルに基づいて第１
の利得制御回路の利得Ａ1 を増大させる一方で第２の利
得制御回路の利得Ａ2 を減少させることにより、選択出
力回路から選択出力される所定周波数帯域の信号の雑音
が低減され、特に、原理的に低域周波数において漸増す
る選択出力回路の１／ｆノイズが、設定された利得に応
じて圧縮され低減されるため、出力信号のＳ／Ｎ比を良
好にすることができ、選択出力回路が半導体装置で構成
される従来の場合よりもダイナミックレンジを改善でき
るなどの特長を有する。
のレベルが所定値以下の時にこのレベルに基づいて第１
の利得制御回路の利得Ａ1 を増大させる一方で第２の利
得制御回路の利得Ａ2 を減少させることにより、選択出
力回路から選択出力される所定周波数帯域の信号の雑音
が低減され、特に、原理的に低域周波数において漸増す
る選択出力回路の１／ｆノイズが、設定された利得に応
じて圧縮され低減されるため、出力信号のＳ／Ｎ比を良
好にすることができ、選択出力回路が半導体装置で構成
される従来の場合よりもダイナミックレンジを改善でき
るなどの特長を有する。
【図１】本発明の一実施例のブロック図である。
【図２】電子ボリウム制御回路４の具体的な回路図であ
る。
る。
【図３】電子ボリウム１の具体的な回路図である。
【図４】電子ボリウム３の具体的な回路図である。
１ 電子ボリウム ２ ローパスフィルタ ３ 電子ボリウム ４ 電子ボリウム制御回路 ５ 整流回路
Claims (1)
- 【請求項１】 入力信号のレベルに応じた電圧をベース
に印加される第１のトランジスタのエミッタと、定電圧
をベースに印加される第２のトランジスタの各エミッタ
を直列接続された第１，第２の抵抗により接続し、前記
第１，第２の抵抗の接続点を電流源に接続して構成され
ており、前記入力信号のレベルに応じた電圧に基づいて
前記入力信号のレベルに応じた電圧が前記定電圧以下の
時に増大し前記入力信号のレベルに応じた電圧が前記定
電圧以上の時に減少する前記第１のトランジスタのコレ
クタ電流と、前記入力信号のレベルに応じた電圧に基づ
いて前記入力信号のレベルに応じた電圧が前記定電圧以
下の時に減少し前記入力信号のレベルに応じた電圧が前
記定電圧以上の時に増大する前記第２のトランジスタの
コレクタ電流とを利得制御信号として取り出す制御回路
と、 前記利得制御信号として供給される前記第２のトランジ
スタのコレクタ電流と前記第１のトランジスタのコレク
タ電流との比に基づくＡ １ なる利得を入力信号に 付与
して出力する第１の利得制御回路と、 該第１の利得制御回路からの出力信号の所定周波数帯域
を選択的に出力する選択出力回路と、前記利得制御信号として供給される前記第１のトランジ
スタのコレクタ電流と前記第２のトランジスタのコレク
タ電流との比に基づくＡ ２ なる利得を該選択出力回路
からの出力信号に 付与して出力する第２の利得制御回路
とを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12939493A JP3243888B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12939493A JP3243888B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06338745A JPH06338745A (ja) | 1994-12-06 |
| JP3243888B2 true JP3243888B2 (ja) | 2002-01-07 |
Family
ID=15008493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12939493A Expired - Fee Related JP3243888B2 (ja) | 1993-05-31 | 1993-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3243888B2 (ja) |
-
1993
- 1993-05-31 JP JP12939493A patent/JP3243888B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06338745A (ja) | 1994-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05167358A (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| JP3243888B2 (ja) | 半導体装置 | |
| US4879526A (en) | Integrated audio amplifier electronically commutable from a single ended or stereo configuration to a balanced or bridge configuration and viceversa | |
| US5787182A (en) | Audio signal amplifier circuit and a portable audio equipment using the same | |
| US7734265B2 (en) | Audio muting circuit and audio muting method | |
| EP0696104B1 (en) | Active bandpass filter | |
| US5113144A (en) | Feed-back type emphasis circuit | |
| JPS6351603B2 (ja) | ||
| US6424210B1 (en) | Isolator circuit | |
| JP3151376B2 (ja) | フィルタ回路 | |
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JP3025718B2 (ja) | ラグリードフィルタ | |
| JP3149604B2 (ja) | 可変インピーダンス回路 | |
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| JPH0626291B2 (ja) | 利得制御装置 | |
| JPS59185007A (ja) | フイ−ドバツク回路 | |
| JP2752019B2 (ja) | 液晶表示装置用ガンマ補正回路 | |
| JPH01293004A (ja) | 再生装置 | |
| JPH09148868A (ja) | プリアンプおよびこれを用いた携帯用音響機器 | |
| JPS6327467Y2 (ja) | ||
| US6812793B2 (en) | Power supply rejection circuit for an audio amplifier | |
| JPH10241105A (ja) | 再生イコライザ回路 | |
| JPH02270412A (ja) | 増幅回路 | |
| JPH098580A (ja) | 再生イコライザ回路 | |
| JPS61225915A (ja) | パワ−アンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |