JPH0446003B2 - - Google Patents
Info
- Publication number
- JPH0446003B2 JPH0446003B2 JP58188743A JP18874383A JPH0446003B2 JP H0446003 B2 JPH0446003 B2 JP H0446003B2 JP 58188743 A JP58188743 A JP 58188743A JP 18874383 A JP18874383 A JP 18874383A JP H0446003 B2 JPH0446003 B2 JP H0446003B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- amplifier
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000000284 extract Substances 0.000 claims 1
- 230000005236 sound signal Effects 0.000 description 10
- 230000001052 transient effect Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/36—Nc in input of data, input key till input tape
- G05B2219/36159—Detachable or portable programming unit, display, pc, pda
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
この発明は音声信号処理回路に係り、例えば、
テープレコーダ等における録音、再生信号等の信
号処理系統の電源の投入、遮断に伴う過渡音の防
止に好適なミユーテイング制御に関する。
テープレコーダ等における録音、再生信号等の信
号処理系統の電源の投入、遮断に伴う過渡音の防
止に好適なミユーテイング制御に関する。
第1図は一般的なテープレコーダにおける音声
信号増幅器を示している。入力端子2Aには磁気
テープから再生信号、入力端子2Bには録音信号
が与えられる。各信号は入力切換回路4を介して
選択されたものが増幅器6に与えられるが、録音
信号はレベル調整回路8を介して入力切換回路4
に入力されている。レベル調整回路8は抵抗10
とトランジスタ等の可変抵抗素子12とで構成さ
れ、増幅器6はライン増幅器である。
信号増幅器を示している。入力端子2Aには磁気
テープから再生信号、入力端子2Bには録音信号
が与えられる。各信号は入力切換回路4を介して
選択されたものが増幅器6に与えられるが、録音
信号はレベル調整回路8を介して入力切換回路4
に入力されている。レベル調整回路8は抵抗10
とトランジスタ等の可変抵抗素子12とで構成さ
れ、増幅器6はライン増幅器である。
一般に、比較的高い電圧利得を持つ一電源方式
(GND−VCC)の増幅器は、帰還経路にコンデン
サを入れているため、電源投入時、これに起因す
るポツプ音の発生及びこのポツプ音による自動レ
ベル調整回路の誤動作を防ぐため、不安定期間の
ミユーテイングを必要とするが、増幅器6はこの
種の増幅器に相当する。
(GND−VCC)の増幅器は、帰還経路にコンデン
サを入れているため、電源投入時、これに起因す
るポツプ音の発生及びこのポツプ音による自動レ
ベル調整回路の誤動作を防ぐため、不安定期間の
ミユーテイングを必要とするが、増幅器6はこの
種の増幅器に相当する。
この増幅器6は、ミユーテイング制御回路13
からの制御入力により電源投入時又は遮断時の一
定期間、例えば、出力の発生を解除されるように
構成されている。この増幅器6の出力は、出力端
子14から取出され、且つ自動レベル調整回路1
5に与えられ、この自動レベル調整回路15の出
力は前記可変抵抗素子12の制御入力となつてい
る。
からの制御入力により電源投入時又は遮断時の一
定期間、例えば、出力の発生を解除されるように
構成されている。この増幅器6の出力は、出力端
子14から取出され、且つ自動レベル調整回路1
5に与えられ、この自動レベル調整回路15の出
力は前記可変抵抗素子12の制御入力となつてい
る。
自動レベル調整回路15は入力信号レベルに応
じた直流レベル出力を発生し、例えば、整流器及
び外部端子16に接続された平滑用コンデンサ1
8等からなり、前記ミユーテイング制御回路13
で動作が制御されるとともに、入力端子2A側の
信号が選択されている場合、制御入力端子19か
らのミユーテイング信号で動作が停止する。
じた直流レベル出力を発生し、例えば、整流器及
び外部端子16に接続された平滑用コンデンサ1
8等からなり、前記ミユーテイング制御回路13
で動作が制御されるとともに、入力端子2A側の
信号が選択されている場合、制御入力端子19か
らのミユーテイング信号で動作が停止する。
この場合、録音、再生切換えのミユーテイング
制御と電源投入時のミユーテイング制御は、自動
レベル調整回路15の動作を停止状態にし、増幅
器6は増幅利得を低減させ、その出力動作点は通
常の増幅動作と同様に保持させている。
制御と電源投入時のミユーテイング制御は、自動
レベル調整回路15の動作を停止状態にし、増幅
器6は増幅利得を低減させ、その出力動作点は通
常の増幅動作と同様に保持させている。
しかしながら、このような制御では、自動レベ
ル制御を必要とする強入力時に電源を投入する
と、ミユーテイング解除と同時に、自動レベル制
御のアタツクタイムに起因するバースト雑音を発
生するおそれがある。即ち、アタツクタイムは自
動レベル調整回路15に付加されているコンデン
サ18に制御電圧がチヤージされる時間であり、
バースト雑音は、録音、再生の切換えにおいて
も、同様に発生し、その防止をすることができな
かつた。
ル制御を必要とする強入力時に電源を投入する
と、ミユーテイング解除と同時に、自動レベル制
御のアタツクタイムに起因するバースト雑音を発
生するおそれがある。即ち、アタツクタイムは自
動レベル調整回路15に付加されているコンデン
サ18に制御電圧がチヤージされる時間であり、
バースト雑音は、録音、再生の切換えにおいて
も、同様に発生し、その防止をすることができな
かつた。
この発明は、電源の投入又は遮断に伴うバース
ト雑音等の過渡音の出力発生を防止した音声信号
処理回路の提供を目的とする。
ト雑音等の過渡音の出力発生を防止した音声信号
処理回路の提供を目的とする。
即ち、この発明の音声信号処理回路は、電源電
圧VCCを分圧して中点電圧VMを設定する抵抗回路
にコンデンサ62を接続して一定の時定数で前記
コンデンサを前記中点電圧に充電する時定数回路
48が設置されるとともに、前記中点電圧より高
い上限基準電圧VHと、前記中点電圧より低い下
限基準電圧VLとを設定する基準電圧設定回路5
0が設置され、前記コンデンサの充電電圧と前記
下限基準電圧とを比較して前記充電電圧が前記下
限基準電圧より低いことを表す第1のミユーテイ
ング制御信号を発生する第1の比較器54が設置
され、前記コンデンサの充電電圧と前記上限基準
電圧とを比較して前記充電電圧が前記上限基準電
圧より高いことを表す第2のミユーテイング制御
信号を発生する第2の比較器52が設置されたミ
ユーテイング制御回路42と、入力信号を受ける
第1の増幅器20と、この第1の増幅器の出力及
び直流バイアス電圧が加えられ、前記第1又は第
2のミユーテイング制御信号に応じて前記第1の
増幅器の前記出力から前記直流バイアス電圧に切
り換え、その直流バイアス電圧を取り出すスイツ
チング回路24と、前記第1の増幅器の出力を整
流しえ前記入力信号の振幅に応じた直流レベルを
持つレベル調整出力を発生するとともに、前記第
1のミユーテイング制御信号によつて動作を停止
するとともに、前記スイツチング回路の動作より
先に動作状態に移行するレベル制御回路(自動レ
ベル制御回路22)と、前記第1の増幅器の入力
部に設置され、前記レベル制御回路が発生した前
記レベル調整出力によつて、前記入力信号のレベ
ルを調整するレベル調整回路8と、前記スイツチ
ング回路の出力が加えられ、前記第2のミユーテ
イング制御信号によつて動作を停止し、前記スイ
ツチング回路から加えられた前記出力の取り出し
が禁止される第2の増幅器26と、電源の遮断時
に導通して前記ミユーテイング制御回路の前記コ
ンデンサの充電電圧を前記第2の増幅器の出力点
に加え、その出力レベルを前記中点電圧に設定す
るスイツチング回路97とを具備してなるもので
ある。
圧VCCを分圧して中点電圧VMを設定する抵抗回路
にコンデンサ62を接続して一定の時定数で前記
コンデンサを前記中点電圧に充電する時定数回路
48が設置されるとともに、前記中点電圧より高
い上限基準電圧VHと、前記中点電圧より低い下
限基準電圧VLとを設定する基準電圧設定回路5
0が設置され、前記コンデンサの充電電圧と前記
下限基準電圧とを比較して前記充電電圧が前記下
限基準電圧より低いことを表す第1のミユーテイ
ング制御信号を発生する第1の比較器54が設置
され、前記コンデンサの充電電圧と前記上限基準
電圧とを比較して前記充電電圧が前記上限基準電
圧より高いことを表す第2のミユーテイング制御
信号を発生する第2の比較器52が設置されたミ
ユーテイング制御回路42と、入力信号を受ける
第1の増幅器20と、この第1の増幅器の出力及
び直流バイアス電圧が加えられ、前記第1又は第
2のミユーテイング制御信号に応じて前記第1の
増幅器の前記出力から前記直流バイアス電圧に切
り換え、その直流バイアス電圧を取り出すスイツ
チング回路24と、前記第1の増幅器の出力を整
流しえ前記入力信号の振幅に応じた直流レベルを
持つレベル調整出力を発生するとともに、前記第
1のミユーテイング制御信号によつて動作を停止
するとともに、前記スイツチング回路の動作より
先に動作状態に移行するレベル制御回路(自動レ
ベル制御回路22)と、前記第1の増幅器の入力
部に設置され、前記レベル制御回路が発生した前
記レベル調整出力によつて、前記入力信号のレベ
ルを調整するレベル調整回路8と、前記スイツチ
ング回路の出力が加えられ、前記第2のミユーテ
イング制御信号によつて動作を停止し、前記スイ
ツチング回路から加えられた前記出力の取り出し
が禁止される第2の増幅器26と、電源の遮断時
に導通して前記ミユーテイング制御回路の前記コ
ンデンサの充電電圧を前記第2の増幅器の出力点
に加え、その出力レベルを前記中点電圧に設定す
るスイツチング回路97とを具備してなるもので
ある。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第2図はこの発明の音声信号処理回路の実施例
を示し、第1図に示す回路と同一部分には同一符
号が付してある。入力切換回路4の出力側には、
例えば利得固定増幅器としての第1の増幅器20
が設置され、その出力側には、レベル調整回路8
との間に自動レベル制御回路22が設置されてい
るとともに、ミユーテイング用スイツチング回路
(以下スイツチング回路という)24を介して例
えば電圧利得0dBのバツフア回路としての第2の
増幅器26が設置され、その出力は出力端子28
から取出される。
を示し、第1図に示す回路と同一部分には同一符
号が付してある。入力切換回路4の出力側には、
例えば利得固定増幅器としての第1の増幅器20
が設置され、その出力側には、レベル調整回路8
との間に自動レベル制御回路22が設置されてい
るとともに、ミユーテイング用スイツチング回路
(以下スイツチング回路という)24を介して例
えば電圧利得0dBのバツフア回路としての第2の
増幅器26が設置され、その出力は出力端子28
から取出される。
入力切換回路4は切替入力端子30に与えるモ
ード切換信号によつて入力信号を選択する。この
入力切換回路4及び前記増幅器20に対してレベ
ル調整回路8及び自動レベル制御回路22は、自
動レベル調整(ALC)ループを形成し、スイツ
チング回路24及び増幅器26とは独立した構成
である。レベル調整回路8の可変抵抗素子12の
端子11には、バイアス回路46から一定のバイ
アスが与えられる。
ード切換信号によつて入力信号を選択する。この
入力切換回路4及び前記増幅器20に対してレベ
ル調整回路8及び自動レベル制御回路22は、自
動レベル調整(ALC)ループを形成し、スイツ
チング回路24及び増幅器26とは独立した構成
である。レベル調整回路8の可変抵抗素子12の
端子11には、バイアス回路46から一定のバイ
アスが与えられる。
自動レベル制御回路22は整流・検波回路3
2、外部端子34に接続された抵抗36及びコン
デンサ38から成る時定数回路、整流・検波回路
32にミユーテイングレベルを設定するレベル設
定回路40から構成され、整流・検波回路32
は、制御入力端子43に与えられる外部ミユーテ
イング信号によりその動作が制御される。
2、外部端子34に接続された抵抗36及びコン
デンサ38から成る時定数回路、整流・検波回路
32にミユーテイングレベルを設定するレベル設
定回路40から構成され、整流・検波回路32
は、制御入力端子43に与えられる外部ミユーテ
イング信号によりその動作が制御される。
スイツチング回路24はミユーテイング制御回
路42からの前記ミユーテイング信号又は制御入
力端子44に与えられる外部ミユーテイング信号
により、ミユーテイング時、バイアス回路46の
バイアス出力側に切換え、且つ通常時、信号を増
幅器20に与える。なお、増幅器26の帰還ルー
プ内に時定数を含まない構成とすれば、増幅器2
6での電源投入、遮断に伴う過渡音の発生を防止
することもできる。さらに、増幅器26の利得を
極力低くすれば、切換え雑音等の各種の雑音が大
きく増幅されることも極力抑制できるので、都合
がよい。従つて、増幅器26はバツフア増幅器で
あつてもよい。
路42からの前記ミユーテイング信号又は制御入
力端子44に与えられる外部ミユーテイング信号
により、ミユーテイング時、バイアス回路46の
バイアス出力側に切換え、且つ通常時、信号を増
幅器20に与える。なお、増幅器26の帰還ルー
プ内に時定数を含まない構成とすれば、増幅器2
6での電源投入、遮断に伴う過渡音の発生を防止
することもできる。さらに、増幅器26の利得を
極力低くすれば、切換え雑音等の各種の雑音が大
きく増幅されることも極力抑制できるので、都合
がよい。従つて、増幅器26はバツフア増幅器で
あつてもよい。
また、ミユーテイング制御回路42は、時定数
回路48、基準電圧設定回路50、第1の比較器
54、第2の比較器52及びOR回路56から構
成されている。時定数回路48は抵抗58,60
及びコンデンサ62から構成され、抵抗60に並
列に接続されたコンデンサ62により、中点電圧
VMが電源端子61に与えられた電源電圧VCCの投
入時、抵抗58及びコンデンサ62の時定数で立
上がり、電源の遮断時、抵抗60及びコンデンサ
62の時定数で下がるように成つている。なお、
中点電圧VMは、定常状態で電源電圧VCCの1/2の
値(VCC/2)となるように、各抵抗58,60
の抵抗値は同値に設定され、この電圧は前記バイ
アス回路46に加えて全回路のバイアス点として
も用いることができる。また、基準電圧設定回路
50は、抵抗64,66及びダイオード68から
構成され、それぞれの接続点で上限基準電圧VH、
下限基準電圧VLを設定する。これら上限基準電
圧VH及び下限基準電圧VLの値は、中点電圧VMを
中心値としてダイオード68の順方向降下電圧
VFの差だけ上限基準電圧VHが下限基準電圧VLよ
り高く成つている。比較器52,54でウインド
コンパレータが構成されているが、比較器54は
出力の反転レベル付近でリニア動作をさせ、その
基準電圧と入力電圧との差の変化に応じて反転出
力の電圧レベル又は電流値が変化するように構成
する。比較器52の非反転入力端子(+)及び比
較器54の反転入力端子(−)には、前記中点電
圧VMが印加され、比較器52の反転入力端子
(−)には上限基準電圧VH、比較器54の非反転
入力端子(+)には下限基準電圧VLが印加され
ている。
回路48、基準電圧設定回路50、第1の比較器
54、第2の比較器52及びOR回路56から構
成されている。時定数回路48は抵抗58,60
及びコンデンサ62から構成され、抵抗60に並
列に接続されたコンデンサ62により、中点電圧
VMが電源端子61に与えられた電源電圧VCCの投
入時、抵抗58及びコンデンサ62の時定数で立
上がり、電源の遮断時、抵抗60及びコンデンサ
62の時定数で下がるように成つている。なお、
中点電圧VMは、定常状態で電源電圧VCCの1/2の
値(VCC/2)となるように、各抵抗58,60
の抵抗値は同値に設定され、この電圧は前記バイ
アス回路46に加えて全回路のバイアス点として
も用いることができる。また、基準電圧設定回路
50は、抵抗64,66及びダイオード68から
構成され、それぞれの接続点で上限基準電圧VH、
下限基準電圧VLを設定する。これら上限基準電
圧VH及び下限基準電圧VLの値は、中点電圧VMを
中心値としてダイオード68の順方向降下電圧
VFの差だけ上限基準電圧VHが下限基準電圧VLよ
り高く成つている。比較器52,54でウインド
コンパレータが構成されているが、比較器54は
出力の反転レベル付近でリニア動作をさせ、その
基準電圧と入力電圧との差の変化に応じて反転出
力の電圧レベル又は電流値が変化するように構成
する。比較器52の非反転入力端子(+)及び比
較器54の反転入力端子(−)には、前記中点電
圧VMが印加され、比較器52の反転入力端子
(−)には上限基準電圧VH、比較器54の非反転
入力端子(+)には下限基準電圧VLが印加され
ている。
比較器52の出力は増幅器26に与えられ、こ
の出力とともに比較器54の出力はOR回路56
を介してスイツチング回路24に与えられ、ま
た、比較器54の出力はレベル設定回路40に与
えられる。レベル設定回路40は自動レベル制御
回路22に対して時定数回路としての機能を付与
し、電源の投入時、スイツチング回路24の切換
え前に自動レベル制御回路22が早期に立上がる
ように成つている。
の出力とともに比較器54の出力はOR回路56
を介してスイツチング回路24に与えられ、ま
た、比較器54の出力はレベル設定回路40に与
えられる。レベル設定回路40は自動レベル制御
回路22に対して時定数回路としての機能を付与
し、電源の投入時、スイツチング回路24の切換
え前に自動レベル制御回路22が早期に立上がる
ように成つている。
以上の構成に基づき、第3図ないし第5図を参
照して動作を説明する。第3図Aは電源投入から
電源遮断に至る中点電圧VM及び下限基準電圧VL
の推移を示している。下限基準電圧VLは急峻に
立上がるが、中点電圧VMはコンデンサ62の充
電時間により滑らかに立上がり、中点電圧VMが
下限基準電圧VLを越えない時間内で第3図Bに
示すように、比較器54が第1のミユーテイング
制御信号としての高いレベル(H)出力を発生する。
照して動作を説明する。第3図Aは電源投入から
電源遮断に至る中点電圧VM及び下限基準電圧VL
の推移を示している。下限基準電圧VLは急峻に
立上がるが、中点電圧VMはコンデンサ62の充
電時間により滑らかに立上がり、中点電圧VMが
下限基準電圧VLを越えない時間内で第3図Bに
示すように、比較器54が第1のミユーテイング
制御信号としての高いレベル(H)出力を発生する。
また、第3図Cは電源投入から遮断に至る中点
電圧VM及び上限基準電圧VHの推移を示し、上限
基準電圧VHは電源投入により急峻に立上がるが、
電源の投入から通常の動作状態では、中点電圧
VMは上限基準電圧VHを越えないため、比較器5
2は非反転出力となり、その出力は低レベルを維
持する。しかし、電源の供給遮断時には、第3図
A及びCに示すように、中点電圧VM、上限基準
電圧VH及び下限基準電圧VLは共に緩やかに低下
するが、コンデンサ62に残つた蓄積電荷の放電
により、上限基準電圧VHは第3図Cに示すよう
に、中点電圧VMより短時間で低電位になり、中
点電圧VMが上限基準電圧VHより高い区間が発生
するため、比較器52は第3図Dに示すように、
第2のミユーテイング制御信号としての高いレベ
ル(H)出力を発生する。この結果、電源の投入、遮
断に伴つてOR回路56から第3図Eに示すミユ
ーテイング制御信号が発生する。このミユーテイ
ング信号において、t1は電源投入ミユーテイング
区間(第1のミユーテイング制御信号区間)、t2
は通常モード区間、t3は電源遮断ミユーテイング
区間(第2のミユーテイング制御信号区間)であ
り、各区間は中点電圧VMと上限基準電圧VH又は
下限基準電圧VLとの差で決定される。
電圧VM及び上限基準電圧VHの推移を示し、上限
基準電圧VHは電源投入により急峻に立上がるが、
電源の投入から通常の動作状態では、中点電圧
VMは上限基準電圧VHを越えないため、比較器5
2は非反転出力となり、その出力は低レベルを維
持する。しかし、電源の供給遮断時には、第3図
A及びCに示すように、中点電圧VM、上限基準
電圧VH及び下限基準電圧VLは共に緩やかに低下
するが、コンデンサ62に残つた蓄積電荷の放電
により、上限基準電圧VHは第3図Cに示すよう
に、中点電圧VMより短時間で低電位になり、中
点電圧VMが上限基準電圧VHより高い区間が発生
するため、比較器52は第3図Dに示すように、
第2のミユーテイング制御信号としての高いレベ
ル(H)出力を発生する。この結果、電源の投入、遮
断に伴つてOR回路56から第3図Eに示すミユ
ーテイング制御信号が発生する。このミユーテイ
ング信号において、t1は電源投入ミユーテイング
区間(第1のミユーテイング制御信号区間)、t2
は通常モード区間、t3は電源遮断ミユーテイング
区間(第2のミユーテイング制御信号区間)であ
り、各区間は中点電圧VMと上限基準電圧VH又は
下限基準電圧VLとの差で決定される。
このミユーテイング制御信号がスイツチング回
路24に与えらえると、区間t1において、増幅器
26の入力はバイアス回路46の直流バイアス側
に切換えられ、増幅器26の出力は緩やかに立上
がる。
路24に与えらえると、区間t1において、増幅器
26の入力はバイアス回路46の直流バイアス側
に切換えられ、増幅器26の出力は緩やかに立上
がる。
第4図Bは増幅器26の動作電流を示し、これ
は比較器52の反転信号で第4図Aに示すよう
に、電源の投入、遮断に伴う中点電圧VM、上限
基準電圧VHとの比較により得ている。これは電
源の遮断と同時に増幅器26の動作を停止するこ
とを目的とする。
は比較器52の反転信号で第4図Aに示すよう
に、電源の投入、遮断に伴う中点電圧VM、上限
基準電圧VHとの比較により得ている。これは電
源の遮断と同時に増幅器26の動作を停止するこ
とを目的とする。
第5図Aは電源の投入、遮断に伴う中点電圧
VM及び下限基準電圧VLの変化を示し、第5図B
は自動レベル制御回路22の動作開始タイミン
グ、第5図Cは自動レベル制御回路22が発生す
る自動レベル制御出力を示している。VSはレベ
ル設定回路40による設定レベルを示している。
これは第3図Aに示す波形と同一であるが、比較
器54の利得を低下させることにより、コンパレ
ートレベル付近の出力の反転を緩やかなものと
し、即ち、自動レベル制御出力は電源の投入時よ
り一定時間後に立上がり、電源の遮断とともにそ
のレベルが低下するが、区間t4は前記区間t1より
短時間に設定されている。
VM及び下限基準電圧VLの変化を示し、第5図B
は自動レベル制御回路22の動作開始タイミン
グ、第5図Cは自動レベル制御回路22が発生す
る自動レベル制御出力を示している。VSはレベ
ル設定回路40による設定レベルを示している。
これは第3図Aに示す波形と同一であるが、比較
器54の利得を低下させることにより、コンパレ
ートレベル付近の出力の反転を緩やかなものと
し、即ち、自動レベル制御出力は電源の投入時よ
り一定時間後に立上がり、電源の遮断とともにそ
のレベルが低下するが、区間t4は前記区間t1より
短時間に設定されている。
このようにミユーテイング制御回路42は、電
源の投入、遮断による電圧VCCの変化を時定数回
路48で検出してミユーテイング信号を形成し、
電源投入時からの一定時間、自動レベル制御回路
22及び増幅器26の動作を停止させるが、自動
レベル制御回路22にはレベル設定回路40でミ
ユーテイングレベルが設定され、これらは異なつ
たミユーテイングレベルで動作を開始するため、
自動レベル制御回路22が動作状態に移行した
後、僅かの時間をおいてスイツチング回路24が
動作状態に移行する。このため、電源の投入で増
幅器20が動作状態となり、電源投入に伴う急激
な出力電位の変動を生じ、これが過渡音の発生原
因になるが、この異常信号はスイツチング回路2
4が電源の投入から一定時間中バイアス回路46
からのバイアス入力側にあるため、安定に立上が
る増幅器26を経由し、出力端子28には現れな
い。
源の投入、遮断による電圧VCCの変化を時定数回
路48で検出してミユーテイング信号を形成し、
電源投入時からの一定時間、自動レベル制御回路
22及び増幅器26の動作を停止させるが、自動
レベル制御回路22にはレベル設定回路40でミ
ユーテイングレベルが設定され、これらは異なつ
たミユーテイングレベルで動作を開始するため、
自動レベル制御回路22が動作状態に移行した
後、僅かの時間をおいてスイツチング回路24が
動作状態に移行する。このため、電源の投入で増
幅器20が動作状態となり、電源投入に伴う急激
な出力電位の変動を生じ、これが過渡音の発生原
因になるが、この異常信号はスイツチング回路2
4が電源の投入から一定時間中バイアス回路46
からのバイアス入力側にあるため、安定に立上が
る増幅器26を経由し、出力端子28には現れな
い。
次に、第5図Cに示すように、一定時間t4の経
過後、自動レベル制御回路22が動作を開始す
る。従つて、スイツチ回路24及び増幅器26の
動作とは無関係に、増幅器20の出力レベルが調
整される。
過後、自動レベル制御回路22が動作を開始す
る。従つて、スイツチ回路24及び増幅器26の
動作とは無関係に、増幅器20の出力レベルが調
整される。
なお、一定時間t1の経過後、スイツチング回路
24が増幅器20の出力側に切換わり、増幅器2
6が動作状態になるが、このミユーテイング動作
の結果、時間t1と時間t4との時間差をアタツクタ
イムに対し十分長くとることにより、従来のアタ
ツクタイムのバースト雑音等の過渡音を除去でき
る。また、録音、再生切換え時のミユーテイング
制御についても、制御入力端子43,44に外部
ミユーテイング制御信号を与えることにより、同
様に過渡音の発生を防止できる。
24が増幅器20の出力側に切換わり、増幅器2
6が動作状態になるが、このミユーテイング動作
の結果、時間t1と時間t4との時間差をアタツクタ
イムに対し十分長くとることにより、従来のアタ
ツクタイムのバースト雑音等の過渡音を除去でき
る。また、録音、再生切換え時のミユーテイング
制御についても、制御入力端子43,44に外部
ミユーテイング制御信号を与えることにより、同
様に過渡音の発生を防止できる。
第6図はこの発明の音声信号処理回路の具体的
な回路構成例を示し、第2図に示す音声信号処理
回路と同一部分には同一符号が付してある。図に
おいて、増幅器20の入出力間には抵抗70,7
2,74、外部接続端子76に接続されたコンデ
ンサ78によつて帰還回路が形成され、抵抗7
0,72の分圧点で得られる信号は、録音用増幅
器80に与えられる。録音用増幅器80の帰還端
子82と出力端子84との間には、図示していな
い帰還素子が接続され、出力端子84から取出さ
れる録音信号は、録音用磁気ヘツド等へ出力され
る。
な回路構成例を示し、第2図に示す音声信号処理
回路と同一部分には同一符号が付してある。図に
おいて、増幅器20の入出力間には抵抗70,7
2,74、外部接続端子76に接続されたコンデ
ンサ78によつて帰還回路が形成され、抵抗7
0,72の分圧点で得られる信号は、録音用増幅
器80に与えられる。録音用増幅器80の帰還端
子82と出力端子84との間には、図示していな
い帰還素子が接続され、出力端子84から取出さ
れる録音信号は、録音用磁気ヘツド等へ出力され
る。
また、この実施例の場合、バイアス回路46と
時定数回路48は一体に形成され、時定数回路4
8はトランジスタ86,88,90,92、抵抗
58,60、コンデンサ62及びバツフア増幅器
94から構成され、バイアス回路46はトランジ
スタ88,92を除いて構成され、その出力は5
8,60の接続点から取出される。
時定数回路48は一体に形成され、時定数回路4
8はトランジスタ86,88,90,92、抵抗
58,60、コンデンサ62及びバツフア増幅器
94から構成され、バイアス回路46はトランジ
スタ88,92を除いて構成され、その出力は5
8,60の接続点から取出される。
レベル調整回路8にはこのバイアス回路46か
ら一定のバイアスが与えられるとともに、増幅器
20の出力信号を整流・検波回路32で検波した
後、外部端子34に接続された時定数回路で変換
された直流レベル信号が与えられる。
ら一定のバイアスが与えられるとともに、増幅器
20の出力信号を整流・検波回路32で検波した
後、外部端子34に接続された時定数回路で変換
された直流レベル信号が与えられる。
また、電源遮断時にバイアス電圧と増幅器26
の出力側電圧とを等しくするため、増幅器26の
出力側とバイアス回路46との間には、トランジ
スタ95からなるスイツチング回路97が設置さ
れ、電源が遮断されてトランジスタ95が導通状
態に移行するとき、増幅器26の出力点は中点電
圧VMに強制的に保持される。即ち、カレントミ
ラー回路を構成するトランジスタ86,88又は
トランジスタ90,92の電流比を違えることに
より、通常トランジスタ88のコレクタ電流がト
ランジスタ92のコレクタ電流に勝ち、トランジ
スタ95は遮断状態と成る。
の出力側電圧とを等しくするため、増幅器26の
出力側とバイアス回路46との間には、トランジ
スタ95からなるスイツチング回路97が設置さ
れ、電源が遮断されてトランジスタ95が導通状
態に移行するとき、増幅器26の出力点は中点電
圧VMに強制的に保持される。即ち、カレントミ
ラー回路を構成するトランジスタ86,88又は
トランジスタ90,92の電流比を違えることに
より、通常トランジスタ88のコレクタ電流がト
ランジスタ92のコレクタ電流に勝ち、トランジ
スタ95は遮断状態と成る。
基準電圧設定回路50は、ダイオード68,9
6,98及び抵抗64,66で構成されている。
ダイオード68,96,98はベース・コレクタ
を共通にしたトランジスタで構成されている。
6,98及び抵抗64,66で構成されている。
ダイオード68,96,98はベース・コレクタ
を共通にしたトランジスタで構成されている。
そして、比較器52はトランジスタ100,1
02,104,106,108及び定電流源11
0で構成され、トランジスタ100のベースには
バイアス回路46から中点電圧VMが与えられ、
トランジスタ102のベースには基準電圧設定回
路50から上限基準電圧VHが与えられている。
トランジスタ106,108はカレントミラー回
路を構成し、トランジスタ108のコレクタ電流
は増幅器26に与えられ、これによつて電源遮断
時の増幅動作停止を早める。
02,104,106,108及び定電流源11
0で構成され、トランジスタ100のベースには
バイアス回路46から中点電圧VMが与えられ、
トランジスタ102のベースには基準電圧設定回
路50から上限基準電圧VHが与えられている。
トランジスタ106,108はカレントミラー回
路を構成し、トランジスタ108のコレクタ電流
は増幅器26に与えられ、これによつて電源遮断
時の増幅動作停止を早める。
比較器54はトランジスタ112,114,1
16,118、抵抗120,122及び定電流源
124で構成され、抵抗120,122は、比較
器54のリニア動作を確保する。トランジスタ1
12のベースにはバイアス回路46から中点電圧
VMが与えられ、トランジスタ114のベースに
は基準電圧設定回路50から下限基準電圧VLが
与えられている。トランジスタ116,118は
カレントミラー回路を構成し、その出力はレベル
設定回路40を介して整流・検波回路32の制御
入力となる。
16,118、抵抗120,122及び定電流源
124で構成され、抵抗120,122は、比較
器54のリニア動作を確保する。トランジスタ1
12のベースにはバイアス回路46から中点電圧
VMが与えられ、トランジスタ114のベースに
は基準電圧設定回路50から下限基準電圧VLが
与えられている。トランジスタ116,118は
カレントミラー回路を構成し、その出力はレベル
設定回路40を介して整流・検波回路32の制御
入力となる。
また、OR回路56はトランジスタ126,1
28で構成され、各比較器52,54の出力はこ
のOR回路56からスイツチング回路24に与え
られている。
28で構成され、各比較器52,54の出力はこ
のOR回路56からスイツチング回路24に与え
られている。
そして、レベル設定回路40は整流・検波回路
32の動作電流を決定するトランジスタ130、
抵抗132,134及びバイアス電圧源136か
らなるバイアス回路138に関連して設置されて
いる。即ち、レベル設定回路40はトランジスタ
140,142及び抵抗144,146で構成さ
れている。トランジスタ140,142はカレン
トミラー回路を構成し、抵抗146は高抵抗で構
成されている。このレベル設定回路40は、比較
器54からの出力電流が大きい場合には、トラン
ジスタ130のベース電流を吸収してトランジス
タ130の動作を停止させ、その出力電流が減少
すると、抵抗146のためトランジスタ130を
導通状態に移行させる結果、整流・検波回路32
はスイツチング回路24より早期に動作状態に復
帰することになる。端子43はALCレベル設定
用であり、このレベル設定によつて調整レベルが
設定される。
32の動作電流を決定するトランジスタ130、
抵抗132,134及びバイアス電圧源136か
らなるバイアス回路138に関連して設置されて
いる。即ち、レベル設定回路40はトランジスタ
140,142及び抵抗144,146で構成さ
れている。トランジスタ140,142はカレン
トミラー回路を構成し、抵抗146は高抵抗で構
成されている。このレベル設定回路40は、比較
器54からの出力電流が大きい場合には、トラン
ジスタ130のベース電流を吸収してトランジス
タ130の動作を停止させ、その出力電流が減少
すると、抵抗146のためトランジスタ130を
導通状態に移行させる結果、整流・検波回路32
はスイツチング回路24より早期に動作状態に復
帰することになる。端子43はALCレベル設定
用であり、このレベル設定によつて調整レベルが
設定される。
このような構成によれば、前記実施例と同様の
効果が得られるとともに、半導体集積回路として
構成し、安定した動作が確保できる。
効果が得られるとともに、半導体集積回路として
構成し、安定した動作が確保できる。
以上説明したように、この発明によれば、電源
の投入又は遮断に伴う過渡音、自動レベル制御の
アタツクタイムによるバースト雑音の出力を防止
でき、増幅器の過渡状態に伴うポツプ音等の過渡
音の発生を防止することができる。
の投入又は遮断に伴う過渡音、自動レベル制御の
アタツクタイムによるバースト雑音の出力を防止
でき、増幅器の過渡状態に伴うポツプ音等の過渡
音の発生を防止することができる。
第1図は従来の音声信号処理回路を示すブロツ
ク図、第2図はこの発明の音声信号処理回路の実
施例を示すブロツク図、第3図ないし第5図はそ
の動作を示す説明図、第6図はこの発明の音声信
号処理回路の具体的な回路構成例を示す回路図で
ある。 8……レベル調整回路、20……第1の増幅
器、22……自動レベル制御回路(レベル制御回
路)、24……スツチング回路、26……第2の
増幅器、42……ミユーテイング制御回路、48
……時定数回路、50……基準電圧設定回路、5
2……第2の比較器、54……第1の比較器、6
2……コンデンサ、97……スイツチング回路。
ク図、第2図はこの発明の音声信号処理回路の実
施例を示すブロツク図、第3図ないし第5図はそ
の動作を示す説明図、第6図はこの発明の音声信
号処理回路の具体的な回路構成例を示す回路図で
ある。 8……レベル調整回路、20……第1の増幅
器、22……自動レベル制御回路(レベル制御回
路)、24……スツチング回路、26……第2の
増幅器、42……ミユーテイング制御回路、48
……時定数回路、50……基準電圧設定回路、5
2……第2の比較器、54……第1の比較器、6
2……コンデンサ、97……スイツチング回路。
Claims (1)
- 【特許請求の範囲】 1 電源電圧を分圧して中点電圧を設定する抵抗
回路にコンデンサを接続し、一定の時定数で前記
コンデンサを前記中点電圧に充電する時定数回路
が設置されるとともに、前記中点電圧より高い上
限基準電圧と、前記中点電圧より低い下限基準電
圧とを設定する基準電圧設定回路が設置され、前
記コンデンサの充電電圧と前記下限基準電圧とを
比較して前記充電電圧が前記下限基準電圧より低
いことを表す第1のミユーテイング制御信号を発
生する第1の比較器が設置され、前記コンデンサ
の充電電圧と前記上限基準電圧とを比較して前記
充電電圧が前記上限基準電圧より高いことを表す
第2のミユーテイング制御信号を発生する第2の
比較器が設置されたミユーテイング制御回路と、 入力信号を受ける第1の増幅器と、 この第1の増幅器の出力及び直流バイアス電圧
が加えられ、前記第1又は第2のミユーテイング
制御信号に応じて前記第1の増幅器の前記出力か
ら前記直流バイアス電圧を切り換え、その直流バ
イアス電圧を取り出すスイツチング回路と、 前記第1の増幅器の出力を整流して前記入力信
号の振幅に応じた直流レベルを持つレベル調整出
力を発生するとともに、前記第1のミユーテイン
グ制御信号によつて動作を停止するとともに、前
記スイツチング回路の動作より先に動作状態に移
行するレベル制御回路と、 前記第1の増幅器の入力部に設置され、前記レ
ベル制御回路が発生した前記レベル調整出力によ
つて前記入力記号のレベルを調整するレベル調整
回路と、 前記スイツチング回路の出力が加えられ、前記
第2のミユーテイング制御信号によつて動作を停
止し、前記スイツチング回路から加えられた前記
出力の取り出しが禁止される第2の増幅器と、 電源の遮断時に導通して前記ミユーテイング制
御回路の前記コンデンサの充電電圧を前記第2の
増幅器の出力点に加え、その出力レベルを前記中
点電圧に設定するスイツチング回路と、 を具備してなることを特徴とする音声信号処理回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58188743A JPS6080305A (ja) | 1983-10-09 | 1983-10-09 | 音声信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58188743A JPS6080305A (ja) | 1983-10-09 | 1983-10-09 | 音声信号処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6080305A JPS6080305A (ja) | 1985-05-08 |
JPH0446003B2 true JPH0446003B2 (ja) | 1992-07-28 |
Family
ID=16228992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58188743A Granted JPS6080305A (ja) | 1983-10-09 | 1983-10-09 | 音声信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6080305A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60103923U (ja) * | 1983-12-20 | 1985-07-16 | 三洋電機株式会社 | ミユ−テイング回路 |
-
1983
- 1983-10-09 JP JP58188743A patent/JPS6080305A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6080305A (ja) | 1985-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5220613A (en) | Audio amplifier circuit | |
JPH0446003B2 (ja) | ||
JPH08213849A (ja) | 音声ミュート回路 | |
US4667167A (en) | Circuit for automatic gain control | |
JPH0326565B2 (ja) | ||
JPH0648980Y2 (ja) | Alc回路 | |
JPS5853693Y2 (ja) | ロクオンレベルジドウセツテイカイロ | |
JPH0348683B2 (ja) | ||
JP3530326B2 (ja) | 増幅装置 | |
JP2004214911A (ja) | Agc回路 | |
JPH0543529Y2 (ja) | ||
JPH024504Y2 (ja) | ||
JP2793071B2 (ja) | ポップ音防止回路 | |
JPH024500Y2 (ja) | ||
KR900004793Y1 (ko) | 증폭기의 연속과출력방지 및 하울링 방지회로 | |
JPS59230306A (ja) | ミユ−テイング回路 | |
JPS6326444B2 (ja) | ||
JPH0595238A (ja) | 自動利得制御回路 | |
JPH0810975Y2 (ja) | 低周波増幅器 | |
JPH0343804B2 (ja) | ||
JPH0421940B2 (ja) | ||
KR900002605B1 (ko) | 브이.티.알의 음성신호 처리용 기록, 재생, 뮤트모우드로직 조절회로 | |
JPS61187468A (ja) | クランプ回路 | |
JPS6320056B2 (ja) | ||
JPH0458201B2 (ja) |