JPS6080305A - 音声信号処理回路 - Google Patents
音声信号処理回路Info
- Publication number
- JPS6080305A JPS6080305A JP58188743A JP18874383A JPS6080305A JP S6080305 A JPS6080305 A JP S6080305A JP 58188743 A JP58188743 A JP 58188743A JP 18874383 A JP18874383 A JP 18874383A JP S6080305 A JPS6080305 A JP S6080305A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- output
- power
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/36—Nc in input of data, input key till input tape
- G05B2219/36159—Detachable or portable programming unit, display, pc, pda
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は音声信号処理回路に係り、例えば、テープレ
コーダ等における録音、再生信号等の信号処理系統の電
源の投入、遮断に伴う過渡者の防止に好適なミューティ
ング制御に関する。
コーダ等における録音、再生信号等の信号処理系統の電
源の投入、遮断に伴う過渡者の防止に好適なミューティ
ング制御に関する。
第1図は一般的なテープレコーダにおける音声信号増幅
部を示している。入力端子2Aには磁気テープから再生
信号、入力端子2Bには録音信号が与えられる。各信号
は入力切換回路4を介して選択されたものが増幅器6に
与えられるが、録音信号はレベル調整回路8を介して入
力切換回路4に入力されている。レベル調整回路8は抵
抗10とトランジスタ等の可変抵抗素子12とで構成さ
れ、増幅器6はライン増幅器である。
部を示している。入力端子2Aには磁気テープから再生
信号、入力端子2Bには録音信号が与えられる。各信号
は入力切換回路4を介して選択されたものが増幅器6に
与えられるが、録音信号はレベル調整回路8を介して入
力切換回路4に入力されている。レベル調整回路8は抵
抗10とトランジスタ等の可変抵抗素子12とで構成さ
れ、増幅器6はライン増幅器である。
一般に、比較的高い電圧利得を持つ一電源方式(G N
D −V cc)の増幅器では、帰還経路にコンデン
サを入れているため、電源投入時、これに起因するポツ
プ音の発生及びこのポンプ音による自動レベル調整回路
の誤動作を防ぐため、不安定期間のミューティングを必
要とするが、増幅器6はこの種の増幅器に相当する。
D −V cc)の増幅器では、帰還経路にコンデン
サを入れているため、電源投入時、これに起因するポツ
プ音の発生及びこのポンプ音による自動レベル調整回路
の誤動作を防ぐため、不安定期間のミューティングを必
要とするが、増幅器6はこの種の増幅器に相当する。
この増幅器6は、ミュ−ティング制御回路13からの制
御入力により電源投入時又は遮断時の一定期間、例えば
、出力の発生を解除されるように構成されている。この
増幅器6の出力は、出力端子14から取出され、且つ自
動レベル調整回路15に与えられ、この自動レベル調整
回路15の出力は前記可変抵抗素子12の制御入力とな
っている。
御入力により電源投入時又は遮断時の一定期間、例えば
、出力の発生を解除されるように構成されている。この
増幅器6の出力は、出力端子14から取出され、且つ自
動レベル調整回路15に与えられ、この自動レベル調整
回路15の出力は前記可変抵抗素子12の制御入力とな
っている。
自動レベル調整回路15は入力信号レベルに応した直流
レベル出力を発生し、例えば、整流器及び外部端子16
に接続された平滑用コンデンサ18等からなり、前記ミ
ューティング制御回路13で動作が制御されるとともに
、入力端子2 A (IIJα信号が選択されている場
合、制御入力端子19からのミューティング信号で動作
が停止する。
レベル出力を発生し、例えば、整流器及び外部端子16
に接続された平滑用コンデンサ18等からなり、前記ミ
ューティング制御回路13で動作が制御されるとともに
、入力端子2 A (IIJα信号が選択されている場
合、制御入力端子19からのミューティング信号で動作
が停止する。
この場合、録音、再生切換えのミューティング制御と電
源投入時のミューティング制御は、自動レベル調整回路
15の動作を停止状態にし、増幅器6は増幅利得を低減
させ、その出力動作点は通常の増幅動作と同様に保持さ
せている。
源投入時のミューティング制御は、自動レベル調整回路
15の動作を停止状態にし、増幅器6は増幅利得を低減
させ、その出力動作点は通常の増幅動作と同様に保持さ
せている。
しかしながら、このような制御では、自動レベル制御を
必要とする強入力時に電源を投入すると、ミューティン
グ解除と同時に、自動レベル制御のアクツクタイムに起
因するバースト雑音を発生するおそれがある。即ち、ア
クツクタイムは自動レベル調整回路15に付加されてい
るコンデンサ18に制御電圧がチャージされる時間であ
り、バースト雑音は、録音、再生の切換えにおいても、
同様゛ に発生し、その防止をすることができなかった
。
必要とする強入力時に電源を投入すると、ミューティン
グ解除と同時に、自動レベル制御のアクツクタイムに起
因するバースト雑音を発生するおそれがある。即ち、ア
クツクタイムは自動レベル調整回路15に付加されてい
るコンデンサ18に制御電圧がチャージされる時間であ
り、バースト雑音は、録音、再生の切換えにおいても、
同様゛ に発生し、その防止をすることができなかった
。
この発明は、電源の投入、遮断に伴うバースト雑音等の
過渡音の出力発生を防止した音声信号処理回路の提供を
目的とする。
過渡音の出力発生を防止した音声信号処理回路の提供を
目的とする。
この発明は、レベル調整すべき信号が与えられる第1の
増幅器と、この第1の増幅器の入力部に設けられ且つ増
幅器の入力信号レベルを調整するレベル調整回路と、前
記第1の増幅器の出力によって前記レベル調整回路を制
御する自動レベル制御回路と、前記第1の増幅器の出力
側に設置され且つ第1の増幅器の出力と一定の直流バイ
アス入力とを選択して出力するスイッチング回路と、こ
のスイッチング回路の出力が与えられる第2の増幅器と
、電源の投入及び遮断を検出し電源投入時から一定時間
だけ前記自動レベル制御回路を停止させるとともに、前
記スイッチング回路を前記直流入力側に前記自動レベル
制御回路の動作停止時間より僅かに長い時間だけ切換え
第2の増幅器に直流バイアスを与え、電源が遮断された
時、前記自動レベル制御回路の動作を停止させ且つスイ
・7チング回路を直流バイアス側に切換えるミューティ
ング制御回路とを具備したことを特徴とする。
増幅器と、この第1の増幅器の入力部に設けられ且つ増
幅器の入力信号レベルを調整するレベル調整回路と、前
記第1の増幅器の出力によって前記レベル調整回路を制
御する自動レベル制御回路と、前記第1の増幅器の出力
側に設置され且つ第1の増幅器の出力と一定の直流バイ
アス入力とを選択して出力するスイッチング回路と、こ
のスイッチング回路の出力が与えられる第2の増幅器と
、電源の投入及び遮断を検出し電源投入時から一定時間
だけ前記自動レベル制御回路を停止させるとともに、前
記スイッチング回路を前記直流入力側に前記自動レベル
制御回路の動作停止時間より僅かに長い時間だけ切換え
第2の増幅器に直流バイアスを与え、電源が遮断された
時、前記自動レベル制御回路の動作を停止させ且つスイ
・7チング回路を直流バイアス側に切換えるミューティ
ング制御回路とを具備したことを特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第2図はこの発明の音声信号処理回路の実施例を示し、
第1図に示す回路と同一部分には同一符号が付しである
。入力切換回路4の出力側には、例えば利得固定増幅器
としての第1の増幅器20が設置され、その出力側には
、レベル調整回路8との間に自動レベル制御回路22が
設置されているとともに、ミューティング用スイッチン
グ回路(以下スイッチング回路という)24を介して例
えば電圧利得OdBのバッファ回路としての第2の増幅
器26が設置され、その出力は出力端子28から取出さ
れる。
第1図に示す回路と同一部分には同一符号が付しである
。入力切換回路4の出力側には、例えば利得固定増幅器
としての第1の増幅器20が設置され、その出力側には
、レベル調整回路8との間に自動レベル制御回路22が
設置されているとともに、ミューティング用スイッチン
グ回路(以下スイッチング回路という)24を介して例
えば電圧利得OdBのバッファ回路としての第2の増幅
器26が設置され、その出力は出力端子28から取出さ
れる。
入力切換回路4は切換入力端子30に与えるモード切換
信号によって入力信号を選択する。この入力切換回路4
及び前記増幅器20に対してレベル調整回路8及び自動
レベル制御回路22は、自動レベル調整(A L C)
ループを形成し、スイッチング回路24及び増幅器26
とは独立した構成である。レベル調整回路8の可変抵抗
素子12の端子11には、バイアス回路46から一定の
バイアスが与えられる。
信号によって入力信号を選択する。この入力切換回路4
及び前記増幅器20に対してレベル調整回路8及び自動
レベル制御回路22は、自動レベル調整(A L C)
ループを形成し、スイッチング回路24及び増幅器26
とは独立した構成である。レベル調整回路8の可変抵抗
素子12の端子11には、バイアス回路46から一定の
バイアスが与えられる。
自動レベル制御回路22は整流・検波回路32、外部端
子34に接続された抵抗36及びコンデンサ38から成
る時定数回路、整流・検波回路32にミューティンダレ
ベルを設定するレベル設定回路40から構成され、整流
・検波回路32は、制御入力端子43に与えられる外部
ミューティング信号によりその動作が制御される。
子34に接続された抵抗36及びコンデンサ38から成
る時定数回路、整流・検波回路32にミューティンダレ
ベルを設定するレベル設定回路40から構成され、整流
・検波回路32は、制御入力端子43に与えられる外部
ミューティング信号によりその動作が制御される。
スイッチング回路24はミューティング制御回路42か
らの前記ミューティング信号又は制御入力端子44に与
えられる°外部ミューティング信号により、ミューティ
ング時、バイアス回路46のバイアス出力側に切換え、
且つ通常時、信号を増幅器20に与える。なお、増幅器
26の帰還ループ内に時定数を含まない構成とすれば、
増幅器26での電源投入、遮断に伴う過渡者の発生を防
止することもできる。さらに、増幅器26の利得を極力
低くすれば、切換え雑音等の各種の雑音が大きく増幅さ
れることも極力抑制できるので、都合がよい。従って、
増幅器26はバッファ増幅器であってもよい。
らの前記ミューティング信号又は制御入力端子44に与
えられる°外部ミューティング信号により、ミューティ
ング時、バイアス回路46のバイアス出力側に切換え、
且つ通常時、信号を増幅器20に与える。なお、増幅器
26の帰還ループ内に時定数を含まない構成とすれば、
増幅器26での電源投入、遮断に伴う過渡者の発生を防
止することもできる。さらに、増幅器26の利得を極力
低くすれば、切換え雑音等の各種の雑音が大きく増幅さ
れることも極力抑制できるので、都合がよい。従って、
増幅器26はバッファ増幅器であってもよい。
また、ミューティング制御回路42は、時定数回路48
、基準電圧設定回路50、比較器52.54及びOR回
路56から構成されている。時定数回路48は抵抗58
.60及びコンデンサ62から構成され、抵抗60に並
列に接続されたコンデンサ62により、中点電圧vMが
電源端子61に与えられた電源電圧Vccの投入時、抵
抗58及びコンデンサ62の時定数で立上がり、電源の
遮断時、抵抗60及びコンデンサ62の時定数で下がる
よう成っている。なお、中点電圧V)4は、定常状態で
電源電圧Vccの1/2の値(Vcc/2)となるよう
に、各抵抗58.60の抵抗値は同値に設定され、この
電圧は前記バイアス回路46に加えて全回路のバイアス
点としても用いることができる。また、基準電圧設定回
路50は、抵抗64.66及びダイオード68から構成
され、それぞれの接続点で上限基準電圧vH1下限基準
電圧vLを設定する。これら上限基準電圧VI+及び下
限基準電圧■Lの値は、中点電圧■Mを中心値としてダ
イオード68の順方向降下電圧vFO差だけ上限基準電
圧V、が下限基準電圧Vt、より高く成っている。比較
器52.54でウィンドコンパレータが構成されている
が、比較器54は出力の反転レベル付近でリニア動作を
させ、その基準電圧と入力電圧との差の変化に応じて反
転出力の電圧レベル又は電流値が変化するように構成す
る。比較器52の非反転入力端子(+)及び比較器54
の反転入力端子(−)には、前記中点電圧V間が印加さ
れ、比較器52の反転入力端子(−)には上限基準電圧
Vl+、比較器54の非反転入力端子(+)には下限基
準電圧V1.が印加されている。
、基準電圧設定回路50、比較器52.54及びOR回
路56から構成されている。時定数回路48は抵抗58
.60及びコンデンサ62から構成され、抵抗60に並
列に接続されたコンデンサ62により、中点電圧vMが
電源端子61に与えられた電源電圧Vccの投入時、抵
抗58及びコンデンサ62の時定数で立上がり、電源の
遮断時、抵抗60及びコンデンサ62の時定数で下がる
よう成っている。なお、中点電圧V)4は、定常状態で
電源電圧Vccの1/2の値(Vcc/2)となるよう
に、各抵抗58.60の抵抗値は同値に設定され、この
電圧は前記バイアス回路46に加えて全回路のバイアス
点としても用いることができる。また、基準電圧設定回
路50は、抵抗64.66及びダイオード68から構成
され、それぞれの接続点で上限基準電圧vH1下限基準
電圧vLを設定する。これら上限基準電圧VI+及び下
限基準電圧■Lの値は、中点電圧■Mを中心値としてダ
イオード68の順方向降下電圧vFO差だけ上限基準電
圧V、が下限基準電圧Vt、より高く成っている。比較
器52.54でウィンドコンパレータが構成されている
が、比較器54は出力の反転レベル付近でリニア動作を
させ、その基準電圧と入力電圧との差の変化に応じて反
転出力の電圧レベル又は電流値が変化するように構成す
る。比較器52の非反転入力端子(+)及び比較器54
の反転入力端子(−)には、前記中点電圧V間が印加さ
れ、比較器52の反転入力端子(−)には上限基準電圧
Vl+、比較器54の非反転入力端子(+)には下限基
準電圧V1.が印加されている。
比較器52の出力は増幅器26に与えられ、この出力と
ともに比較器54の出力はOR回路56を介してスイッ
チング回路24に与えられ、また、比較器54の出力は
レベル設定回路40に与えられる。レベル設定回路40
は自動レベル制御回路22に対して時定数回路としての
機能を付与し、電源の投入時、スイッチング回路24の
切換え前に自動レベル制御回路22が早期に立上がるよ
うに成っている。
ともに比較器54の出力はOR回路56を介してスイッ
チング回路24に与えられ、また、比較器54の出力は
レベル設定回路40に与えられる。レベル設定回路40
は自動レベル制御回路22に対して時定数回路としての
機能を付与し、電源の投入時、スイッチング回路24の
切換え前に自動レベル制御回路22が早期に立上がるよ
うに成っている。
以上の構成に基づき、第3図ないし第5図を参照して動
作を説明する。第3図Aは電源投入から電源遮断に至る
中点電圧VM及び下限基準電圧VLの推移を示している
。下限基準電圧vLは急峻に立上がるが、中点電圧V、
はコンデンサ62の充電時間により滑らかに立上がり、
中点電圧Vμが下限基準電圧VLを越えない時間内で第
3図Bに示すように、比較器54が反転出力を発生ずる
。
作を説明する。第3図Aは電源投入から電源遮断に至る
中点電圧VM及び下限基準電圧VLの推移を示している
。下限基準電圧vLは急峻に立上がるが、中点電圧V、
はコンデンサ62の充電時間により滑らかに立上がり、
中点電圧Vμが下限基準電圧VLを越えない時間内で第
3図Bに示すように、比較器54が反転出力を発生ずる
。
また、第3図Cは電源投入から遮断に至る中点電圧vM
及び上限基準電圧VHの推移を示し、上限基準電圧V1
1は電源投入により急峻に立上がるが、電源の投入から
通常の動作状態では、中点電圧VMは上限基準電圧V)
lを越えなL−ため、比較器52は非反転出力となり、
その出力は低レベルを維持する。しかし、電源の供給遮
断時には、第3図A及びCに示すように、中点電圧VM
、上限基準電圧V、及び下限基準電圧VLは共に緩やか
に低下するが、コンデンサ62に残った蓄積電荷の放電
により、上限基準電圧vHは第3図Cに示すように、中
点電圧vMより短時間で低電位になり、中点電圧V、が
上限基準電圧V)1より高い区間が発生するため、比較
器52ば第3図りに示すように、反転出力を発生する。
及び上限基準電圧VHの推移を示し、上限基準電圧V1
1は電源投入により急峻に立上がるが、電源の投入から
通常の動作状態では、中点電圧VMは上限基準電圧V)
lを越えなL−ため、比較器52は非反転出力となり、
その出力は低レベルを維持する。しかし、電源の供給遮
断時には、第3図A及びCに示すように、中点電圧VM
、上限基準電圧V、及び下限基準電圧VLは共に緩やか
に低下するが、コンデンサ62に残った蓄積電荷の放電
により、上限基準電圧vHは第3図Cに示すように、中
点電圧vMより短時間で低電位になり、中点電圧V、が
上限基準電圧V)1より高い区間が発生するため、比較
器52ば第3図りに示すように、反転出力を発生する。
この結果、電源の投入、遮断に伴ってOR回路56から
第3図Eに示すミューティング信号が発生する。このミ
ューティング信号において、tlは電源投入ミューティ
ング区間、t2はi!!!常モード区間、t3は電源遮
断ミューティング区間であり、各区間は中点電圧VMと
上限基準電圧V、又は下限基準電圧vLとの差で決定さ
れる。
第3図Eに示すミューティング信号が発生する。このミ
ューティング信号において、tlは電源投入ミューティ
ング区間、t2はi!!!常モード区間、t3は電源遮
断ミューティング区間であり、各区間は中点電圧VMと
上限基準電圧V、又は下限基準電圧vLとの差で決定さ
れる。
このミューティング制御信号がスイッチング回路24に
与えられると、区間t1において、増幅器26の入力は
バイアス回路46の直流バイアス側に切換えられ、増幅
器26の出力は緩やかに立上がる。
与えられると、区間t1において、増幅器26の入力は
バイアス回路46の直流バイアス側に切換えられ、増幅
器26の出力は緩やかに立上がる。
第4図Bは増幅器26の動作電流を示し、これは比較器
52の反転信号で第4図Aに示すように、電源の投入、
遮断に伴う中点電圧V M−、上限基準電圧VHとの比
較により得ている。これは電源の遮断と同時に増幅器2
Gの動作を停止することを目的とする。
52の反転信号で第4図Aに示すように、電源の投入、
遮断に伴う中点電圧V M−、上限基準電圧VHとの比
較により得ている。これは電源の遮断と同時に増幅器2
Gの動作を停止することを目的とする。
第5図Aは電源の投入、遮断に伴う中点電圧VL4及び
下限基準電圧VLの変化を示し、第5図Bは自動レベル
制御回路22の動作開始タイミング、第5図Cは自動レ
ベル制御回路22が発生ずる自動レベル制御出力を示し
ている。Vsはレベル設定回路40による設定レベルを
示している。これは第3図Aに示す波形と同一であるが
、比較器54の利得を低下させることにより、コンパレ
ートレベル付近の出力の反転を緩やかなものとし、即ち
、自動レベル制御出力は電源の投入時より一定時間後に
立上がり、電源の遮断とともにそのレベルが低下するが
、区間t4は前記区間t1より短時間に設定されている
。
下限基準電圧VLの変化を示し、第5図Bは自動レベル
制御回路22の動作開始タイミング、第5図Cは自動レ
ベル制御回路22が発生ずる自動レベル制御出力を示し
ている。Vsはレベル設定回路40による設定レベルを
示している。これは第3図Aに示す波形と同一であるが
、比較器54の利得を低下させることにより、コンパレ
ートレベル付近の出力の反転を緩やかなものとし、即ち
、自動レベル制御出力は電源の投入時より一定時間後に
立上がり、電源の遮断とともにそのレベルが低下するが
、区間t4は前記区間t1より短時間に設定されている
。
このようにミューティング制御回路42は、電源の投入
、遮断による電圧Vccの変化を時定数回路48で検出
してミューティング信号を形成し、電源投入時からの一
定時間、自動レベル制御回路22及び増幅器26が共に
不作動状態に制御されるが、自動レベル制御回路22に
はレベル設定回路40でミューティングレベルが設定さ
れ、これらは異なったミューティングレベルで動作を開
始するため、自動レベル制御回路22が動作状態に移行
した後、僅かの時間をおいてスイッチング回路24が動
作状態に移行する。このため、電源の投入で増幅器20
が動作状態となり、電源投入に伴う急激な出力電位の変
動を生じ、これが過流量の発生原因になるが、この異常
信号はスイッチング回路24が電源の投入から一定時間
中バイアス回路46からのパイアズ入力側にあるため、
安定に立上がる増幅器26を経由し、出力端子28には
現れない。
、遮断による電圧Vccの変化を時定数回路48で検出
してミューティング信号を形成し、電源投入時からの一
定時間、自動レベル制御回路22及び増幅器26が共に
不作動状態に制御されるが、自動レベル制御回路22に
はレベル設定回路40でミューティングレベルが設定さ
れ、これらは異なったミューティングレベルで動作を開
始するため、自動レベル制御回路22が動作状態に移行
した後、僅かの時間をおいてスイッチング回路24が動
作状態に移行する。このため、電源の投入で増幅器20
が動作状態となり、電源投入に伴う急激な出力電位の変
動を生じ、これが過流量の発生原因になるが、この異常
信号はスイッチング回路24が電源の投入から一定時間
中バイアス回路46からのパイアズ入力側にあるため、
安定に立上がる増幅器26を経由し、出力端子28には
現れない。
次に、第5図Cに示すように、一定時間t4の経過後、
自動レベル制御回路22が動作を開始する。従って、ス
イッチ回路24及び増幅器26の動作とは無関係に、増
幅器20の出力レベルが調整される。
自動レベル制御回路22が動作を開始する。従って、ス
イッチ回路24及び増幅器26の動作とは無関係に、増
幅器20の出力レベルが調整される。
なお、一定時間1.の経過後、スイッチング回路24が
増幅器20の出力側に切換ねり、増幅器26が動作状態
になるが、このミューティング動作の結果、時間t1と
時間t4との時間差をアクツクタイムに対し十分長くと
ることにより、従来のアクツクタイムのバースト雑音等
の過流量を除去できる。また、録音、再生切換え時のミ
ューティング制御についても、制御入力端子43.44
に外部ミューティング制御信号を与えることにより、同
様に過流量の発生を防止できる。
増幅器20の出力側に切換ねり、増幅器26が動作状態
になるが、このミューティング動作の結果、時間t1と
時間t4との時間差をアクツクタイムに対し十分長くと
ることにより、従来のアクツクタイムのバースト雑音等
の過流量を除去できる。また、録音、再生切換え時のミ
ューティング制御についても、制御入力端子43.44
に外部ミューティング制御信号を与えることにより、同
様に過流量の発生を防止できる。
第6図はこの発明の音声信号処理回路の具体的な回路構
成例を示し、第2図に示す音声信号処理回路と同一部分
には同一符号が付しである。図において、増幅器20の
入出力間には抵抗70.72.74、外部接続端子76
に接続されたコンデンサ78によって帰還回路が形成さ
れ、抵抗70.72の分圧点で得られる信号は、録音用
増幅器80に与えられる。録音用増幅器80の帰還端子
82と出力端子84との間には、図示していない帰還素
子が接続され、出力端子84から取出される録音信号は
、録音用磁気ヘッド等へ出力される。
成例を示し、第2図に示す音声信号処理回路と同一部分
には同一符号が付しである。図において、増幅器20の
入出力間には抵抗70.72.74、外部接続端子76
に接続されたコンデンサ78によって帰還回路が形成さ
れ、抵抗70.72の分圧点で得られる信号は、録音用
増幅器80に与えられる。録音用増幅器80の帰還端子
82と出力端子84との間には、図示していない帰還素
子が接続され、出力端子84から取出される録音信号は
、録音用磁気ヘッド等へ出力される。
また、この実施例の場合、バイアス回路46と時定数回
路48は一体に形成され、時定数回路48はトランジス
タ86.88.90.92、抵抗58.60、コンデン
サ62及びバッファ増幅器94から構成され、バイアス
回路46はトランジスタ88.92を除いて構成され、
その出力は抵抗58.60の接続点から取出される。
路48は一体に形成され、時定数回路48はトランジス
タ86.88.90.92、抵抗58.60、コンデン
サ62及びバッファ増幅器94から構成され、バイアス
回路46はトランジスタ88.92を除いて構成され、
その出力は抵抗58.60の接続点から取出される。
レベル調整回路8にはこのバイアス回路46から一定の
バイアスが与えられるとともに、増幅器20の出力信号
を整流・検波回路32で検波した後、外部端子34に接
続された時定数回路で変換された直流レベル信号が゛与
えられる。
バイアスが与えられるとともに、増幅器20の出力信号
を整流・検波回路32で検波した後、外部端子34に接
続された時定数回路で変換された直流レベル信号が゛与
えられる。
また、電源遮断時にバイアス電圧と増幅器26の出力側
電圧とを等しくするため、増幅器26の出力側とバイア
ス回路46との間には、トランジスタ95からなるスイ
ッチング回路97が設置され、電源が遮断されてトラン
ジスタ95が導通状態に移行するとき、増幅器26の出
力点は中点電圧VMに強制的に保持される。即ち、カレ
ントミラー回路を構成するトランジスタ86.88又は
トランジスタ90.92の電流比を違えることにより、
通常トランジスタ88のコレクタ電流がトランジスタ9
2のコレクタ電流に勝ち、トランジスタ95は遮断状態
と成る。
電圧とを等しくするため、増幅器26の出力側とバイア
ス回路46との間には、トランジスタ95からなるスイ
ッチング回路97が設置され、電源が遮断されてトラン
ジスタ95が導通状態に移行するとき、増幅器26の出
力点は中点電圧VMに強制的に保持される。即ち、カレ
ントミラー回路を構成するトランジスタ86.88又は
トランジスタ90.92の電流比を違えることにより、
通常トランジスタ88のコレクタ電流がトランジスタ9
2のコレクタ電流に勝ち、トランジスタ95は遮断状態
と成る。
基準電圧設定回路50は、ダイオード68.96.98
及び抵抗64.66で構成されている。ダイオード68
.96.98はベース・コレクタを共通にしたトランジ
スタで構成されている。
及び抵抗64.66で構成されている。ダイオード68
.96.98はベース・コレクタを共通にしたトランジ
スタで構成されている。
そして、比較器52はトランジスタ100.10210
4.106.108及び定電流源110で構成゛され、
トランジスタIQOのベースにはバイアス回路46から
中点電圧V、が与えられ、トランジスタ102のベース
には基準電圧設定回路5゜から上限基準電圧VHが与え
られている。トランジスタ106.108はカレントミ
ラー回路を構成し、トランジスタ108のコレクタ電流
は増幅器26に与えられ、これによって電源遮断時の増
幅動作停止を早める。
4.106.108及び定電流源110で構成゛され、
トランジスタIQOのベースにはバイアス回路46から
中点電圧V、が与えられ、トランジスタ102のベース
には基準電圧設定回路5゜から上限基準電圧VHが与え
られている。トランジスタ106.108はカレントミ
ラー回路を構成し、トランジスタ108のコレクタ電流
は増幅器26に与えられ、これによって電源遮断時の増
幅動作停止を早める。
比較器54はトランジスタ112.114.116.1
18、抵抗120,122及び定電流源124で構成さ
れ、抵抗120.122は、比較器54のリニア動作を
確保する。トランジスタ112のベースにはバイアス回
路46がら中点電圧V、が与えられ、トランジスタ11
4のベースには基準電圧設定回路5oがら下限基準電圧
VLが与えられている。トランジスタ116.118は
カレントミラー回路を構成し、その出力はレベル設定回
路40を介して整流・検波回路32の制御入力となる。
18、抵抗120,122及び定電流源124で構成さ
れ、抵抗120.122は、比較器54のリニア動作を
確保する。トランジスタ112のベースにはバイアス回
路46がら中点電圧V、が与えられ、トランジスタ11
4のベースには基準電圧設定回路5oがら下限基準電圧
VLが与えられている。トランジスタ116.118は
カレントミラー回路を構成し、その出力はレベル設定回
路40を介して整流・検波回路32の制御入力となる。
また、OR回路56はトランジスタ126.128で構
成され、各比較器52.54の出力はこのOR回路56
からスイッチング回路24に与えられている。
成され、各比較器52.54の出力はこのOR回路56
からスイッチング回路24に与えられている。
そして、レベル設定回路40は整流・検波回路32の動
作電流を決定するトランジスタ130、抵抗132.1
34及びバイアス電圧源136からなるバイアス回路1
38に関連して設置されている。即ち、レベル設定回路
40はトランジスタ140.142及び抵抗144.1
46で構成されている。トランジスタ14(L、142
はカレントミラー回路を構成し、抵抗146は高抵抗で
構成されている。このレベル設定回路40は、比較器5
4からの出力電流が大きい場合には、トランジスタ13
0のベース電流を吸収してトランジスタ130の動作を
停止させ、その出力電流が減少すると、抵抗146のた
めトランジスタ130を導通状態に移行させる結果、整
流・検波回路32はスイッチング回路24より早期に動
作状態に復帰することになる。端子43ばALCレベル
設定用であり、このレベル設定によって調整レベルが設
定される。
作電流を決定するトランジスタ130、抵抗132.1
34及びバイアス電圧源136からなるバイアス回路1
38に関連して設置されている。即ち、レベル設定回路
40はトランジスタ140.142及び抵抗144.1
46で構成されている。トランジスタ14(L、142
はカレントミラー回路を構成し、抵抗146は高抵抗で
構成されている。このレベル設定回路40は、比較器5
4からの出力電流が大きい場合には、トランジスタ13
0のベース電流を吸収してトランジスタ130の動作を
停止させ、その出力電流が減少すると、抵抗146のた
めトランジスタ130を導通状態に移行させる結果、整
流・検波回路32はスイッチング回路24より早期に動
作状態に復帰することになる。端子43ばALCレベル
設定用であり、このレベル設定によって調整レベルが設
定される。
このような構成によれば、前記実施例と同様の効果が得
られるとともに、半導体簗積回路として構成し、安定し
た動作が確保できる。
られるとともに、半導体簗積回路として構成し、安定し
た動作が確保できる。
以上説明したようにこの発明によれば、電源の投入、遮
断に伴う過渡音、自動レベル制御のアクツクタイムによ
るバースト雑音の出力を防止でき、増幅器の過渡状態に
伴うポンプ音等の過渡音の発生を回避できる。
断に伴う過渡音、自動レベル制御のアクツクタイムによ
るバースト雑音の出力を防止でき、増幅器の過渡状態に
伴うポンプ音等の過渡音の発生を回避できる。
第1図は従来の音声信号処理回路を示すブロック図、第
2図はこの発明の音声信号処理回路の実施例を示すブロ
ック図、第3図ないし第5図はその動作を示す説明図、
第6図はこの発明の音声信号処理回路の具体的な回路構
成例を示す回路図である。 20・・・第1の増幅器、22・・・自動レヘ)Li
制御回路、24・・・スイ・ノチング回路、26・・・
第2の増幅器、42・・・ミューテインク゛制御回路。 第1図 第3図 第4図 第5図
2図はこの発明の音声信号処理回路の実施例を示すブロ
ック図、第3図ないし第5図はその動作を示す説明図、
第6図はこの発明の音声信号処理回路の具体的な回路構
成例を示す回路図である。 20・・・第1の増幅器、22・・・自動レヘ)Li
制御回路、24・・・スイ・ノチング回路、26・・・
第2の増幅器、42・・・ミューテインク゛制御回路。 第1図 第3図 第4図 第5図
Claims (1)
- レベル調整ずべき信号′が与えられる第1の増幅器と、
この第1の増幅器の入力部に設けられ且つ増幅器の入力
信号レベルを調整するレベル調整回路と、前記第1の増
幅器の出力によって前記レベル調整回路を制御する自動
レベル制御回路と、前記第1の増幅器の出力側に設置さ
れ且つ第1の増幅器の出力と一定の直流バイアス入力と
を選択して出力するスイッチング回路と、このスイッチ
ング回路の出力が与えられる第2の増幅器と、電源の投
入及び遮断を検出し電源投入時から一定時間だけ前記自
動レベル制御回路を停止させるとともに、前記スイッチ
ング回路を前記直流入力側に前記自動レベル制御回路の
動作停止時間より僅かに長い時間だけ切換え第2の増幅
器に直流バイアスを与え、電源が遮断された時、前記自
動レベル制御回路の動作を停止させ且つスイッチング回
路を直流バイアス側に切換えるミューティング制御回路
とを具備したことを特徴とする音声信号処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58188743A JPS6080305A (ja) | 1983-10-09 | 1983-10-09 | 音声信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58188743A JPS6080305A (ja) | 1983-10-09 | 1983-10-09 | 音声信号処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6080305A true JPS6080305A (ja) | 1985-05-08 |
JPH0446003B2 JPH0446003B2 (ja) | 1992-07-28 |
Family
ID=16228992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58188743A Granted JPS6080305A (ja) | 1983-10-09 | 1983-10-09 | 音声信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6080305A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60103923U (ja) * | 1983-12-20 | 1985-07-16 | 三洋電機株式会社 | ミユ−テイング回路 |
-
1983
- 1983-10-09 JP JP58188743A patent/JPS6080305A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60103923U (ja) * | 1983-12-20 | 1985-07-16 | 三洋電機株式会社 | ミユ−テイング回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0446003B2 (ja) | 1992-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6556685B1 (en) | Companding noise reduction system with simultaneous encode and decode | |
US5940235A (en) | Reproducing circuit for a magnetic head incorporating the voltage-to-current and an exponent current amplifier | |
JP3133659U (ja) | 自動利得制御回路 | |
US20100109614A1 (en) | Signal processor comprising a reference voltage circuit | |
JPS6080305A (ja) | 音声信号処理回路 | |
JPS59154805A (ja) | 増幅回路 | |
JPH0543529Y2 (ja) | ||
JP2004214911A (ja) | Agc回路 | |
JPS5853693Y2 (ja) | ロクオンレベルジドウセツテイカイロ | |
JPH0343804B2 (ja) | ||
JP2793071B2 (ja) | ポップ音防止回路 | |
JPS6091701A (ja) | 増幅回路 | |
JPH0648980Y2 (ja) | Alc回路 | |
JPH0595238A (ja) | 自動利得制御回路 | |
JPS5837141Y2 (ja) | 自動利得制御回路 | |
JPH024504Y2 (ja) | ||
JPH0348683B2 (ja) | ||
JPH0113455Y2 (ja) | ||
JPH0113454Y2 (ja) | ||
JPS6326444B2 (ja) | ||
JPH0993061A (ja) | Agc回路および録音再生装置 | |
JPS604306Y2 (ja) | テ−プレコ−ダ−のミュ−ティング回路 | |
JPS6320056B2 (ja) | ||
JPH0317477Y2 (ja) | ||
JPH062372Y2 (ja) | Agc回路 |