JPH0317477Y2 - - Google Patents
Info
- Publication number
- JPH0317477Y2 JPH0317477Y2 JP2128186U JP2128186U JPH0317477Y2 JP H0317477 Y2 JPH0317477 Y2 JP H0317477Y2 JP 2128186 U JP2128186 U JP 2128186U JP 2128186 U JP2128186 U JP 2128186U JP H0317477 Y2 JPH0317477 Y2 JP H0317477Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- switch
- signal
- output
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、信号切換回路の改良に関するもの
で、特にIC（集積回路）化に適した信号切換回路
に関する。
で、特にIC（集積回路）化に適した信号切換回路
に関する。
(ロ) 従来の技術
VTR（ビデオテープレコーダ）において、磁気
テープに音声信号を記録する場合は、前記音声信
号にALC（Automatic Level Control）をかけ、
録音レベルを一定にして記録する場合と、前記音
声信号をそのまま記録する場合とがあるが、両録
音を可能にする為には、スイツチを視聴者が手動
で切換えて一方の信号を選択するようにしてい
る。この様なスイツチをIC化した例としては、
「’85三洋半導体ハンドブツクモノリシツクバイ
ポーラ集積回路編」（昭和60年３月20日発行）第
884頁に示される電子スイツチ用ICLA7016があ
る。前記ICは第２図に示す如く制御回路１とス
イツチ２とを内蔵しており、AGC録音用の第１
入力信号が印加される第１入力ピン３と、通常録
音用の第２入力信号が印加される第２入力ピン４
と、制御信号が印加される制御ピン５と、出力信
号が得られる出力ピン６とを備えている。制御ピ
ン５に視聴者の手動による制御信号が印加される
制御回路１から切換信号が発生し、スイツチ２が
切換えられる。前記スイツチ２が図示の状態に切
換えられると、第１入力ピン３に印加される第１
入力信号が出力ピン６に発生し、図示と逆の状態
に切換えられると、第２入力ピン４に印加される
第２入力信号が出力ピン６に発生する。尚、第２
図における一点鎖線は、ICを示すものであり、
前記ICの他の部分は本考案に直接関係しないの
で省略してある。
テープに音声信号を記録する場合は、前記音声信
号にALC（Automatic Level Control）をかけ、
録音レベルを一定にして記録する場合と、前記音
声信号をそのまま記録する場合とがあるが、両録
音を可能にする為には、スイツチを視聴者が手動
で切換えて一方の信号を選択するようにしてい
る。この様なスイツチをIC化した例としては、
「’85三洋半導体ハンドブツクモノリシツクバイ
ポーラ集積回路編」（昭和60年３月20日発行）第
884頁に示される電子スイツチ用ICLA7016があ
る。前記ICは第２図に示す如く制御回路１とス
イツチ２とを内蔵しており、AGC録音用の第１
入力信号が印加される第１入力ピン３と、通常録
音用の第２入力信号が印加される第２入力ピン４
と、制御信号が印加される制御ピン５と、出力信
号が得られる出力ピン６とを備えている。制御ピ
ン５に視聴者の手動による制御信号が印加される
制御回路１から切換信号が発生し、スイツチ２が
切換えられる。前記スイツチ２が図示の状態に切
換えられると、第１入力ピン３に印加される第１
入力信号が出力ピン６に発生し、図示と逆の状態
に切換えられると、第２入力ピン４に印加される
第２入力信号が出力ピン６に発生する。尚、第２
図における一点鎖線は、ICを示すものであり、
前記ICの他の部分は本考案に直接関係しないの
で省略してある。
(ハ) 考案が解決しようとする問題点
しかしながら、第２図の如き回路構成にする
と、制御回路１に制御信号を印加する為のピンが
必要になり、ピン数の増加というICにとつて好
ましくない欠点が生じる。特にスイツチ２を複数
個内蔵するICにとつては、前記欠点が非常に大
きな問題になる。
と、制御回路１に制御信号を印加する為のピンが
必要になり、ピン数の増加というICにとつて好
ましくない欠点が生じる。特にスイツチ２を複数
個内蔵するICにとつては、前記欠点が非常に大
きな問題になる。
(ニ) 問題点を解決するための手段
本考案は、上述の点に鑑み成されたもので、第
１入力信号が印加される入力ピンと、前記第１入
力信号を低インピーダンスで出力するインピーダ
ンス変換回路と、該インピーダンス変換回路の出
力信号を遮断する第１スイツチと、該第１スイツ
チの出力側に接続される出力ピンと、前記入力ピ
ンに直流電圧を印加する電源回路と、前記入力ピ
ンの電圧と基準電圧とを比較し、前記第１スイツ
チを制御するコンパレータとを有する集積回路
と、第２入力信号が印加される入力端子と、前記
入力端子に抵抗を介して接続される出力端子と、
前記出力ピンと前記出力端子との間に接続される
コンデンサ、及び前記入力ピンに接続される第２
スイツチとから成ることを特徴とする。
１入力信号が印加される入力ピンと、前記第１入
力信号を低インピーダンスで出力するインピーダ
ンス変換回路と、該インピーダンス変換回路の出
力信号を遮断する第１スイツチと、該第１スイツ
チの出力側に接続される出力ピンと、前記入力ピ
ンに直流電圧を印加する電源回路と、前記入力ピ
ンの電圧と基準電圧とを比較し、前記第１スイツ
チを制御するコンパレータとを有する集積回路
と、第２入力信号が印加される入力端子と、前記
入力端子に抵抗を介して接続される出力端子と、
前記出力ピンと前記出力端子との間に接続される
コンデンサ、及び前記入力ピンに接続される第２
スイツチとから成ることを特徴とする。
(ホ) 作用
本考案によれば、入力ピンに第１入力信号と直
流電圧とを印加し、前記入力ピンの電圧と基準電
圧との比較を行つて第１スイツチの切換えを行つ
ているので、第２スイツチを前記入力ピンに接続
することが出来、かつ第２入力信号をIC内に導
入する必要が無くなる。
流電圧とを印加し、前記入力ピンの電圧と基準電
圧との比較を行つて第１スイツチの切換えを行つ
ているので、第２スイツチを前記入力ピンに接続
することが出来、かつ第２入力信号をIC内に導
入する必要が無くなる。
(ヘ) 実施例
第１図は、本考案の一実施例を示す回路図で、
７はIC、８は所定以下の振幅を有する第１入力
信号が印加される第１入力端子、９は該第１入力
端子８からの第１入力信号が、直流阻止用のコン
デンサ１０を介して印加される入力ピン、１１は
入力ピン９からの第１入力信号の電圧と基準電圧
１２とを比較して出力信号を発生するコンパレー
タ、１３は入力ピン９からの第１入力信号がベー
スに印加され、インピーダンス変換回路として動
作するトランジスタ、１４はコンパレータ１１の
出力信号に応じて開閉し、一端Ａがトランジスタ
１３のエミツタに接続された第１スイツチ、１５
は電源回路、１６は該電源回路１５と入力ピン９
との間に挿入された抵抗、１７は前記電源回路１
５と第１スイツチ１４の他端Ｂとの間に挿入され
た抵抗、１８はIC７の出力信号が導出される出
力ピン、１９は該出力ピン１８に接続された直流
阻止用のコンデンサ、２０は該コンデンサ１９と
アースとの間に接続された抵抗、２１は該抵抗２
０とコンデンサ１９との間に設けられた出力端
子、２２は第２入力信号が印加される第２入力端
子、２３は該第２入力端子２２と前記出力端子２
１との間に挿入された抵抗、２４は手動により開
閉される第２スイツチである。
７はIC、８は所定以下の振幅を有する第１入力
信号が印加される第１入力端子、９は該第１入力
端子８からの第１入力信号が、直流阻止用のコン
デンサ１０を介して印加される入力ピン、１１は
入力ピン９からの第１入力信号の電圧と基準電圧
１２とを比較して出力信号を発生するコンパレー
タ、１３は入力ピン９からの第１入力信号がベー
スに印加され、インピーダンス変換回路として動
作するトランジスタ、１４はコンパレータ１１の
出力信号に応じて開閉し、一端Ａがトランジスタ
１３のエミツタに接続された第１スイツチ、１５
は電源回路、１６は該電源回路１５と入力ピン９
との間に挿入された抵抗、１７は前記電源回路１
５と第１スイツチ１４の他端Ｂとの間に挿入され
た抵抗、１８はIC７の出力信号が導出される出
力ピン、１９は該出力ピン１８に接続された直流
阻止用のコンデンサ、２０は該コンデンサ１９と
アースとの間に接続された抵抗、２１は該抵抗２
０とコンデンサ１９との間に設けられた出力端
子、２２は第２入力信号が印加される第２入力端
子、２３は該第２入力端子２２と前記出力端子２
１との間に挿入された抵抗、２４は手動により開
閉される第２スイツチである。
次に第１入力端子８に印加される第１入力信号
と、第２入力端子２２に印加される第２入力信号
との切換動作について説明する。第２スイツチ２
４が図示の開放状態にあるとすれば、入力ピン９
の電圧は第１入力信号と電源回路１５からの直流
電圧との重畳されたものとなり、その電圧がコン
パレータ１１の正入力端子に印加される。その
際、コンパレータ１１の負入力端子には電源１２
からの基準電圧VTHが印加されており、該基準電
圧VTHを VGND＜VTH＜1/2VCC−1/2SP-P…… …(1) 〔ただし、SP-Pは第１入力信号の最大振幅、1/
２VCCは電源回路１５から入力ピン９に印加され
る直流電圧〕と設定すれば、コンパレータ１１の
出力信号は「Ｈ」になり、前記出力信号により第
１スイツチ１４が、図示の閉成状態に切換えられ
る。従つて、入力ピン９に印加される第１入力信
号は、トランジスタ１３のベース・エミツタ路、
第１スイツチ１４及びコンデンサ１９を介して出
力端子２１に導出される。このとき、第２入力端
子２２に印加された第２入力信号は、トランジス
タ１３のエミツタインピーダンスにより減衰され
る。すなわち、第２入力端子２２の電圧をVAと
すれば、該電圧により出力端子２１に発生する電
圧VBは VB＝（R1R3RE）／R2＋（R1R3RE）VA…… (2) ［ただし、R1，R2、及びR3は抵抗１７，２３、
及び２０の抵抗値、ＲＥはトランジスタ１３のエ
ミツタ抵抗値］ と表わされる。第(2)式においてR1，R2，R3≫RE
とすれば（R1R3RE）≒REとなり、R2≫ＲＥ
であるから電圧VBはほぼ零になる。このため、
第２入力信号は出力端子２１には発生せず、第１
入力信号に影響を与えない。従つて、IC７の入
力ピン９に印加される第１入力信号のみが、出力
端子２１に発生する。次に第２スイツチ２４が図
示と逆に閉成状態になると、入力ピン９の電圧は
アース電位となり、それがコンパレータ１１の正
入力端子に印加される。ここで、コンパレータ１
１の基準電圧１２VTHは、第(1)式の様に設定され
ているので、コンパレータ１１の出力信号は
「Ｌ」になり、前記出力信号により第１スイツチ
１４が図示と逆に開放状態となる。このため、入
力ピン９に印加される第１入力信号は、第１スイ
ツチ１４で遮断され出力ピン１８には発生せず、
第２入力端子２２に印加された第２入力信号が出
力端子２１に発生する。この時、第２入力端子２
２の第２入力信号の電圧をVAとすると、出力端
子２１の電圧VCは VC＝（R1R3）／R2＋（R1R3）VA と表わされる。従つて、第２入力端子２２に印加
される第２入力信号は、所定の割合で減衰されて
出力端子２１に発生することになる。ここで、
R2＜R1、R3とすれば、第２入力信号の減衰量を
小とすることが出来、出力端子２１には第２入力
信号と略等しい大きさの出力信号が発生する。
と、第２入力端子２２に印加される第２入力信号
との切換動作について説明する。第２スイツチ２
４が図示の開放状態にあるとすれば、入力ピン９
の電圧は第１入力信号と電源回路１５からの直流
電圧との重畳されたものとなり、その電圧がコン
パレータ１１の正入力端子に印加される。その
際、コンパレータ１１の負入力端子には電源１２
からの基準電圧VTHが印加されており、該基準電
圧VTHを VGND＜VTH＜1/2VCC−1/2SP-P…… …(1) 〔ただし、SP-Pは第１入力信号の最大振幅、1/
２VCCは電源回路１５から入力ピン９に印加され
る直流電圧〕と設定すれば、コンパレータ１１の
出力信号は「Ｈ」になり、前記出力信号により第
１スイツチ１４が、図示の閉成状態に切換えられ
る。従つて、入力ピン９に印加される第１入力信
号は、トランジスタ１３のベース・エミツタ路、
第１スイツチ１４及びコンデンサ１９を介して出
力端子２１に導出される。このとき、第２入力端
子２２に印加された第２入力信号は、トランジス
タ１３のエミツタインピーダンスにより減衰され
る。すなわち、第２入力端子２２の電圧をVAと
すれば、該電圧により出力端子２１に発生する電
圧VBは VB＝（R1R3RE）／R2＋（R1R3RE）VA…… (2) ［ただし、R1，R2、及びR3は抵抗１７，２３、
及び２０の抵抗値、ＲＥはトランジスタ１３のエ
ミツタ抵抗値］ と表わされる。第(2)式においてR1，R2，R3≫RE
とすれば（R1R3RE）≒REとなり、R2≫ＲＥ
であるから電圧VBはほぼ零になる。このため、
第２入力信号は出力端子２１には発生せず、第１
入力信号に影響を与えない。従つて、IC７の入
力ピン９に印加される第１入力信号のみが、出力
端子２１に発生する。次に第２スイツチ２４が図
示と逆に閉成状態になると、入力ピン９の電圧は
アース電位となり、それがコンパレータ１１の正
入力端子に印加される。ここで、コンパレータ１
１の基準電圧１２VTHは、第(1)式の様に設定され
ているので、コンパレータ１１の出力信号は
「Ｌ」になり、前記出力信号により第１スイツチ
１４が図示と逆に開放状態となる。このため、入
力ピン９に印加される第１入力信号は、第１スイ
ツチ１４で遮断され出力ピン１８には発生せず、
第２入力端子２２に印加された第２入力信号が出
力端子２１に発生する。この時、第２入力端子２
２の第２入力信号の電圧をVAとすると、出力端
子２１の電圧VCは VC＝（R1R3）／R2＋（R1R3）VA と表わされる。従つて、第２入力端子２２に印加
される第２入力信号は、所定の割合で減衰されて
出力端子２１に発生することになる。ここで、
R2＜R1、R3とすれば、第２入力信号の減衰量を
小とすることが出来、出力端子２１には第２入力
信号と略等しい大きさの出力信号が発生する。
さて、コンパレータ１１の出力信号に応じて切
換えられる第１スイツチ１４の他端Ｂの直流電圧
は、第１スイツチ１４の切換えによつて変化しな
い。すなわち、トランジスタ１３のベースに印加
される直流電圧は1/2VCCであるので電源回路１
５により第１スイツチ１４の他端Ｂに発生する直
流電圧を1/2VCC−VBE（ただし、VBEはトランジス
タ１３のベース・エミツタ間電圧）に設定すれ
ば、第１スイツチ１４が閉成状態の時、抵抗１７
には電流が流れず点Ｂの電圧は、トランジスタ１
１のエミツタ電圧（1/2VCC−VBE）となる。一
方、第１スイツチ１４が開放状態になると、第１
スイツチ１４の他端Ｂは、電源回路１５により1/
２VCC−VBEの直流電圧に固定される。従つて、前
記他端Ｂの直流電圧は、第１スイツチ１４の開閉
によつてはなんら影響を受けず、常に1/2VCC−
VBEに保たれる。それ故、第１スイツチ１４の切
換えにより直流レベルが変動せず、シヨツク音等
が発生することはない。尚、出力端子２１の後段
にミユート回路等が接続されている場合には、直
流レベルの変動により発生するシヨツク音は、ミ
ユート回路でミユーテイングされるので、直流レ
ベルの変動を防ぐ手段が不要となり、電源回路１
５等の回路の簡略化ができる。
換えられる第１スイツチ１４の他端Ｂの直流電圧
は、第１スイツチ１４の切換えによつて変化しな
い。すなわち、トランジスタ１３のベースに印加
される直流電圧は1/2VCCであるので電源回路１
５により第１スイツチ１４の他端Ｂに発生する直
流電圧を1/2VCC−VBE（ただし、VBEはトランジス
タ１３のベース・エミツタ間電圧）に設定すれ
ば、第１スイツチ１４が閉成状態の時、抵抗１７
には電流が流れず点Ｂの電圧は、トランジスタ１
１のエミツタ電圧（1/2VCC−VBE）となる。一
方、第１スイツチ１４が開放状態になると、第１
スイツチ１４の他端Ｂは、電源回路１５により1/
２VCC−VBEの直流電圧に固定される。従つて、前
記他端Ｂの直流電圧は、第１スイツチ１４の開閉
によつてはなんら影響を受けず、常に1/2VCC−
VBEに保たれる。それ故、第１スイツチ１４の切
換えにより直流レベルが変動せず、シヨツク音等
が発生することはない。尚、出力端子２１の後段
にミユート回路等が接続されている場合には、直
流レベルの変動により発生するシヨツク音は、ミ
ユート回路でミユーテイングされるので、直流レ
ベルの変動を防ぐ手段が不要となり、電源回路１
５等の回路の簡略化ができる。
又、第１図においては、第２スイツチ２４の一
端をアースする場合について説明したが、前記第
２スイツチ入力２４の一端を＋VCCに接続しても
良い。その場合は、 1/2VCC＋1/2SP-P＜VTH＜＋VCC となる基準電圧VTHをコンパレータ１１の正入力
端子に印加し、入力ピン９に得られる電圧を負入
力端子に印加することにより、第２スイツチ２４
が開放状態の場合には、コンパレータ１１の出力
信号は「Ｈ」となり、第２スイツチ２４が閉成状
態の場合には、コンパレータ１１の出力信号は
「Ｌ」となる。この結果、第２スイツチ２４の一
端をアースした場合も、VCCに接続した場合も全
く同一の切換えを行うことが出来る。
端をアースする場合について説明したが、前記第
２スイツチ入力２４の一端を＋VCCに接続しても
良い。その場合は、 1/2VCC＋1/2SP-P＜VTH＜＋VCC となる基準電圧VTHをコンパレータ１１の正入力
端子に印加し、入力ピン９に得られる電圧を負入
力端子に印加することにより、第２スイツチ２４
が開放状態の場合には、コンパレータ１１の出力
信号は「Ｈ」となり、第２スイツチ２４が閉成状
態の場合には、コンパレータ１１の出力信号は
「Ｌ」となる。この結果、第２スイツチ２４の一
端をアースした場合も、VCCに接続した場合も全
く同一の切換えを行うことが出来る。
(ト) 考案の効果
以上述べた如く、本考案に依れば、入力ピンと
出力ピンとの２つのピンをICに配置するだけで、
第１入力信号と第２入力信号を切換制御すること
が出来るので、ICのピン数の削減を計ることが
出来、効率的なIC設計を行うことが出来る。尚、
実施例の如く、電源回路１５から点Ｂに所定の直
流電圧を印加すれば、スイツチの切換時に生じる
シヨツク音を防止できる。
出力ピンとの２つのピンをICに配置するだけで、
第１入力信号と第２入力信号を切換制御すること
が出来るので、ICのピン数の削減を計ることが
出来、効率的なIC設計を行うことが出来る。尚、
実施例の如く、電源回路１５から点Ｂに所定の直
流電圧を印加すれば、スイツチの切換時に生じる
シヨツク音を防止できる。
第１図は、本考案の一実施例を示す回路図、及
び第２図は従来の信号切換回路を示す回路図であ
る。 ９……入力ピン、１１……コンパレータ、１３
……トランジスタ、１４……第１スイツチ、１５
……電源回路、１８……出力ピン、２１……出力
端子、２２……第２入力端子、２４……第２スイ
ツチ。
び第２図は従来の信号切換回路を示す回路図であ
る。 ９……入力ピン、１１……コンパレータ、１３
……トランジスタ、１４……第１スイツチ、１５
……電源回路、１８……出力ピン、２１……出力
端子、２２……第２入力端子、２４……第２スイ
ツチ。
Claims (1)
- 第１入力信号が印加される入力ピンと、前記第
１入力信号を低インピーダンスで出力するインピ
ーダンス変換回路と、該インピーダンス変換回路
の出力信号を遮断する第１スイツチと、該第１ス
イツチの出力側に接続される出力ピンと、前記入
力ピンに直流電圧を印加する電源回路と、前記入
力ピンの電圧と基準電圧とを比較し、前記第１ス
イツチを制御するコンパレータとを有する集積回
路と、第２入力信号が印加される入力端子と、前
記入力端子に抵抗を介して接続される出力端子
と、前記出力ピンと前記出力端子との間に接続さ
れるコンデンサ、及び前記入力ピンに接続される
第２スイツチとから成り、前記第２スイツチの制
御に応じて前記第１スイツチを閉成することによ
り、前記第１入力信号を前記出力端子に導出さ
せ、前記第１スイツチを開放することにより前記
第２入力信号を前記出力端子に導出させることを
特徴とする信号切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2128186U JPH0317477Y2 (ja) | 1986-02-17 | 1986-02-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2128186U JPH0317477Y2 (ja) | 1986-02-17 | 1986-02-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62133435U JPS62133435U (ja) | 1987-08-22 |
| JPH0317477Y2 true JPH0317477Y2 (ja) | 1991-04-12 |
Family
ID=30817577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2128186U Expired JPH0317477Y2 (ja) | 1986-02-17 | 1986-02-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0317477Y2 (ja) |
-
1986
- 1986-02-17 JP JP2128186U patent/JPH0317477Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62133435U (ja) | 1987-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0095774B1 (en) | A switching circuit operable as an amplifier and a muting circuit | |
| JPH0317477Y2 (ja) | ||
| US4667167A (en) | Circuit for automatic gain control | |
| JP3132103B2 (ja) | コイルのスイッチング装置 | |
| JP2793071B2 (ja) | ポップ音防止回路 | |
| JP2960809B2 (ja) | アッテネータ回路 | |
| JPS5932033Y2 (ja) | 磁気録音再生装置のミキシング回路 | |
| JPH0139000Y2 (ja) | ||
| JP2603647Y2 (ja) | 記録再生切換回路 | |
| KR950010536Y1 (ko) | Vtr의 무신호시 고배속 회로 | |
| JPH0422406Y2 (ja) | ||
| JPH0447362B2 (ja) | ||
| JPS624893Y2 (ja) | ||
| JPH039380Y2 (ja) | ||
| JPS58190129A (ja) | 信号切換回路 | |
| JP2732508B2 (ja) | フェードイン・フェードアウト回路 | |
| JPH0422443Y2 (ja) | ||
| JPH0319049Y2 (ja) | ||
| JPS62269Y2 (ja) | ||
| JPH0136723B2 (ja) | ||
| JPH02165471A (ja) | 自動利得調整回路 | |
| JPS639763B2 (ja) | ||
| JPH012413A (ja) | フェ−ドイン・フェ−ドアウト回路 | |
| JPH0446003B2 (ja) | ||
| JPS61142883A (ja) | ミユ−テイング回路 |