JPH0139000Y2 - - Google Patents

Info

Publication number
JPH0139000Y2
JPH0139000Y2 JP17934983U JP17934983U JPH0139000Y2 JP H0139000 Y2 JPH0139000 Y2 JP H0139000Y2 JP 17934983 U JP17934983 U JP 17934983U JP 17934983 U JP17934983 U JP 17934983U JP H0139000 Y2 JPH0139000 Y2 JP H0139000Y2
Authority
JP
Japan
Prior art keywords
noise
circuit
detector
output
noise amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17934983U
Other languages
English (en)
Other versions
JPS6085447U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP17934983U priority Critical patent/JPS6085447U/ja
Publication of JPS6085447U publication Critical patent/JPS6085447U/ja
Application granted granted Critical
Publication of JPH0139000Y2 publication Critical patent/JPH0139000Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)

Description

【考案の詳細な説明】 この考案は、ノイズアンプの出力レベルをノイ
ズゲートのゲート制御回路のスレツシヨルドレベ
ルより僅かに高めにレベル制限することで、
AGC制御系によるノイズアンプへの利得制御動
作に対して大振幅レベルのノイズの直後に発生す
る小振幅レベルのノイズをも確実に検知できるよ
うにしたノイズブランカ回路に関する。
一般、トランシーバー等の無線機に内蔵されて
いるノイズブランカ回路には、ノイズアンプの
AGC制御系が設けられており、このAGC制御系
は検波器出力の大きさに応じて動作する。例え
ば、第1図a図に示すような信号が入力された場
合、N1〜N4で示す大振幅レベルのノイズに対
しては、これに応じた大きなAGC電圧が発生し
てノイズアンプの利得を下げるから、ノイズアン
プの出力を検出する検波器の出力信号は、第1図
b図に示すように入力信号に対し全体的に振幅レ
ベルが小さい波形となる。そのため、大振幅レベ
ルのノイズN1〜N4の直後に発生する小振幅レ
ベルのノイズn1〜n5が、同図b図に1点鎖線
で示すゲート制御回路のスレツシヨルドレベル以
下になり、同c図に示すように、ノイズn1〜n
5に対してはゲート制御回路からゲート閉信号が
出力されず、該ノイズn1〜n5を除去すること
ができない欠点がある。
この考案は、前記従来の欠点に鑑みなされたも
ので、ノイズアンプの出力レベルをゲート制御回
路のスレツシヨルドレベルより僅かに高めにレベ
ル制限することによつて、大振幅レベルのノイズ
の直後に発生する小振幅レベルのノイズをも確実
に検知できるようにしたノイズブランカ回路を提
供せんとするものである。
以下、この考案の一実施例を図面に基いて詳細
に説明する。
第2図において、1は4個のダイオードD1〜
D4から成るノイズゲートで、通常時は後述の第
1のトランジスタQ1がオフされていることによ
つて右方のトランスT1はオープン状態であるの
に対し、直流電源+Bの電源電圧が2個の抵抗R
1,R2により分圧された電圧が左方のトランス
T2を介して各ダイオードD1〜D4に順方向に
印加されており、従つて各ダイオードD1〜D4
が導通状態で受信信号が入力側Iから出力側Oに
送られる。
2は電界効果型トランジスタFから成る第1の
ノイズアンプを示し、第1コンデンサC1を介し
て入力される信号が第1ゲートG1の制御電圧に
応じて増幅され、ドレインDから出力される。3
は2個のトランジスタQ2,Q3が対称接続され
て成る第2のノイズアンプで、4は第4のトラン
ジスタQ4から成る最後段の第3のノイズアンプ
であり、これらノイズアンプ2,3,4は後述の
AGC回路7に接続されて入力信号の大きさに応
じ連続可変する自動利得制御系が構成されてい
る。
5は2個のダイオードD5,D6およびコンデ
ンサC2により倍圧整流回路に構成された検波器
で、最後段の第3のノイズアンプ4の出力が該検
波器5で直流変換される。6はゲート制御回路を
示し、ベースが検波器5に接続されたNPN型の
第5のトランジスタQ5と、該トランジスタQ5
のコレクタにベースが接続されたPNP型の第1
のトランジスタQ1から成り、第5のトランジス
タQ5のエミツタには電源電圧を2個の抵抗R
3,R4で分圧したオフセツト電圧が印加されて
おり、この第5のトランジスタQ5をオン状態に
するのに必要な検波器5の出力電圧は、第5のト
ランジスタQ5のベース・エミツタ間動作電圧と
前記オフセツト電圧との和の電圧となり、この電
圧によりスレツシヨルドレベルが設定されてい
て、ノイズ以外の信号で両トランジスタQ1,Q
5がオン状態にならないようになつている。7は
AGC回路を示し、第5のトランジスタQ5と同
一のベース・エミツタ間作動電圧を有しベースが
検波器5の出力端に接続された第6のトランジス
タQ6から成り、検波器5の出力により第6のト
ランジスタQ6がオン状態になつた時、第3コン
デンサC3と第5抵抗R5とにより設定された時
定数に基いて各ノイズアンプ2,3,4の利得が
制御される。
そして、8はこの考案の構成の要部であるリミ
ツター回路を示し、2個のツエナーダイオードZ
1,Z2のそれぞれにダイオードD7,D8を逆
方向に直列接続した2つの直列回路を両ツエナー
ダイオードZ1,Z2並びに両ダイオードD7,
D8が相互に逆並列になるよう接続した回路構成
で、最後段の第3のノイズアンプ4と検波器5と
の間に介挿接続されている。
次に、前記構成とした実施例回路の動作に付い
て第3図を参照して説明する。
先ず、ノイズブランカとしての動作を説明する
と、普通の受信信号レベルを越える振幅のパルス
性ノイズが第1コンデンサC1を介して入力され
ると、そのパルス成分が各ノイズアンプ2,3,
4で増幅され、検波器5の出力電圧がゲート制御
回路6のスレツシヨルドレベル以上になつて時に
第1のトランジスタQ1がオンされ、電源電圧が
第1のトランジスタQ1を通じて右方のトランス
T1に印加されることによつて、ノイズゲート1
の各ダイオードD1〜D4が逆バイアスされてノ
イズゲート1が閉状態となる。
次に、AGC自動制御系の動作を第3図に基い
て説明すると、同a図に示すような信号が入力さ
れた場合、第3のノイズアンプ4の出力がリミツ
ター回路8によつて所定の波高値に振幅レベル制
限された後に検波器5に入力される。従つて、検
波器5からは、同b図に示すように、大振幅レベ
ルのノイズN1〜N4の波高値が1点鎖線で示す
スレツシヨルドレベルより僅かに高めの2点鎖線
で示すリミツターレベルに制限された波形の信号
が出力されるから、然程大きなAGC電圧は発生
しなく、各ノイズアンプ2,3,4の利得もリミ
ツターレベルに対応して低下するのみであり、
AGC制御は必要最小限の範囲内で行われるため、
小振幅レベルのノイズn1〜n5はその波高値が
スレツシヨルドレベル以上となる状態で検波器5
で検出され、ゲート制御回路6からは、同c図に
示すように、大振幅レベルのノイズN1〜N4だ
けでなく小振幅レベルのノイズn1〜n5に対し
てもゲート閉信号が出力され、全てのノイズN1
〜N4,n1〜n5を除去することができる。
尚、この考案は、前記実施例に限定されるもの
ではなく、例えば、リミツター回路8として2個
のツエナーダイオードZ1,Z2にそれぞれダイ
オードD7,D8を逆方向に直列接続した二つの
直列回路をツエナーダイオードZ1,Z2が互い
に逆並列になるよう接続した例に付いて説明して
いるけれど、通常のダイオードの逆並列回路でも
同様の効果を得ることができるのは勿論である。
以上説明したように、この考案のノイズブラン
カ回路によると、リミツター回路を設けてノイズ
アンプの出力レベルをゲート制御回路のスレツシ
ヨルドレベルより僅かに高めにレベル制限したの
で、AGC制御量が必要最小限にとどまり、大振
幅レベルのノイズの直後に発生する小振幅レベル
のノイズをも確実に検出できる顕著な効果を奏す
る。
【図面の簡単な説明】
第1図は従来のノイズブランカ回路の各部の動
作電圧を示し、同a図は入力信号、同b図は検波
器の出力信号および同c図はゲート制御回路のゲ
ート閉信号をそれぞれ示す波形図、第2図はこの
考案のノイズブランカ回路の一実施例の結線図、
第3図は第2図の各部の動作電圧を示し、同a図
は入力信号、同b図は検波器の出力信号および同
c図はゲート制御回路のゲート閉信号をそれぞれ
示す波形図である。 1……ノイズゲート、2,3,4……ノイズア
ンプ、5……検波器、6……ゲート制御回路、7
……AGC回路、8……リミツター回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. ノイズアンプの出力を検出する検波器と、該検
    波器の出力電圧がスレツシヨルドレベル以上であ
    るか否かによりノイズゲートを開閉制御するゲー
    ト制御回路と、前記検波器の出力により前記ノイ
    ズアンプの利得を可変制御するAGC回路とを具
    備して成るノイズブランカ回路において、前記ノ
    イズアンプと検波器との間に、該ノイズアンプの
    出力レベルを前記スレツシヨルドレベルより僅か
    に高めに制限するリミツター回路を介挿接続して
    成ることを特徴とするノイズブランカ回路。
JP17934983U 1983-11-18 1983-11-18 ノイズブランカ回路 Granted JPS6085447U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17934983U JPS6085447U (ja) 1983-11-18 1983-11-18 ノイズブランカ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17934983U JPS6085447U (ja) 1983-11-18 1983-11-18 ノイズブランカ回路

Publications (2)

Publication Number Publication Date
JPS6085447U JPS6085447U (ja) 1985-06-12
JPH0139000Y2 true JPH0139000Y2 (ja) 1989-11-21

Family

ID=30389156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17934983U Granted JPS6085447U (ja) 1983-11-18 1983-11-18 ノイズブランカ回路

Country Status (1)

Country Link
JP (1) JPS6085447U (ja)

Also Published As

Publication number Publication date
JPS6085447U (ja) 1985-06-12

Similar Documents

Publication Publication Date Title
US3986049A (en) Audio compressor/limiter amplifier
US4229707A (en) Automatic gain control circuit
EP0095774B1 (en) A switching circuit operable as an amplifier and a muting circuit
JPH0139000Y2 (ja)
JPH0139001Y2 (ja)
US3846711A (en) Automatic gain control circuit
US5012341A (en) Noise reduction circuit for video control emphasis signal
JPS622801Y2 (ja)
JPH01226205A (ja) 出力スイング制限を有する増幅装置
JPH0321065Y2 (ja)
JPH0317477Y2 (ja)
JP2597251Y2 (ja) マイクロホンの電源による制御回路
JPH09107255A (ja) 入力信号レベル調整回路
JPS607553Y2 (ja) 信号増幅器
JPS6133483B2 (ja)
JPS6040019Y2 (ja) 差動増幅器
JPS5938765Y2 (ja) Fm受信機のパルス性雑音除去装置
JPS6342593Y2 (ja)
JPH0138976Y2 (ja)
JPS63217809A (ja) 自動利得制御回路
JPH057886B2 (ja)
JPS6130328Y2 (ja)
JPH0132412Y2 (ja)
KR920005041Y1 (ko) 클리핑 보호회로를 포함한 오디오 뮤팅 회로
JPH0129855Y2 (ja)