JP3251017B2 - 炭化ケイ素上の酸化物層の欠陥を少なくするための方法 - Google Patents

炭化ケイ素上の酸化物層の欠陥を少なくするための方法

Info

Publication number
JP3251017B2
JP3251017B2 JP51822497A JP51822497A JP3251017B2 JP 3251017 B2 JP3251017 B2 JP 3251017B2 JP 51822497 A JP51822497 A JP 51822497A JP 51822497 A JP51822497 A JP 51822497A JP 3251017 B2 JP3251017 B2 JP 3251017B2
Authority
JP
Japan
Prior art keywords
silicon carbide
oxide
layer
oxide layer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP51822497A
Other languages
English (en)
Other versions
JPH11505073A (ja
Inventor
リプキン,ロリ・エイ
スレイター,デーヴィッド・ビー,ジュニアー
パルモウアー,ジョン・ダブリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JPH11505073A publication Critical patent/JPH11505073A/ja
Application granted granted Critical
Publication of JP3251017B2 publication Critical patent/JP3251017B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/931Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 発明の分野 本発明は、炭化ケイ素半導体物質上に酸化物を形成さ
せるための改良された方法に関する。さらに詳細には、
本発明は、炭化ケイ素をベースとした金属酸化物半導体
(MOS)デバイスにおける酸化物や酸化物界面を改良す
ることに関する。
発明の背景 炭化ケイ素(SiC)は、高温、高電圧、高周波数、お
よび高出力用の電子デバイスのための半導体物質として
魅力的な電気的・物理的特性を併せもっている。これら
の特性としては、3.0エレクトロンボルト(eV)のバン
ドギャップ、4ミリボルト/センチメートル(MV/cm)
の電解破壊(electric field breakdown)、4.9W/cm・
Kの熱伝導率、および2.0×107センチメートル/秒(cm
/s)の電子ドリフト速度などがある。さらに、SiCは熱
酸化物を成長させるので、他の化合物半導体を凌ぐ大き
な利点をもたらす。特に、こうした熱酸化物の形成能力
により、金属−酸化物−半導体(MOS)デバイス〔MOS電
界効果トランジスター(MOSFET)、絶縁ゲートバイポー
ラートランジスター(IGBT)、MOS制御によるサイリス
ター(MCT)、および他の関連デバイスを含む〕を形成
できる対応した能力が高められる。MOSFETはさらに、大
規模集積回路における極めて重要なデバイスである。し
たがって、MOSデバイスおよびこれらを使用して得られ
る集積回路においてSiCの電子特性を充分に利用するに
は、適切なSiC酸化技術が必要となる。
これらの有利な特性にもかかわらず、炭化ケイ素(Si
C)上の酸化物の品質は、炭化ケイ素MOSデバイスの開発
に対して大きな障害となっている。特に、酸化物の電荷
状態と界面状態は、MOSデバイスの性能に悪影響を及ぼ
す。実際、基板の結晶成長を除いて、酸化物の品質は、
より高度のSiC−MOSパワーデバイス(SiC MOS power de
vices)とMOS集積回路を得る上でのおそらくは最も大き
な障害である。SiC上の酸化物は、MOS用途に使用するに
は許容できない程度に高い、界面状態密度(interface
state densities)及びある一定の酸化物電荷(oxide c
harge)を有することが広く報告されている。
本明細書で使用している“状態(state)”とは、物
質のある特性(例えば、得られるエネルギーレベルの位
置)を表しており、量子力学を使用して定義されること
が多い。物質における“状態”の存在は、必ずしも良い
ことでも悪いことでもなく、また状態の有無は、必要に
応じて(不必要の場合もあるが)定義するのがおそらく
はより好ましいと思われる。炭化ケイ素上の酸化物層の
場合、状態により、得られるデバイスに望ましくない動
作特性が生成されるようであり、したがって可能なとき
は常に状態を最小に抑えるのが望ましい。
熱酸化法を比較し、そしてSiC/SiO2欠陥を調べたこれ
までの研究では、幾つかの一般的な知見が得られている
にすぎない:(1)湿潤酸化物(すなわち、水蒸気の存
在下で熱的に成長したもの)は、乾燥酸化物より低い酸
化物電荷と電面状態密度を有する〔S.M.Tang,W.B.Berr
y,R.Kwor,M.V.Zeller,及びL.G.Matusによる“J.Electro
chem.Soc.,137(1)p.221(1990)”〕;S.Zaima,K.Ono
da,Y.Koide,及びY.Yasudaによる“J.Appl.Phys.,68(1
2)p.6304(1990)”〕;(2)SiCウエハーのSi面(Si
−face)は、酸化が炭素(C)面より遅いが、酸化物電
荷密度(oxide charge densities)が炭素面より低い
〔Nitya N.SinghおよびAndrew Rysによる“Inst.Phys.C
onf.Ser.No.137:Chapter 3,p.325(1993)”〕;(3)
n−型ウエハー上に成長した酸化物は、界面状態がp−
型ウエハー上に成長した酸化物より少なく〔Dale M.Bro
wn,Mario Chezzo,James Kretchmer,Evan Downey,Joseph
Pimbley,およびJohn Palmourによる“IEEE Trans on E
lectron Devices,Vol.41,No.4,p.618(1994)";T.Ouiss
e,N.Becourt,F.Templier,およびC.Jaussaudによる“J.A
ppl.Phys.75(1),(1994)";Singhらによる上記文
献〕、また酸化物電荷密度がp−型ウエハー上に成長し
た酸化物より低い〔Brownらによる上記文献;M.Shinohar
a,M.Yamanoka,S.Misawa,H.Okumura,およびS.Yoshidaに
よる“Jap.J.Appl.Phys.30(2)p.240(1991)";Singh
らによる上記文献〕;ならびに(4)初期の研究(Brow
nらによる上記文献)とは異なり、SiCへのp−型ドーパ
ントとして、ホウ素(B)とアルミニウム(Al)との間
に差はない〔J.N.Shenoy,L.A.Lipkin,G.L.Chindalore,
J.Pan,J.A.Cooper,Jr.,J.W.Palmour,およびM.R.Melloch
による“Inst.Phys.Conf.Ser.No.141:Chapter 4,p.449
(1994)”〕。
言うまでもないことであるが、殆どの場合、これらの
測定と得られた結論に対する正確さは、その程度が高い
ものもそれほどでないものもあり、こうした点を考慮し
て正確さを評価し理解しなければならない。
これらの特定の結論は広く受け入れられているけれど
も、正味の酸化物電荷(Qox)と界面状態密度(Dit)の
定量化は、同じ結晶配向、酸化物厚さ、ドーパントのタ
イプ、およびドーパント種を測定する場合でも広範囲に
変化している。これらの変化が表1に示されており、Si
C上のSiO2の酸化物電荷と界面状態密度(種々の研究者
により報告)がまとめられている。報告されている酸化
物厚さは、Weissらによる上記文献で報告されている標
準物のn−型サンプルに対する200Å酸化物を除いて、5
00〜600Åの範囲である。
これらの見かけ上一貫性のない結果は、おそらくは、
使用している測定法が種々異なるためであろうと思われ
る。表1からわかるように、最も大きな変動が、報告さ
れている界面状態密度において認められる。正味の酸化
物電荷は、標準的なキャパシタンス−電圧(CV)掃引を
室温にて使用することにより直接測定する。しかしなが
ら、界面状態密度を正確に算出するのはかなりむずかし
い場合がある。Christophe Raynoud,Jean−Lun Autran,
Bernard Balland,Gerard Guillot,Claude Jaussaud,お
よびThierry Billonらによる“J.Appl.Phys.76(2)p.
993(1994)";Shenoyらによる前記文献;ならびにQuiss
eらによる前記文献は、使用できる種々の方法、および
界面状態密度を測定するときに考慮しなければならない
仮定と制約条件について説明している。すべての異なっ
た方法のうち、コンダクタンス法とハイロー法(high−
low technique)が最も確実で且つ再現性があるようで
ある。
報告されている酸化物欠陥の量はグループによって大
きく異なるが、高品質のMOSに使用するための目標は極
めて正確に規定されている:すなわち、酸化物電荷は1
×1011cm-2未満であり、界面状態密度は5×1010cm-2eV
-1未満である。表1からわかるように、SiC上熱酸化物
の品質は大幅な改良を必要とする。しかしながら、酸化
物の品質を改良するための報告されている方法はほとん
どない。現在までのところ、酸化物および予備清浄酸化
物の挿入/取り出し条件を変えることにより最も大幅な
改良がなされている。J.N.Shenoy,G.L.Chindalore,M.R.
Melloch,J.A.Cooper Jr.,J.W.Palmour,及びK.G.Irvine
らによる“Inst.Phys.Conf.Ser.No.141:Chapter 4,p.44
9(1994)”はさらに、9×1011cm-2という正味の最小
酸化物電荷密度と、1.5×1011cm-2eV-1という界面状態
密度を報告しており、これらの値は、以前の酸化状態の
値の1/3〜1/4である。
発明の目的と要約 したがって本発明の目的は、SiC酸化物の品質をさら
に改良することにある。本発明は、改良された酸化物
層、および酸化物をベースとするデバイスから改良され
た性能を得るための方法により、本発明の目的を果た
す。本発明の方法は、炭化ケイ素上の酸化物層(元々存
在しているか、蒸着または窒化されたか、あるいは熱的
に成長させた、一般には主として二酸化ケイ素)を、Si
Cがかなりの速度で酸化し始める温度よりは低いが、酸
化性ガス源が酸化物層中に拡散するのを可能にするだけ
の充分に高い温度にて、そしてまた炭化ケイ素の実質的
なさらなる酸化が避けられるような温度にて、酸化物層
を緻密化し、酸化物層と炭化ケイ素層との間の界面を改
良するのに充分な時間にわたって、酸化性ガス源に暴露
する工程を含む。
本発明の上記目的と他の目的、利点、および特徴、な
らびに本発明を実施する方法は、添付の図面を参照しつ
つ、好ましい実施態様と代表的な実施態様について記載
している下記の本発明の詳細な説明を考察すれば容易に
明らかとなろう。
図面の簡単な説明 図1は、1050℃で成長させた最良の酸化物に関し、幾
つかのバイアスにて250℃で測定した場合の、幾つかの
当量並列コンダクタンス(equivalent parallel conduc
tance)の周波数に対してプロットして得られる曲線で
ある。算出した界面状態密度は、1.1V曲線と0.7V曲線の
それぞれに対し、1.0〜1.6×1011cm-2eV-1変化した。
図2は、使用可能な温度範囲にて行った幾つかの酸化
に関し、正味の酸化物電荷(Qeff)と界面状態密度(D
IT)を酸化温度に対してプロットしたものである。
図3は、1100℃で成長させ、次いで800、900、および
950℃で再び酸化させた酸化物に対する、正味の酸化物
電荷密度の比較を示している。
図4は、1100℃で成長させ、次いで800、900、および
950℃で再び酸化させた酸化物に対する、界面状態密度
の比較を示している。
図5は、1050℃で成長させ、次いで900、950、および
1000℃で再び酸化させた酸化物に対する、正味の酸化物
電荷密度の比較を示している。
図6は、1050℃で成長させ、次いで900、950、および
1000℃で再び酸化させた酸化物に対する、界面状態密度
の比較を示している。
図7は、異なった再酸化条件後の蒸着酸化物の絶縁破
壊耐力を示す棒グラフである。
図8は、酸化物電荷と界面状態密度を再酸化時間と温
度に対してプロットしたものである。
詳細な説明 1つの実施態様においては、本発明は、改良された酸
化物層、および酸化物をベースとしたデバイスから改良
された性能を得る方法を含む。本発明の方法は、炭化ケ
イ素上の酸化物層(主として二酸化ケイ素)を、炭化ケ
イ素がかなりの速度で酸化し始める温度よりは低いが、
酸化性ガス源が酸化物層中に拡散するのを可能にするだ
けの充分に高い温度にて、酸化性ガス源(“酸化性雰囲
気”とも言う)に暴露する工程を含む。炭化ケイ素の実
質的なさらなる酸化を防ぎ、暴露は、酸化物層を緻密化
するのに充分な、そして酸化物層と炭化ケイ素層との間
の界面を改良するのに充分な時間にわたって行う。
この点に関して、炭化ケイ素は、温度が約1000℃に達
するまでは、ごくわずか又はかなり遅い速度でしか酸化
せず、約1000℃を越えると、熱酸化が測定可能な量にて
起こる、と一般に考えられている。しかしながら、温度
が1050℃であっても、厚さ500Åの量の酸化は20〜30時
間という長時間を要する。
したがって本発明の方法は、暴露工程の前に酸化物層
を生成させる工程をさらに含むことができ、本発明にし
たがって炭化ケイ素を熱的に酸化する場合は、酸化温度
は少なくとも1000℃であり、好ましくは約1050℃〜1300
℃である。
しかしながら、炭化ケイ素層上の酸化物層を酸化性ガ
ス源に暴露する方法は、酸化物層を熱酸化によって最初
に生成させておくことを必要としない、ということは言
うまでもない。これとは別に、酸化物層は、他の方法
〔例えば、シランガス(SiO4)と酸素(O2)を用いた低
圧化学蒸着(CVD)、プラズマ蒸着による酸化物層の形
成、蒸着によるオキシ窒化物層の形成、熱によるオキシ
窒化物層の形成、あるいは酸化物、窒化物、もしくはオ
キシ窒化物層の蒸着形成または熱形成のあらゆる組合せ
等〕を使用して炭化ケイ素層上に酸化物層を堆積させる
こともできる。
本明細書で使用している“オキシ窒化物”とは、高温
で一酸化二窒素(N2O)に暴露して窒素を導入させた形
の酸化物層、N2O中にて成長させて窒素が組み込まれた
形の酸化物層、および二酸化ケイ素(SiO2)と窒化ケイ
素(Si3N4)との交互層、を表している。
本明細書で使用している“炭化ケイ素層”とは、最も
好ましくは、単結晶炭化ケイ素の基板または炭化ケイ素
のエピタキシャル層を表している。炭化ケイ素は多くの
ポリタイプを有していて、そのうち3C、4H、6H、および
15Rのポリタイプが電子デバイス用として特に有用であ
る、本発明はこれらのポリタイプを使用すると適切な結
果をもたらす。
前述したように、SiCの酸化速度は、約1000℃未満で
は極めて低いので、酸化物を酸化性雰囲気に暴露する工
程は約800〜約1025℃の温度で行うのが好ましい。一般
的には、1025℃というおよその上限温度により、炭化ケ
イ素の実質的な酸化が防止されるとともに、800℃とい
うおよその下限温度により、適切な速度でのプロセスの
進行が可能となる。多くの化学反応が広い温度範囲にわ
たってある程度起こるが、実際には、より狭い温度範囲
内にて巨視的に観察可能な速度で進行するにすぎない。
この点に関して(炭化ケイ素の専門技術者にとっては
周知のことであるが)、酸化に対しては(または酸化物
の蒸着に対しては)、通常は結晶の基板もしくはエピレ
イヤー(epilayer)が、そのケイ素面(silicon face)
と炭素面(carbon face)に沿って、あるいはこれらの
面に垂直なA−軸(例えば、[1120]または[1100])
の1つに沿って供給される。炭素はケイ素より幾らか容
易に酸化される(したがって、他の全てのファクターが
実質的に等しいければ酸化がより速い)ので、炭素面上
の酸化は約900〜1300℃の温度で行うことができ、再酸
化アニール(reoxidation anneal)は約600〜1000℃の
温度で行うことができる。同様に、ケイ素面上の酸化は
約1000〜1400℃の温度で行うことができ、再酸化アニー
ルを約700〜1100℃の温度で行って、同程度の酸化をほ
ぼ同じ速度にて得ることができる。
酸素含有ガスは、酸化物層または炭化ケイ素層の化学
的、物理的、または電子的特性に悪影響を及ぼさないも
のであれば、いかなる酸素含有ガスであってもよい。適
切なガスは、酸素、水蒸気、水蒸気中酸素(“湿潤酸
化”)、キャリヤーガス中水蒸気、窒素と酸素から形成
される種々のガス化合物、およびこれらガスのいずれか
の混合物から選択することができる。
したがって最も好ましい実施態様においては、本発明
の方法は、炭化ケイ素の層を約1050〜1100℃の温度で熱
的に酸化して、炭化ケイ素層上に酸化物層を生成させる
工程、および炭化ケイ素の実質的な酸化を防止しつつ、
水の存在下にて(すなわち“湿潤酸化”にて)酸化物層
と炭化ケイ素層を約1050℃未満(最も好ましくは約950
℃)の温度で、酸化物層を緻密化し、そして酸化物層と
炭化ケイ素層との界面を改良するのに充分な時間にわた
って酸化性ガス源に暴露する工程、を含む。
他の実施態様においては、本発明は、改良された炭化
ケイ素−酸化物構造物(an improved silicon carbide
and oxide structure)を含む。本実施態様では、本発
明は、炭化ケイ素基板と、炭化ケイ素基板上の酸化物層
とを含み、このとき酸化物層は1.6×1011cm-2cV-1未満
の界面状態密度を有する。好ましい実施態様において
は、界面状態密度は1.5×1011cm-2eV-1未満であり、最
も好ましい実施態様においては、界面状態密度は1.1×1
011cm-2eV-1未満である。
前述したように、炭化ケイ素は、エピタキシャル層で
あっても基板であってもよく、2H、3C、4H、6H、および
15Rのポリタイプからなる群から選択するのが好まし
い。
さらに他の実施態様においては、本発明は、炭化ケイ
素基板上の酸化物層が2.5×1012cm-2未満の酸化物電荷
を有するような炭化ケイ素−酸化物構造物を含む。さら
に好ましい実施態様においては、酸化物電荷は1.5×10
12cm-2未満であり、最も好ましい実施態様においては、
酸化物電荷は1.1×1012cm-2未満である。
他の実施態様の場合と同様に、炭化ケイ素は、2H、3
C、4H、6H、および15Rからなる群から選ばれるポリタイ
プを有する単結晶を含み、エピタキシャル層であっても
基板であってもよい。
実験手順 サンプルの作製 アルミニウム(Al)を1〜2×1018cm-3の範囲でドー
ピングしたp−型基板を使用し、3μmのエピタキシャ
ル層が2×1015cm-3と3×1016cm-3との間にドーピング
された状態で、サンプルの作製を始めた。典型的なRCA/
Huang洗浄剤でサンプルを洗浄化してから酸化した。サ
ンプルを室温で挿入し、次いで、アルゴン中にて酸化温
度で取り出し、又は、酸化物を蒸着させた。酸素を95℃
の脱イオン水中にバブリングすることによって得られる
湿潤環境において、1050〜1300℃の範囲の温度で熱酸化
を行った。500Åというターゲット酸化物厚さを保持す
るよう酸化時間を調節し、450〜550Åの範囲で変えた。
蒸着した酸化物の厚さは約350Åであった。酸化温度で
の酸化に次いで、1時間のアルゴンアニールを行った。
同じ湿潤酸化環境または高純度酸素環境にて800〜1000
℃の範囲の温度でアニールすることにより、熱酸化物と
蒸着酸化物に対し酸化性雰囲気における種々の後酸化ア
ニール手順を検討した。この温度範囲ではSiC基板中へ
のさらなる酸化はほとんど起こらないが、存在しうる炭
素化合物の酸化を完全に進行させ〔B.Hornetz,H.J.Mich
el,およびJ.Halbritterらによる“J.Mater.Res.,9(1
2)p.3088(1994)”〕、酸化物の正しい化学量論(1:2
Si:O)をもたらすようである。
酸化と種々のアニールのいずれかを施した後、スパッ
タリングによりフロントサイド接点(front−side cont
act)用として酸化物上に金属層を蒸着させた。反応性
イオンエッチング(RIE)法を使用して、バックサイド
酸化物をエッチングした。さらに、幾つかのサンプルに
対し、Ptスパッタリングによる200nmのバックサイド接
点を設けたが、これは後になって不必要であることがわ
かった。
次いで、熱的に酸化したサンプルのフロント接点または
“ゲート”接点をパターン化し、市販のアルミニウムエ
ッチング剤を使用してエッチングした(このエッチング
剤は、モリブデンをエッチングするのに極めて効率的で
あることが判明した)。近くに大きな(100倍をはるか
に越える面積の)接点を有する側部に、方形コンデンサ
ーを3つの異なったサイズ(200μm、300μm、および
400μm)にパターン化した。大きなフロントサイド接
点を使用して、基板に対する接点をバッックサイド接点
と並列に作製した。これによって、エピタキシャル層の
不均一性または直列抵抗からの影響が最小限に抑えられ
ることがわかった。蒸着酸化物を有するサンプルを、モ
リブデンと金(Mo/Au)のリフトオフによってパターン
化した。
酸化物の品質の測定 室温での高周波(500kHz)キャパシタンス−電圧(C
−V)の掃引によって測定したフラットバンド電圧(Vf
b)から酸化物の正味の電荷を算出した。フラットバン
ド電圧は、酸化物中に捕捉された電荷、酸化物中の移動
性イオン、帯電したボーダートラップ〔D.M.Fleetwood,
IEEE Trans.Nucl.Sci.,NS−39(12)p.269(1992)〕、
および帯電した界面状態の組合せによって影響を受け
る。SiCコンデンサー上の異なった構成部品を隔離する
のは、バンドギャップが広いので極めて困難であるが、
これらの影響はいずれも“正味の”酸化物電荷として一
緒に考えることができる。
これらの影響を全て考慮した上での改良が、デバイス
の動作を改良するための必要な第一歩である。
標準的なコンダクタンス法(前記のNicollianによる
文献)を高温にて使用して、界面状態密度を測定した。
測定は、HP4284Aキャパシタンスメーターを装備したMDC
CSM/2システムを使用して行った。キャパシタンスとコ
ンダクタンスは、1kHz/1MHzの周波数範囲にわたって一
定電圧で測定した。これを種々のバイアスにて繰り返
し、各バイアスに対するバンドベンディング(band ben
ding)を並列キャパシタンスから求めた。図1は、最良
の酸化物(後述)から得られる当量並列コンダクタンス
(Gf/W)対周波数の曲線を示しており、1.0×1011cm-2e
V-1の最小界面状態密度に相当する。コンダクタンス法
を250℃で実施して、室温において測定できるより広い
区域のバンドギャップを測定し、そして信号のより良好
な分解が得られるようバンドベンディングの変動を少な
くした。測定するためにはより高い温度(最高約350
℃)が好ましいが、モリブデンのゲートは、250℃以上
の温度では酸化が速すぎる。
結果と考察 酸化温度 1050℃〜1300℃の温度にて成長した酸化物に対するD
itとQoxの比較が表2に示されている。図2における酸
化はすべて湿潤環境にて行われ、その後に1時間のアル
ゴンアニールを施した。酸化温度が上昇するにつれて、
QoxとDitが増大することが図2からわかる。興味あるこ
とに、約1150℃にて界面状態密度が安定状態に達する。
酸化時間が極めて長くなるので、1050℃未満の酸化温度
はあまり実際的ではない。
酸化物の品質は、できるだけ低い温度で酸化すること
によって大幅に改良される。酸化時間は1050℃において
極めて長いけれども、酸化物の品質が改良されるので、
ほとんどのMOSデバイス用途に対し、時間をかけるだけ
の価値がある。
熱酸化物に対する再酸化アニール 前述したように、本発明は、酸化物の品質に対しても
有益である後酸化処理を含む。この処理は、酸化物のバ
ルクが成長した後の、より低い温度において行われる酸
化からなる。このアニールは、本明細書では“再酸化”
アニールとも呼ぶ。再酸化アニールの温度範囲は約800
〜1000℃である。この工程では全ての不純物(たとえ
ば、残留炭素またはぶら下がった(dangling)ケイ素結
合)が酸化されるが、SiCがそれ以上酸化されることは
なく、従って酸化物が緻密化され、SiC/SiO2の界面が改
良される。表2は、4種のサンプルを種々の後酸化処理
に関して比較している。第1の行は、後酸化アニールで
処理していないものである。第2の行は、前記Shenoyら
の文献に記載の“スロー・プル(slow pull)”法を使
用して酸化炉から取り出したものである。あとの2つの
行は、それぞれ900℃にて1.5時間、湿潤後酸化処理また
は乾燥後酸化処理したものである。(アルゴンアニール
は、酸化と一緒にその場で行い、ここでは説明を単純化
するために後酸化処理とは考えないこととする。熱酸化
物にはすべて、酸化の直後で且つ再酸化アニールの前
に、このアルゴンアニールを施した。) 表2のデータからわかるように、スロー・プル手順に
よって酸化物の品質が改良されており、この点はShenoy
の結果と一致する。より一層高い品質の酸化物(正味の
酸化物電荷と界面状態密度が低いことからわかる)が、
湿潤再酸化手順にしたがって標準的な酸化を行うことに
よって得られる。乾燥再酸化アニールを施すと、後酸化
処理を施していない酸化物と比較したときに、界面状態
密度が2倍になる。
1050℃と1100℃での熱酸化物に対して、湿潤再酸化プ
ロセスの時間と温度を最適化すべく検討を行った。図3
と4は、種々の酸化条件下にて1100℃で酸化したサンプ
ルの正味の酸化物電荷と界面状態密度を示している。再
酸化の温度を800℃〜950℃の範囲で変え、そして1.5時
間と3時間の酸化時間について調べた。水平線は、同一
の条件下で酸化したが、再酸化アニールは施さなかった
サンプルの密度を示している。
1100℃で成長させた酸化物の場合、酸化物電荷密度
は、再酸化アニールの温度によって大きく異なる。再酸
化アニールの時間は、図4の900℃における1.5時間と3
時間のデータポイントを比較するとわかるように、正味
の酸化物電荷密度にほとんど影響を及ぼさない。しかし
ながら、図4における2つの900℃ポイントを比較する
と、より長いアニール時間のほうが、より短いアニール
時間よりやや良好のようである。界面状態密度は、再酸
化アニールの温度によって強く影響される。1100℃での
酸化物の場合、より長い時間と950℃という温度によっ
て最良の酸化物が得られ、この結果、正味の酸化物電荷
密度は1/2.5に低下し、また界面状態密度は1/4に低下す
る。
図5と6は、1050℃で酸化したサンプルの正味の酸化
物電荷と界面状態密度を示している。900℃〜1000℃の
再酸化アニール温度、ならびに1.5時間、3時間、およ
び5時間という再酸化アニール時間について調べた。こ
の場合も、水平線は、同一の条件下で酸化したが、再酸
化アニールは施さなかったサンプルの品質レベルを示し
ている。
1050℃で成長させた酸化物の場合、正味の酸化物電荷
密度は、酸化時間の増大とともに大幅に変化する(図5
の900℃における2つのデータポイントを比較すること
によってわかる)。しかしながら、酸化時間をより長く
しても(900℃にて5時間)、950℃での3時間の再酸化
アニールの場合と同等である。しかしながら、界面状態
密度は、再酸化アニール時間によってそれほど影響を受
けない(図6における900℃での2つのアニール時間を
比較することによってわかる)。1050℃にて成長させた
酸化物に対する最も大きな再酸化アニール変数はアニー
ル温度であり、約950℃が最適のようである。正味の酸
化物電荷は1/2に減少し、また界面状態密度は1/2.5に減
少する。
1050℃で成長させた酸化物と1100℃で成長させた酸化
物に対し、再酸化アニールのための最適温度は950℃で
ある。アニール時間を増大させることによっても酸化物
の品質を改良することができるが、これは温度に比べて
二次的な効果にすぎない。1050℃という最適温度で成長
させた酸化物に対してさえ、950℃での最適な再酸化に
より、正味の酸化物電荷と界面状態が大幅に減少する。
蒸着酸化物に対する再酸化アニール 低い絶縁耐力は蒸着酸化物と関係しており、通常はケ
イ素量が多いという化学量論がその原因となっている。
炭化ケイ素は、かなり高い温度でしか酸化されないとい
う明確な利点を有しており、このため蒸着酸化物を“再
酸化”することが可能となる。これは、酸化物中のケイ
素を酸化するのに充分な高い温度ではあるが、SiCの実
質的な酸化を起こさないような充分に低い温度にて、蒸
着酸化物を酸化性雰囲気中でアニールすることによって
行うことができる。この工程により、酸化物の良好な緻
密化が可能となるだけでなく、熱によるSiO2界面の形成
も可能となり、このとき相当量のSiCが消費されたり、
あるいは酸化物中に炭素が導入されたりすることはな
い。
室温と350℃における蒸着酸化物の絶縁耐力が図7に
示されている。1000℃で再酸化したサンプルの絶縁耐力
の最高値は、12.4MV/cmという驚くほど高い値であっ
た。この値は、SiO2の固有の絶縁耐力(11.3MV/cm)よ
り高いが、この上回っている部分は、金属/SiCの動作機
能の違い、あるいは算出領域に考慮されていない正味の
酸化物電荷密度によるものであろう。
図7からわかるように、1000℃の再酸化条件により最
も高い絶縁耐力が得られる。降伏場(breakdown fiel
d)の20%の範囲を示している縞模様キャップによって
示されているように、最も高い降伏場は室温から350℃
まで変わらないけれども、分布はより広くなっている。
800℃で再酸化したサンプルと900℃で再酸化したサンプ
ルはより低い降伏場を有しており、350℃ではさらに減
少する。900℃で90分酸化したサンプルは、45分だけ酸
化したサンプルより良好であった。この挙動は、蒸着酸
化物中に過剰のケイ素が存在していることと矛盾がな
く、この過剰なケイ素を酸化して、酸化物層中に正しい
化学量論を達成することができる。
図8には、これらのサンプルのそれぞれに対し、界面
状態密度と正味の酸化物電荷密度がプロットしてある。
この場合も、さらなる酸化を施すと、より良好な品質が
達成される。正味の酸化物電荷と界面状態密度は、時間
と温度が増大すると減少する。1000℃での再酸化を施し
たサンプルに対しては、界面状態密度は2〜3×1011cm
-2eV-1の範囲であり、正味の酸化物電荷は約1×1012cm
-2である。
要するに、再酸化アニールを施すと、蒸着酸化物と熱
酸化物の品質が大幅に改良されることが実証された。蒸
着酸化物に関して従来より悩まされている降伏場という
問題が、再酸化アニールを施すことで効果的に解消され
る。さらに、正味の酸化物電荷が大幅に改良され、1×
1012cm-2という正味の酸化物電荷密度を使用して酸化物
を繰り返し作製することができる。本発明を使用する
と、一般には1×1011cm-2eV-1という界面状態密度が得
られる。従来の酸化手順(たとえば、1150℃で酸化し、
再酸化は行わない)と比較すると、正味の酸化物電荷は
1/3に低下し、界面状態密度は一桁の大きさで改良され
ている。これらのプロセス改良の結果、正味の酸化物電
荷と界面状態密度が大幅に減少する(これまでに報告さ
れている最も低い値)。
図面と明細書本文において、本発明の代表的な好まし
い実施態様について説明してきた。特定の用語が使用さ
れているけれども、一般的かつ説明的な意味でのみ使用
されており、これによって本発明が限定されることはな
い。本発明の範囲は、以下に記載の請求の範囲によって
規定される。
フロントページの続き (72)発明者 スレイター,デーヴィッド・ビー,ジュ ニアー アメリカ合衆国ノース・カロライナ州 27613,ローリー,ジャラット・コーヴ 6304 (72)発明者 パルモウアー,ジョン・ダブリュー アメリカ合衆国ノース・カロライナ州 27606,ローリー,ハンターズ・ブラ フ・ドライブ 2920 (56)参考文献 特開 平4−243133(JP,A) 特開 平3−219632(JP,A) 特開 平8−64802(JP,A) 特表 平8−505492(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/312 - 21/318 H01L 29/78

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項1】熱酸化による方法、炭化ケイ素層上に酸化
    物層を蒸着させるという方法、酸化物層をスパッター蒸
    着させるという方法、酸化物層をプラズマ蒸着させると
    いう方法、およびオキシ窒化物層を生成させるという方
    法、からなる群から選ばれる方法によってp−型炭化ケ
    イ素層上に酸化物層を生成させる工程を含み、 前記酸化物層生成工程の後に、酸化性ガス源が酸化物層
    中に拡散するのを可能にしつつ、また炭化ケイ素のさら
    なる酸化を防止しつつ、p−型炭化ケイ素がかなりの速
    度で酸化されるのを防止するために1050℃未満の温度に
    て、そして酸化物層を緻密化するに足る、また酸化物層
    と炭化ケイ素層との間の界面を改良するに足る時間にわ
    たって、p−型炭化ケイ素層上の酸化物層を酸化性ガス
    源に暴露する工程を含むことを特徴とする、 改良された酸化物層と、酸化物をベースとしたデバイス
    からの改良された性能とを得る方法。
  2. 【請求項2】p−型炭化ケイ素層上に酸化物層を生成さ
    せる前記工程が、炭化ケイ素層の炭素面を900〜1300℃
    の温度で熱酸化する工程を含み、酸化物層を酸化性ガス
    源に暴露する前記工程が、酸化物層を600〜1000℃の温
    度で暴露する工程を含む、請求項1記載の方法。
  3. 【請求項3】p−型炭化ケイ素層上に酸化物層を生成さ
    せる前記工程が、炭化ケイ素層のケイ素面を1000〜1400
    ℃の温度で熱酸化する工程を含み、酸化物層を酸化性ガ
    ス源に暴露する前記工程が、酸化物層を700〜1050℃の
    温度で暴露する工程を含む、請求項1記載の方法。
  4. 【請求項4】前記炭化ケイ素層が炭化ケイ素エピタキシ
    ャル層または炭化ケイ素基板を含む、請求項1記載の方
    法。
  5. 【請求項5】前記酸化性ガス源が、酸化物層または炭化
    ケイ素層の化学的、物理的、または電子的特性に悪影響
    を及ぼさず、酸化物とp−型炭化ケイ素が、800〜1000
    ℃の温度にて酸化性ガス源に暴露される、請求項1記載
    の方法。
  6. 【請求項6】前記酸化性ガス源が、酸素、水蒸気、水蒸
    気中酸素、キャリヤーガス中水蒸気、窒素と酸素との化
    合物、およびこれらの混合物からなる群選ばれる、請求
    項1記載の方法。
  7. 【請求項7】酸化物と炭化ケイ素が約950℃の温度にて
    酸化性ガス源に暴露される、請求項1記載の方法。
  8. 【請求項8】酸化物層と炭化ケイ素層を酸化性ガス源に
    暴露する工程の前に、酸化物層をアルゴン雰囲気中でア
    ニールする工程をさらに含む、請求項1記載の方法。
  9. 【請求項9】p−型炭化ケイ素基板と前記炭化ケイ素基
    板上の酸化物層とを含み、前記酸化物層が1.6×1011cm
    -2/eV未満の界面状態密度を有することを特徴とする、
    改良された炭化ケイ素/酸化物構造物。
  10. 【請求項10】前記界面状態密度が1.5×1011cm-2/eV未
    満である、請求項9記載の炭化ケイ素/酸化物構造物。
  11. 【請求項11】前記界面状態密度が1.1×1011cm-2/eV未
    満である、請求項9記載の炭化ケイ素/酸化物構造物。
  12. 【請求項12】p−型炭化ケイ素基板と前記炭化ケイ素
    基板上の酸化物層とを含み、前記酸化物層が2.5×1012c
    m-2未満の酸化物電荷を有することを特徴とする、改良
    された炭化ケイ素/酸化物構造物。
  13. 【請求項13】前記酸化物電荷が1.5×1012cm-2未満で
    ある、請求項12記載の炭化ケイ素/酸化物構造物。
  14. 【請求項14】前記酸化物電荷が1.1×1012cm-2未満で
    ある、請求項12記載の炭化ケイ素/酸化物構造物。
  15. 【請求項15】前記炭化ケイ素層が、2H、3C、4H、6H、
    および15Rからなる群から選ばれるポリタイプを有する
    単結晶である、請求項9または12記載の炭化ケイ素/酸
    化物構造物。
  16. 【請求項16】前記炭化ケイ素層がエピタキシャル層ま
    たは基板である、請求項9または12に記載の炭化ケイ素
    /酸化物構造物。
  17. 【請求項17】前記酸化物層が二酸化ケイ素である、請
    求項9または12に記載の炭化ケイ素/酸化物構造物。
JP51822497A 1995-11-08 1996-10-28 炭化ケイ素上の酸化物層の欠陥を少なくするための方法 Expired - Lifetime JP3251017B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/554,319 1995-11-08
US08/554,319 US5972801A (en) 1995-11-08 1995-11-08 Process for reducing defects in oxide layers on silicon carbide
US554,319 1995-11-08

Publications (2)

Publication Number Publication Date
JPH11505073A JPH11505073A (ja) 1999-05-11
JP3251017B2 true JP3251017B2 (ja) 2002-01-28

Family

ID=24212909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51822497A Expired - Lifetime JP3251017B2 (ja) 1995-11-08 1996-10-28 炭化ケイ素上の酸化物層の欠陥を少なくするための方法

Country Status (7)

Country Link
US (1) US5972801A (ja)
EP (1) EP0860026B1 (ja)
JP (1) JP3251017B2 (ja)
KR (1) KR100475040B1 (ja)
AU (1) AU7665996A (ja)
DE (1) DE69615390T2 (ja)
WO (1) WO1997017730A1 (ja)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19829309B4 (de) * 1997-07-04 2008-02-07 Fuji Electric Co., Ltd., Kawasaki Verfahren zur Herstellung eines thermischen Oxidfilms auf Siliciumcarbid
WO1999005728A1 (en) 1997-07-25 1999-02-04 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JPH11251592A (ja) * 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
SE512259C2 (sv) * 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
ATE452445T1 (de) 1999-03-04 2010-01-15 Nichia Corp Nitridhalbleiterlaserelement
ATE268642T1 (de) * 1999-07-07 2004-06-15 3M Innovative Properties Co Nachweisgerät mit einer fluid-kontroll- filmschicht mit kapillarkanälen
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US6407014B1 (en) * 1999-12-16 2002-06-18 Philips Electronics North America Corporation Method achieving higher inversion layer mobility in novel silicon carbide semiconductor devices
US6939756B1 (en) * 2000-03-24 2005-09-06 Vanderbilt University Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
JP3598954B2 (ja) * 2000-08-21 2004-12-08 株式会社村田製作所 電圧非直線抵抗体の製造方法
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
CA2421003C (en) * 2000-10-03 2012-06-26 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
JP3940560B2 (ja) * 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6528373B2 (en) 2001-02-12 2003-03-04 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6784074B2 (en) 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
US6653166B2 (en) * 2001-05-09 2003-11-25 Nsc-Nanosemiconductor Gmbh Semiconductor device and method of making same
US6559068B2 (en) * 2001-06-28 2003-05-06 Koninklijke Philips Electronics N.V. Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
JP4525958B2 (ja) * 2001-08-27 2010-08-18 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
DE60239828D1 (de) * 2001-11-30 2011-06-01 Panasonic Corp Ür
US7338869B2 (en) * 2002-06-28 2008-03-04 National Institute Of Advanced Industrial Science And Technology Semiconductor device and its manufacturing method
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
JP2005079339A (ja) * 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
US6974720B2 (en) * 2003-10-16 2005-12-13 Cree, Inc. Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US7238224B2 (en) * 2004-10-29 2007-07-03 Hewlett-Packard Development Company, L.P. Fluid-gas separator
US20060091606A1 (en) * 2004-10-28 2006-05-04 Gary Paugh Magnetic building game
US7348612B2 (en) * 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
US7265399B2 (en) * 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7326962B2 (en) * 2004-12-15 2008-02-05 Cree, Inc. Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same
WO2006090432A1 (ja) * 2005-02-22 2006-08-31 Neomax Co., Ltd. SiC単結晶基板の製造方法
US7391057B2 (en) * 2005-05-18 2008-06-24 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
US8203185B2 (en) * 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7855401B2 (en) 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
JP2007066944A (ja) 2005-08-29 2007-03-15 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
US7727904B2 (en) * 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US7402844B2 (en) * 2005-11-29 2008-07-22 Cree, Inc. Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods
EP2674966B1 (en) * 2006-06-29 2019-10-23 Cree, Inc. Silicon carbide switching devices including P-type channels
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
EP2631951B1 (en) 2006-08-17 2017-10-11 Cree, Inc. High power insulated gate bipolar transistors
CN101512727B (zh) * 2006-09-01 2011-04-20 Nxp股份有限公司 用于改善碳化硅mosfet中反型层迁移率的方法
US20080054270A1 (en) * 2006-09-05 2008-03-06 Yoshiyuki Suda Semiconductor memory device and the production method
US7646043B2 (en) * 2006-09-28 2010-01-12 Cree, Inc. Transistors having buried p-type layers coupled to the gate
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US9024327B2 (en) 2007-12-14 2015-05-05 Cree, Inc. Metallization structure for high power microelectronic devices
TWI362769B (en) 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5728153B2 (ja) * 2008-09-26 2015-06-03 株式会社東芝 半導体装置の製造方法
US8288220B2 (en) * 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8841682B2 (en) * 2009-08-27 2014-09-23 Cree, Inc. Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
JP2011091186A (ja) * 2009-10-22 2011-05-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP2011233669A (ja) * 2010-04-27 2011-11-17 Sumitomo Electric Ind Ltd 半導体装置
JP5343984B2 (ja) 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
JP2013008894A (ja) * 2011-06-27 2013-01-10 Saitama Univ 炭化珪素半導体を用いたmos構造およびその酸化膜形成方法
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドCree Inc. 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP5460768B2 (ja) * 2012-03-21 2014-04-02 日産自動車株式会社 炭化珪素半導体装置の製造方法
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
EP3832711B1 (en) 2013-05-14 2023-12-20 Wolfspeed, Inc. High performance power module
CN110783173A (zh) * 2019-10-22 2020-02-11 中国电子科技集团公司第五十五研究所 一种在碳化硅材料上制造栅氧化层的方法
CN115295407B (zh) * 2022-09-29 2023-07-07 浙江大学杭州国际科创中心 一种SiC功率器件的栅氧结构制备方法和栅氧结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272107A (en) * 1983-09-24 1993-12-21 Sharp Kabushiki Kaisha Manufacture of silicon carbide (SiC) metal oxide semiconductor (MOS) device
JPH0815143B2 (ja) * 1986-10-20 1996-02-14 三洋電機株式会社 3C−SiC半導体装置の製造方法
JP2534525B2 (ja) * 1987-12-19 1996-09-18 富士通株式会社 β−炭化シリコン層の製造方法
JP2670563B2 (ja) * 1988-10-12 1997-10-29 富士通株式会社 半導体装置の製造方法
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JP2989051B2 (ja) * 1991-09-24 1999-12-13 ローム株式会社 炭化シリコンバイポーラ半導体装置およびその製造方法
US5459107A (en) * 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide

Also Published As

Publication number Publication date
EP0860026A1 (en) 1998-08-26
US5972801A (en) 1999-10-26
AU7665996A (en) 1997-05-29
WO1997017730A1 (en) 1997-05-15
KR19990064143A (ko) 1999-07-26
DE69615390D1 (de) 2001-10-25
KR100475040B1 (ko) 2005-06-20
DE69615390T2 (de) 2002-06-13
JPH11505073A (ja) 1999-05-11
EP0860026B1 (en) 2001-09-19

Similar Documents

Publication Publication Date Title
JP3251017B2 (ja) 炭化ケイ素上の酸化物層の欠陥を少なくするための方法
Lipkin et al. Improved oxidation procedures for reduced SiO 2/SiC defects
JP3085272B2 (ja) 炭化けい素半導体装置の熱酸化膜形成方法
US7067176B2 (en) Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
Chung et al. Effects of anneals in ammonia on the interface trap density near the band edges in 4H–silicon carbide metal-oxide-semiconductor capacitors
Balk et al. High temperature annealing behavior of electron traps in thermal SiO2
EP0264774A2 (en) Improved post-oxidation anneal of silicon dioxide
JP2001502115A (ja) 信頼できる極薄酸窒化物形成のための新規なプロセス
US8119539B2 (en) Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
Tanner et al. SIMS analysis of nitrided oxides grown on 4H-SiC
JP2003179051A (ja) 絶縁膜形成方法、半導体装置及びその製造方法
JPH10112460A (ja) 炭化ケイ素半導体装置の製造方法
Butcher et al. Ultrahigh resistivity aluminum nitride grown on mercury cadmium telluride
Chatty et al. Re-oxidation characteristics of oxynitrides on 3C-and 4H-SiC
Moslehi et al. Interfacial and breakdown characteristics of MOS devices with rapidly grown ultrathin SiO 2 gate insulators
Chang et al. Observation of a Non-stoichiometric Layer at the Silicon Dioxide–Silicon Carbide Interface: Effect of Oxidation Temperature and Post-Oxidation Processing Conditions
Wendt et al. Improvement of oxide quality by rapid thermal annealing
Xu et al. Improved Electrical Properties of 4H-SiC MOS Devices with High Temperature Thermal Oxidation
Hof et al. The impact of deuterated CMOS processing on gate oxide reliability
Inoue et al. Thin Silicon Dioxide Using the Rapid Thermal Oxidation Process for Trench Capacitors
Sweatman et al. Growth and nitridation of silicon-dioxide films on silicon-carbide
Misra et al. Electrical Properties of Stacked RTO/RTCVD Oxides as Gate Dielectrics
Ang et al. Electrical characterization of rapid thermal nitrided and re‐oxidized low‐pressure chemical‐vapor‐deposited silicon dioxide metal–oxide–silicon structures
Grant et al. Ultrathin Gate Dielectrics grown in Mixtures of N2O and O2 Using Rapid Thermal Oxidation

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term