JP3207181B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP3207181B2 JP3207181B2 JP15929699A JP15929699A JP3207181B2 JP 3207181 B2 JP3207181 B2 JP 3207181B2 JP 15929699 A JP15929699 A JP 15929699A JP 15929699 A JP15929699 A JP 15929699A JP 3207181 B2 JP3207181 B2 JP 3207181B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- effect transistor
- channel
- field effect
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims description 23
- 238000000034 method Methods 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 101100234002 Drosophila melanogaster Shal gene Proteins 0.000 description 1
- 235000015076 Shorea robusta Nutrition 0.000 description 1
- 244000166071 Shorea robusta Species 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】この発明はデバイス・コーナ
ー（corner）のしきい値電圧を増加させる方法及び構造
部に関するものであり、浅溝埋め込み分離（shallow tr
nch isolation）（ＳＴＩ）、特に、幅の狭いデバイス
を有するＳＴＩにおけるコーナー寄生電流伝導を解決す
るための制御可能なプロセスにおいて与えられた、デバ
イス・コーナーのしきい値電圧を増加させる方法及び構
造部に関するものである。
ー（corner）のしきい値電圧を増加させる方法及び構造
部に関するものであり、浅溝埋め込み分離（shallow tr
nch isolation）（ＳＴＩ）、特に、幅の狭いデバイス
を有するＳＴＩにおけるコーナー寄生電流伝導を解決す
るための制御可能なプロセスにおいて与えられた、デバ
イス・コーナーのしきい値電圧を増加させる方法及び構
造部に関するものである。
【０００２】
【従来の技術】現在の進歩したＣＭＯＳ装置において
は、ますます小型化が進み、ＦＥＴ間を分離する技術と
して、浅溝埋め込み分離（shallow trench isolation
（ＳＴＩ））が用いられる。しかし、この技法はいくつ
かの欠点を有する。その一つは、”デバイス・コーナ
ー”における伝導の問題である。デバイス・コーナー、
すなわち、ゲート構造部の下側であって、チャネルが埋
め込み溝に接する両側面のチャネル・エッジの部分は、
一般にチャネルの中央部分の伝導特性と異なる伝導特性
を有する。デバイス・コーナーは中央部分よりも強い電
解を有するために大きな漏洩電流が生ずる。これは大き
な寄生的漏洩電流が存在するものとして性格付けられる
望ましくないものであり、チャネル幅が狭いほど深刻な
ものとなる。このようなＳＴＩに伴うデバイス・コーナ
ーの問題は、例えば、特開平８−２５０５８３号公報、
特開平１０−２９０００９号公報、あるいはIBM Yecnic
al Disclosure Bulletin,1992.4.No11,p276-277に記載
されている。この問題は、様々な方法で解決もしくは小
さくすることが可能である。例えば、浅溝埋め込み分離
（shallow trench isolation（ＳＴＩ））の表面が半導
体表面よりも低下しないようにする、ＳＴＩのエッジに
おけるコーナーの丸みを増加させる、あるいはＳＴＩの
表面位置はそのままに、この領域の酸化膜の厚さを厚く
して、デバイス・コーナーのしきい値電圧をＦＥＴのし
きい値電圧よりも大きくなるように増加させる、等であ
る。
は、ますます小型化が進み、ＦＥＴ間を分離する技術と
して、浅溝埋め込み分離（shallow trench isolation
（ＳＴＩ））が用いられる。しかし、この技法はいくつ
かの欠点を有する。その一つは、”デバイス・コーナ
ー”における伝導の問題である。デバイス・コーナー、
すなわち、ゲート構造部の下側であって、チャネルが埋
め込み溝に接する両側面のチャネル・エッジの部分は、
一般にチャネルの中央部分の伝導特性と異なる伝導特性
を有する。デバイス・コーナーは中央部分よりも強い電
解を有するために大きな漏洩電流が生ずる。これは大き
な寄生的漏洩電流が存在するものとして性格付けられる
望ましくないものであり、チャネル幅が狭いほど深刻な
ものとなる。このようなＳＴＩに伴うデバイス・コーナ
ーの問題は、例えば、特開平８−２５０５８３号公報、
特開平１０−２９０００９号公報、あるいはIBM Yecnic
al Disclosure Bulletin,1992.4.No11,p276-277に記載
されている。この問題は、様々な方法で解決もしくは小
さくすることが可能である。例えば、浅溝埋め込み分離
（shallow trench isolation（ＳＴＩ））の表面が半導
体表面よりも低下しないようにする、ＳＴＩのエッジに
おけるコーナーの丸みを増加させる、あるいはＳＴＩの
表面位置はそのままに、この領域の酸化膜の厚さを厚く
して、デバイス・コーナーのしきい値電圧をＦＥＴのし
きい値電圧よりも大きくなるように増加させる、等であ
る。
【０００３】
【発明が解決しようとする課題】本発明は、デバイス・
コーナー領域の酸化膜の厚さを厚くして、デバイス・コ
ーナーのしきい値電圧をＦＥＴのしきい値電圧よりも大
きくなるように増加させる方法に関する。２重酸化膜プ
ロセスが一般的になり、今日の進歩したＣＭＯＳ技術に
おいては必須の技術にさえなりつつあり、第２の酸化膜
被覆を使用して、デバイス・コーナーのしきい値電圧を
増加させることが可能となる。
コーナー領域の酸化膜の厚さを厚くして、デバイス・コ
ーナーのしきい値電圧をＦＥＴのしきい値電圧よりも大
きくなるように増加させる方法に関する。２重酸化膜プ
ロセスが一般的になり、今日の進歩したＣＭＯＳ技術に
おいては必須の技術にさえなりつつあり、第２の酸化膜
被覆を使用して、デバイス・コーナーのしきい値電圧を
増加させることが可能となる。
【０００４】本発明の第１の目的は、デバイス・コーナ
ーのしきい値電圧を増加させる方法及び構造部を提供す
ることである。本発明の他の目的は、ＳＴＩ、特に幅の
狭い装置を有するＳＴＩにおけるコーナー寄生電流伝導
の問題を解決するための、制御可能な方法を提供するこ
とである。本発明の他の目的は、デバイス・コーナーに
おける誘電体の破壊電圧を増加させる方法及び構造部を
提供することである。本発明の他の目的は、デバイス・
コーナーの３次元（３Ｄ）ＭＯＳＦＥＴゲート誘起ドレ
イン漏洩を減少させることである。
ーのしきい値電圧を増加させる方法及び構造部を提供す
ることである。本発明の他の目的は、ＳＴＩ、特に幅の
狭い装置を有するＳＴＩにおけるコーナー寄生電流伝導
の問題を解決するための、制御可能な方法を提供するこ
とである。本発明の他の目的は、デバイス・コーナーに
おける誘電体の破壊電圧を増加させる方法及び構造部を
提供することである。本発明の他の目的は、デバイス・
コーナーの３次元（３Ｄ）ＭＯＳＦＥＴゲート誘起ドレ
イン漏洩を減少させることである。
【０００５】
【課題を解決するための手段】本発明はＲＸの端部の周
囲に厚い酸化膜形状を形成するものであり、従来の２重
酸化膜プロセスを利用する。
囲に厚い酸化膜形状を形成するものであり、従来の２重
酸化膜プロセスを利用する。
【０００６】本発明は、以下に記載する構成を有する電
界効果トランジスタを含むものである。第１及び第２の
ドープ領域が、それぞれ、ソース領域とドレイン領域と
を形成する。ゲートがソースとドレイン領域の間に形成
され、その間にチャネルを定義する。溝埋め込み分離領
域が基板上、トランジスタの周囲に形成され、トランジ
スタを基板上の他の装置から分離し、さらに溝埋め込み
分離領域は、第１及び第２の接合デバイス・コーナーを
チャネルの第１及び第２の側面と形成する。第１の誘電
体層はゲートの下であって、電界効果トランジスタのチ
ャネルの上に形成され、トランジスタのためのゲート絶
縁体を形成する。第２の誘電体層はゲートの下であっ
て、第１及び第２のデバイス・コーナーの上に形成さ
れ、誘電体層がそれぞれのデバイス・コーナーの上の第
２の誘電体の厚さを厚くし、しきい値電圧（Ｖｔ）とエ
ッジ誘電体破壊電圧を増加させ、ＭＯＳＦＥＴコーナー
・ゲート誘起ドレイン漏洩を減少させる。
界効果トランジスタを含むものである。第１及び第２の
ドープ領域が、それぞれ、ソース領域とドレイン領域と
を形成する。ゲートがソースとドレイン領域の間に形成
され、その間にチャネルを定義する。溝埋め込み分離領
域が基板上、トランジスタの周囲に形成され、トランジ
スタを基板上の他の装置から分離し、さらに溝埋め込み
分離領域は、第１及び第２の接合デバイス・コーナーを
チャネルの第１及び第２の側面と形成する。第１の誘電
体層はゲートの下であって、電界効果トランジスタのチ
ャネルの上に形成され、トランジスタのためのゲート絶
縁体を形成する。第２の誘電体層はゲートの下であっ
て、第１及び第２のデバイス・コーナーの上に形成さ
れ、誘電体層がそれぞれのデバイス・コーナーの上の第
２の誘電体の厚さを厚くし、しきい値電圧（Ｖｔ）とエ
ッジ誘電体破壊電圧を増加させ、ＭＯＳＦＥＴコーナー
・ゲート誘起ドレイン漏洩を減少させる。
【０００７】さらに具体的には、基板上のソース領域、
ドレイン領域そして分離領域は同一上部表面を含み、第
２の誘電体層はチャネルの同一上部表面の一部の上であ
って、溝埋め込み分離領域の同一上部表面の一部の上に
形成されている。第２の誘電体層は、好ましくは、それ
ぞれのデバイス・コーナーの両側に重なる第１及び第２
のストライプの形状をとる。第２の誘電体層は、チャネ
ルの上で止まる垂直側壁部（vertical side walls）を
本質的に含む。
ドレイン領域そして分離領域は同一上部表面を含み、第
２の誘電体層はチャネルの同一上部表面の一部の上であ
って、溝埋め込み分離領域の同一上部表面の一部の上に
形成されている。第２の誘電体層は、好ましくは、それ
ぞれのデバイス・コーナーの両側に重なる第１及び第２
のストライプの形状をとる。第２の誘電体層は、チャネ
ルの上で止まる垂直側壁部（vertical side walls）を
本質的に含む。
【０００８】第１の実施形態において、第１の誘電体層
は直接チャネルの上に形成され、第２の誘電体層は第１
及び第２のデバイス・コーナーの上であって、第１の誘
電体層の上に形成される。
は直接チャネルの上に形成され、第２の誘電体層は第１
及び第２のデバイス・コーナーの上であって、第１の誘
電体層の上に形成される。
【０００９】第２の実施形態において、第２の誘電体層
は直接第１及び第２のデバイス・コーナーの上に形成さ
れ、第１の誘電体層は第１及び第２のデバイス・コーナ
ーの上であり、チャネルの上でもある部分に直接形成さ
れる。
は直接第１及び第２のデバイス・コーナーの上に形成さ
れ、第１の誘電体層は第１及び第２のデバイス・コーナ
ーの上であり、チャネルの上でもある部分に直接形成さ
れる。
【００１０】第１及び第２の誘電体層は、好ましくは、
誘電体酸化膜を含み、第１及び第２の誘電体層は２重酸
化膜プロセスにより堆積される。このプロセスにより、
第２の誘電体層の形成は新たに付加的なマスキングステ
ップを必要とせず、電界効果トランジスタ形成のために
行われる２重酸化膜プロセスの一部として行われる。ト
ランジスタは好ましくはＣＭＯＳとして製造される。
誘電体酸化膜を含み、第１及び第２の誘電体層は２重酸
化膜プロセスにより堆積される。このプロセスにより、
第２の誘電体層の形成は新たに付加的なマスキングステ
ップを必要とせず、電界効果トランジスタ形成のために
行われる２重酸化膜プロセスの一部として行われる。ト
ランジスタは好ましくはＣＭＯＳとして製造される。
【００１１】
【発明の実施の形態】図１〜４は、半導体基板における
電界効果トランジスタ（ＦＥＴ）に用いられる典型的な
ＣＭＯＳ構造部を示したものであり、どのようにデバイ
ス・コーナーもしくはコーナー効果が現れるかを示して
いる。さらに又、本発明によって与えられる解決方法を
も示している。図１はＣＭＯＳ構造部を上部から見た平
面図である。図２は図１における矢印２−２方向に沿っ
た断面図であり、図１のチャネルの中央を通っている。
図３は図１における矢印３−３方向に沿った断面図であ
り、図１のチャネルの端に沿っている。そして図４は、
ＣＭＯＳ ＦＥＴ構造部を図示した透視図である。
電界効果トランジスタ（ＦＥＴ）に用いられる典型的な
ＣＭＯＳ構造部を示したものであり、どのようにデバイ
ス・コーナーもしくはコーナー効果が現れるかを示して
いる。さらに又、本発明によって与えられる解決方法を
も示している。図１はＣＭＯＳ構造部を上部から見た平
面図である。図２は図１における矢印２−２方向に沿っ
た断面図であり、図１のチャネルの中央を通っている。
図３は図１における矢印３−３方向に沿った断面図であ
り、図１のチャネルの端に沿っている。そして図４は、
ＣＭＯＳ ＦＥＴ構造部を図示した透視図である。
【００１２】基板は適切にドープされ、ソース領域１２
とドレイン領域１４が形成されており、ポリシリコンゲ
ート構造部１６がソース領域１２とドレイン領域１４の
間にチャネルを形成してＦＥＴを構成している。図に
は、ＮＭＯＳＦＥＴに典型的なドーピングが示されてい
るが、本発明はＰＭＯＳＦＥＴ装置や他のドーピングに
も使用することが可能である。浅溝埋め込み分離（shal
low trnch isolation）（ＳＴＩ）領域１８は基板上の
ＦＥＴの周りに形成され、基板上に形成された他の類似
する装置からＦＥＴを分離している。ゲート構造部は、
誘電体層２２の上に形成された導電性ポリシリコンゲー
ト導体２０によって定められ、誘電体層２２はポリシリ
コン・ゲート導体をその下の基板から分離、絶縁してい
る。
とドレイン領域１４が形成されており、ポリシリコンゲ
ート構造部１６がソース領域１２とドレイン領域１４の
間にチャネルを形成してＦＥＴを構成している。図に
は、ＮＭＯＳＦＥＴに典型的なドーピングが示されてい
るが、本発明はＰＭＯＳＦＥＴ装置や他のドーピングに
も使用することが可能である。浅溝埋め込み分離（shal
low trnch isolation）（ＳＴＩ）領域１８は基板上の
ＦＥＴの周りに形成され、基板上に形成された他の類似
する装置からＦＥＴを分離している。ゲート構造部は、
誘電体層２２の上に形成された導電性ポリシリコンゲー
ト導体２０によって定められ、誘電体層２２はポリシリ
コン・ゲート導体をその下の基板から分離、絶縁してい
る。
【００１３】図１と３によれば、厚いコーナー・エッジ
酸化膜ストライプ２４が、ゲート構造部の下であって、
チャネル・エッジの両側のデバイス・コーナーの上に設
けられ、そのチャネル・エッジに沿って伸びている。さ
らに図２と図３において、本技術分野においてよく知ら
れるように、ＭＯＳＦＥＴスペーサ２６がゲートの側部
にそって堆積され、ゲート構造部の一部を形成してい
る。
酸化膜ストライプ２４が、ゲート構造部の下であって、
チャネル・エッジの両側のデバイス・コーナーの上に設
けられ、そのチャネル・エッジに沿って伸びている。さ
らに図２と図３において、本技術分野においてよく知ら
れるように、ＭＯＳＦＥＴスペーサ２６がゲートの側部
にそって堆積され、ゲート構造部の一部を形成してい
る。
【００１４】コーナー・エッジ酸化膜２４はデバイス・
コーナーの上の酸化膜の厚さを増加させる。そして、そ
のしきい値電圧（Ｖｔ）をも増加させる。コーナー酸化
膜ストライプ２４は、ＮＶＲＡＭのプロセスで使用され
る場合はＬＰマスクと呼ばれるが、図１、３に図示され
るように、デバイス・コーナーの上の厚い酸化膜被覆を
与える。２重酸化膜プロセスにおいては、この酸化膜被
覆２４は新たなマスキング・ステップの使用を必要とせ
ず、２重酸化膜プロセスの一部として行われる。
コーナーの上の酸化膜の厚さを増加させる。そして、そ
のしきい値電圧（Ｖｔ）をも増加させる。コーナー酸化
膜ストライプ２４は、ＮＶＲＡＭのプロセスで使用され
る場合はＬＰマスクと呼ばれるが、図１、３に図示され
るように、デバイス・コーナーの上の厚い酸化膜被覆を
与える。２重酸化膜プロセスにおいては、この酸化膜被
覆２４は新たなマスキング・ステップの使用を必要とせ
ず、２重酸化膜プロセスの一部として行われる。
【００１５】図５、６はデバイス・コーナーの第１及び
第２の実施形態の断面図を図示したものであり、２重酸
化膜プロセスが使用されてデバイス・コーナーのしきい
値電圧を増加させている。図５の断面図において、第２
の酸化膜被覆はＲＸリングとして用いられ、第１の酸化
膜被覆はＦＥＴの実際のゲートもしくはチャネル酸化膜
である。図６の断面図において、第１の酸化膜被覆はＦ
ＥＴの実際のゲート酸化膜であり、第２の酸化膜被覆は
ＲＸリングとして使用されている。
第２の実施形態の断面図を図示したものであり、２重酸
化膜プロセスが使用されてデバイス・コーナーのしきい
値電圧を増加させている。図５の断面図において、第２
の酸化膜被覆はＲＸリングとして用いられ、第１の酸化
膜被覆はＦＥＴの実際のゲートもしくはチャネル酸化膜
である。図６の断面図において、第１の酸化膜被覆はＦ
ＥＴの実際のゲート酸化膜であり、第２の酸化膜被覆は
ＲＸリングとして使用されている。
【００１６】図７と図８はそれぞれ、デバイス・コーナ
ー効果を有するＭＯＳＦＥＴ（先行例）のＩｄｓ−Ｖｄ
ｓ特性と、デバイス・コーナー効果を有さないＭＯＳＦ
ＥＴ（本発明）のＩｄｓ−Ｖｄｓ特性とを図示したもの
である。デバイス・コーナー効果の有害な効果が図７の
曲線における不均一性にはっきりと現れている。
ー効果を有するＭＯＳＦＥＴ（先行例）のＩｄｓ−Ｖｄ
ｓ特性と、デバイス・コーナー効果を有さないＭＯＳＦ
ＥＴ（本発明）のＩｄｓ−Ｖｄｓ特性とを図示したもの
である。デバイス・コーナー効果の有害な効果が図７の
曲線における不均一性にはっきりと現れている。
【００１７】以上のように、本実施の形態は次のような
効果を奏する。新たに別のマスキングを必要としない簡
潔な方法により、デバイス・コーナー効果を減少させる
ことが可能となる。又、デバイス・コーナーによるオフ
−電流を減少させる効果を奏する。さらに、端部誘電体
破壊電圧を増加させることができる。あるいは、コーナ
ーにおける、ＭＯＳＦＥＴ・ゲート誘起ドレイン漏洩を
減少させることが可能となる。又、デバイス・コーナー
のしきい値電圧の増加のために、Ｉ−Ｖ曲線におけるデ
バイス・コーナーの曲がりが減少することにより、ＦＥ
Ｔのモデリングを簡潔なものにすることができる。
効果を奏する。新たに別のマスキングを必要としない簡
潔な方法により、デバイス・コーナー効果を減少させる
ことが可能となる。又、デバイス・コーナーによるオフ
−電流を減少させる効果を奏する。さらに、端部誘電体
破壊電圧を増加させることができる。あるいは、コーナ
ーにおける、ＭＯＳＦＥＴ・ゲート誘起ドレイン漏洩を
減少させることが可能となる。又、デバイス・コーナー
のしきい値電圧の増加のために、Ｉ−Ｖ曲線におけるデ
バイス・コーナーの曲がりが減少することにより、ＦＥ
Ｔのモデリングを簡潔なものにすることができる。
【００１８】尚、本発明のまとめとして以下に記載す
る。 （ａ）電界効果トランジスタであって、ソースを形成す
る第１のドープ領域とドレインを形成する第２のドープ
領域と、前記ソースと前記ドレインとの間のチャネルを
形成する、ゲート構造部と、前記トランジスタの周囲の
基板に設けられ、前記基板に形成された他のデバイスか
ら前記トランジスタを分離し、前記チャネルとの間で第
１、第２のデバイス・コーナーを形成する溝埋め込み分
離領域と、前記ゲート構造部の下に形成され、前記電界
効果トランジスタのためのゲート絶縁体層を形成する第
１の誘電体層と、前記ゲート構造部の下であって前記第
１及び第２のデバイス・コーナーの上に形成された第２
の誘電体層とを有し、前記チャネルと前記溝埋め込み分
離領域は同一上部表面を含み、前記第２の誘電体層は前
記第１及び第２のデバイス・コーナーの上であって、前
記チャネルの同一上部表面の一部の上と、さらに前記溝
埋め込み分離領域の同一上部表面の一部の上に形成され
ていることを特徴とする、前記第２の誘電体層はそれぞ
れのデバイス・コーナーの上の誘電体の厚さを厚くし、
しきい値電圧（Ｖｔ）とエッジ破壊電圧を増加させ、コ
ーナー・ゲート誘起ドレイン漏洩を減少させる、電界効
果トランジスタ。 （ｂ）前記第２の誘電体層は、前記チャネルの上で止ま
る垂直側壁部を含むことを特徴とする、上記（ａ）に記
載の電界効果トランジスタ。 （ｃ）前記第１の誘電体層は前記チャネルの上に直接形
成されそして前記チャネルの同一上部表面の一部の上
と、さらに前記溝埋め込み分離領域の同一上部表面の一
部の上とに直接形成されており、前記第２の誘電体層は
前記第１及び第２のデバイス・コーナーの上であって、
前記第１の誘電体層の上に直接形成されていることを特
徴とする、上記（ａ）又は（ｂ）に記載の電界効果トラ
ンジスタ。 （ｄ）前記第２の誘電体層は前記第１及び第２のデバイ
ス・コーナーの上に直接形成され、前記第１の誘電体層
は前記第２の誘電体層の上と、さらに前記チャネルの上
に直接形成されていることを特徴とする、上記（ａ）又
は（ｂ）に記載の電界効果トランジスタ。 （ｅ）前記第２の誘電体層は、前記第１及び第２のデバ
イス・コーナーのそれぞれの両側部に重なる第１及び第
２のストライプの形状により形成されていることを特徴
とする、上記（ａ）、（ｂ）、（ｃ）又は（ｄ）に記載
の電界効果トランジスタ。 （ｆ）前記第１の誘電体層と前記第２の誘電体層は、誘
電体酸化膜であることを特徴とする、上記（ａ）、
（ｂ）、（ｃ）、（ｄ）又は（ｅ）に記載の電界効果ト
ランジスタ。
る。 （ａ）電界効果トランジスタであって、ソースを形成す
る第１のドープ領域とドレインを形成する第２のドープ
領域と、前記ソースと前記ドレインとの間のチャネルを
形成する、ゲート構造部と、前記トランジスタの周囲の
基板に設けられ、前記基板に形成された他のデバイスか
ら前記トランジスタを分離し、前記チャネルとの間で第
１、第２のデバイス・コーナーを形成する溝埋め込み分
離領域と、前記ゲート構造部の下に形成され、前記電界
効果トランジスタのためのゲート絶縁体層を形成する第
１の誘電体層と、前記ゲート構造部の下であって前記第
１及び第２のデバイス・コーナーの上に形成された第２
の誘電体層とを有し、前記チャネルと前記溝埋め込み分
離領域は同一上部表面を含み、前記第２の誘電体層は前
記第１及び第２のデバイス・コーナーの上であって、前
記チャネルの同一上部表面の一部の上と、さらに前記溝
埋め込み分離領域の同一上部表面の一部の上に形成され
ていることを特徴とする、前記第２の誘電体層はそれぞ
れのデバイス・コーナーの上の誘電体の厚さを厚くし、
しきい値電圧（Ｖｔ）とエッジ破壊電圧を増加させ、コ
ーナー・ゲート誘起ドレイン漏洩を減少させる、電界効
果トランジスタ。 （ｂ）前記第２の誘電体層は、前記チャネルの上で止ま
る垂直側壁部を含むことを特徴とする、上記（ａ）に記
載の電界効果トランジスタ。 （ｃ）前記第１の誘電体層は前記チャネルの上に直接形
成されそして前記チャネルの同一上部表面の一部の上
と、さらに前記溝埋め込み分離領域の同一上部表面の一
部の上とに直接形成されており、前記第２の誘電体層は
前記第１及び第２のデバイス・コーナーの上であって、
前記第１の誘電体層の上に直接形成されていることを特
徴とする、上記（ａ）又は（ｂ）に記載の電界効果トラ
ンジスタ。 （ｄ）前記第２の誘電体層は前記第１及び第２のデバイ
ス・コーナーの上に直接形成され、前記第１の誘電体層
は前記第２の誘電体層の上と、さらに前記チャネルの上
に直接形成されていることを特徴とする、上記（ａ）又
は（ｂ）に記載の電界効果トランジスタ。 （ｅ）前記第２の誘電体層は、前記第１及び第２のデバ
イス・コーナーのそれぞれの両側部に重なる第１及び第
２のストライプの形状により形成されていることを特徴
とする、上記（ａ）、（ｂ）、（ｃ）又は（ｄ）に記載
の電界効果トランジスタ。 （ｆ）前記第１の誘電体層と前記第２の誘電体層は、誘
電体酸化膜であることを特徴とする、上記（ａ）、
（ｂ）、（ｃ）、（ｄ）又は（ｅ）に記載の電界効果ト
ランジスタ。
【図１】 実施の形態に係るＭＯＳＦＥＴの上部からの
構造を示す図である。
構造を示す図である。
【図２】 実施の形態に係るＭＯＳＦＥＴの断面図であ
る。
る。
【図３】 実施の形態に係るＭＯＳＦＥＴの断面図であ
る。
る。
【図４】 実施の形態に係るＭＯＳＦＥＴの透視図であ
る。
る。
【図５】 実施の形態に係るＭＯＳＦＥＴの断面図であ
る。
る。
【図６】 実施の形態に係るＭＯＳＦＥＴの断面図であ
る。
る。
【図７】 デバイス・コーナー効果を有するＭＯＳＦＥ
Ｔ（先行例）のＩｄｓ−Ｖｄｓ特性図である。
Ｔ（先行例）のＩｄｓ−Ｖｄｓ特性図である。
【図８】 デバイス・コーナー効果を有さないＭＯＳＦ
ＥＴ（本発明）のＩｄｓ−Ｖｄｓ特性図である。
ＥＴ（本発明）のＩｄｓ−Ｖｄｓ特性図である。
１２ ソース領域、１４ ドレイン領域、１６ ポリシ
リコンゲート構造部、１８ 浅溝埋め込み分離領域、２
０ ポリシリコン・ゲート導体、２２ 誘電体層、２４
コーナー・エッジ酸化膜、２６ ＭＯＳＦＥＴスペー
サ
リコンゲート構造部、１８ 浅溝埋め込み分離領域、２
０ ポリシリコン・ゲート導体、２２ 誘電体層、２４
コーナー・エッジ酸化膜、２６ ＭＯＳＦＥＴスペー
サ
フロントページの続き (72)発明者 ロバート・ジェイ・ガウザイア アメリカ合衆国05461バーモント州ハイ ネスバーグ、プレース・ロード アール アールナンバー２、ボックス3281 (72)発明者 セブン・エイチ・ボルドマン アメリカ合衆国05403バーモント州サウ スバーリントン、オールド・ファーム・ ロード75 (56)参考文献 特開 平５−47919（ＪＰ，Ａ) 特開 平７−94733（ＪＰ，Ａ) 特開 平11−87490（ＪＰ，Ａ) 特開 平11−154747（ＪＰ，Ａ) 特開 平３−16152（ＪＰ，Ａ) 特開 平６−342846（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336
Claims (6)
- 【請求項１】電界効果トランジスタであって、 ソースを形成する第１のドープ領域とドレインを形成す
る第２のドープ領域と、 前記ソースと前記ドレインとの間のチャネルを形成す
る、ゲート構造部と、 前記トランジスタの周囲の基板に設けられ、前記基板に
形成された他のデバイスから前記トランジスタを分離
し、前記チャネルとの間で第１、第２のデバイス・コー
ナーを形成する溝埋め込み分離領域と、 前記ゲート構造部の下に形成され、前記電界効果トラン
ジスタのためのゲート絶縁体層を形成する第１の誘電体
層と、 前記ゲート構造部の下であって前記第１及び第２のデバ
イス・コーナーの上に形成された第２の誘電体層とを有
し、 前記チャネルと前記溝埋め込み分離領域は同一上部表面
を含み、前記第２の誘電体層は前記第１及び第２のデバ
イス・コーナーの上であって、前記チャネルの同一上部
表面の一部の上と、さらに前記溝埋め込み分離領域の同
一上部表面の一部の上に形成されていることを特徴とす
る、 前記第２の誘電体層はそれぞれのデバイス・コーナーの
上の誘電体の厚さを厚くし、しきい値電圧（Ｖｔ）とエ
ッジ破壊電圧を増加させ、コーナー・ゲート誘起ドレイ
ン漏洩を減少させる、電界効果トランジスタ。 - 【請求項２】前記第２の誘電体層は、前記チャネルの上
で止まる垂直側壁部を含むことを特徴とする、請求項１
に記載の電界効果トランジスタ。 - 【請求項３】前記第１の誘電体層は前記チャネルの上に
直接形成されそして前記チャネルの同一上部表面の一部
の上と、さらに前記溝埋め込み分離領域の同一上部表面
の一部の上とに直接形成されており、前記第２の誘電体
層は前記第１及び第２のデバイス・コーナーの上であっ
て、前記第１の誘電体層の上に直接形成されていること
を特徴とする、請求項１又は２に記載の電界効果トラン
ジスタ。 - 【請求項４】前記第２の誘電体層は前記第１及び第２の
デバイス・コーナーの上に直接形成され、前記第１の誘
電体層は前記第２の誘電体層の上と、さらに前記チャネ
ルの上に直接形成されていることを特徴とする、請求項
１又は２に記載の電界効果トランジスタ。 - 【請求項５】前記第２の誘電体層は、前記第１及び第２
のデバイス・コーナーのそれぞれの両側部に重なる第１
及び第２のストライプの形状により形成されていること
を特徴とする、請求項１、２、３又は４に記載の電界効
果トランジスタ。 - 【請求項６】前記第１の誘電体層と前記第２の誘電体層
は、誘電体酸化膜であることを特徴とする、請求項１、
２、３、４又は５に記載の電界効果トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/102196 | 1998-06-22 | ||
| US09/102,196 US6097069A (en) | 1998-06-22 | 1998-06-22 | Method and structure for increasing the threshold voltage of a corner device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269484A JP2000269484A (ja) | 2000-09-29 |
| JP3207181B2 true JP3207181B2 (ja) | 2001-09-10 |
Family
ID=22288624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15929699A Expired - Fee Related JP3207181B2 (ja) | 1998-06-22 | 1999-06-07 | 電界効果トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6097069A (ja) |
| JP (1) | JP3207181B2 (ja) |
| TW (1) | TW426991B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355580B1 (en) | 1998-09-03 | 2002-03-12 | Micron Technology, Inc. | Ion-assisted oxidation methods and the resulting structures |
| JP2001291861A (ja) * | 2000-04-05 | 2001-10-19 | Nec Corp | Ｍｏｓトランジスタ、トランジスタ製造方法 |
| US6533692B1 (en) * | 2001-10-19 | 2003-03-18 | New Venture Gear, Inc. | Drivetrain with hybrid transfer case |
| US7105899B2 (en) * | 2002-01-17 | 2006-09-12 | Micron Technology, Inc. | Transistor structure having reduced transistor leakage attributes |
| US6841826B2 (en) * | 2003-01-15 | 2005-01-11 | International Business Machines Corporation | Low-GIDL MOSFET structure and method for fabrication |
| US6821857B1 (en) * | 2003-06-10 | 2004-11-23 | International Business Machines Corporation | High on-current device for high performance embedded DRAM (eDRAM) and method of forming the same |
| DE102004006484A1 (de) * | 2004-02-10 | 2005-08-25 | Infineon Technologies Ag | Integrierte Schaltungsanordnungen mit ESD-festem Kondensator und Herstellungsverfahren |
| DE102004058468A1 (de) * | 2004-11-25 | 2006-06-01 | Atmel Germany Gmbh | MOS-Transistor mit reduziertem Kink-Effekt und Verfahren zu seiner Herstellung |
| KR100699843B1 (ko) | 2005-06-09 | 2007-03-27 | 삼성전자주식회사 | 트렌치 분리영역을 갖는 모스 전계효과 트랜지스터 및 그제조방법 |
| US7838353B2 (en) | 2008-08-12 | 2010-11-23 | International Business Machines Corporation | Field effect transistor with suppressed corner leakage through channel material band-edge modulation, design structure and method |
| US8125037B2 (en) | 2008-08-12 | 2012-02-28 | International Business Machines Corporation | Field effect transistor with channel region edge and center portions having different band structures for suppressed corner leakage |
| US8237233B2 (en) * | 2008-08-19 | 2012-08-07 | International Business Machines Corporation | Field effect transistor having a gate structure with a first section above a center portion of the channel region and having a first effective work function and second sections above edges of the channel region and having a second effective work function |
| US8105893B2 (en) * | 2009-11-18 | 2012-01-31 | International Business Machines Corporation | Diffusion sidewall for a semiconductor structure |
| KR101093148B1 (ko) | 2009-12-29 | 2011-12-12 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
| US8587045B2 (en) | 2010-08-13 | 2013-11-19 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of forming the same |
| KR101129745B1 (ko) | 2010-09-13 | 2012-03-23 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US8698245B2 (en) | 2010-12-14 | 2014-04-15 | International Business Machines Corporation | Partially depleted (PD) semiconductor-on-insulator (SOI) field effect transistor (FET) structure with a gate-to-body tunnel current region for threshold voltage (VT) lowering and method of forming the structure |
| FR3069702B1 (fr) * | 2017-07-27 | 2020-01-24 | Stmicroelectronics (Rousset) Sas | Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif |
| JP2019046902A (ja) * | 2017-08-31 | 2019-03-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、電子機器及び半導体装置の製造方法 |
| US11984479B2 (en) * | 2021-02-17 | 2024-05-14 | Analog Devices International Unlimited Company | Hybrid field-effect transistor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4481527A (en) * | 1981-05-21 | 1984-11-06 | Mcdonnell Douglas Corporation | High density MNOS transistor with ion implant into nitride layer adjacent gate electrode |
| US4698900A (en) * | 1986-03-27 | 1987-10-13 | Texas Instruments Incorporated | Method of making a non-volatile memory having dielectric filled trenches |
| KR940003218B1 (ko) * | 1988-03-24 | 1994-04-16 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치 및 그 제조방법 |
| DE4300986C2 (de) * | 1992-01-17 | 1999-08-26 | Mitsubishi Electric Corp | Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben |
| KR960005553B1 (ko) * | 1993-03-31 | 1996-04-26 | 현대전자산업주식회사 | 필드산화막 형성 방법 |
| KR0156115B1 (ko) * | 1994-06-16 | 1998-12-01 | 문정환 | 반도체 소자의 격리막 구조 및 형성방법 |
| KR0152909B1 (ko) * | 1994-10-21 | 1998-12-01 | 문정환 | 반도체장치의 격리구조의 제조방법 |
| US5521422A (en) * | 1994-12-02 | 1996-05-28 | International Business Machines Corporation | Corner protected shallow trench isolation device |
| US5539229A (en) * | 1994-12-28 | 1996-07-23 | International Business Machines Corporation | MOSFET with raised STI isolation self-aligned to the gate stack |
| US5650654A (en) * | 1994-12-30 | 1997-07-22 | International Business Machines Corporation | MOSFET device having controlled parasitic isolation threshold voltage |
| US5606202A (en) * | 1995-04-25 | 1997-02-25 | International Business Machines, Corporation | Planarized gate conductor on substrates with above-surface isolation |
| US5646063A (en) * | 1996-03-28 | 1997-07-08 | Advanced Micro Devices, Inc. | Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device |
| US5674775A (en) * | 1997-02-20 | 1997-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Isolation trench with a rounded top edge using an etch buffer layer |
-
1998
- 1998-06-22 US US09/102,196 patent/US6097069A/en not_active Expired - Lifetime
-
1999
- 1999-02-10 TW TW088102073A patent/TW426991B/zh not_active IP Right Cessation
- 1999-06-07 JP JP15929699A patent/JP3207181B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269484A (ja) | 2000-09-29 |
| US6097069A (en) | 2000-08-01 |
| TW426991B (en) | 2001-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3207181B2 (ja) | 電界効果トランジスタ | |
| KR0173111B1 (ko) | 트렌치 게이트 mos fet | |
| US9245975B2 (en) | Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length | |
| KR100189966B1 (ko) | 소이 구조의 모스 트랜지스터 및 그 제조방법 | |
| US8410547B2 (en) | Semiconductor device and method for fabricating the same | |
| US20050012173A1 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| US5021359A (en) | Radiation hardened complementary transistor integrated circuits | |
| US4903108A (en) | Radiation hardened complementary transistor integrated circuits | |
| US6159780A (en) | Method of fabricating semiconductor device on SOI substrate | |
| JPS6331945B2 (ja) | ||
| JP3491805B2 (ja) | 半導体装置の製造方法 | |
| JP3529220B2 (ja) | 半導体装置及びその製造方法 | |
| KR100318458B1 (ko) | 에스오아이소자의소자분리방법 | |
| US6551883B1 (en) | MOS device with dual gate insulators and method of forming the same | |
| US20020167049A1 (en) | Field-effect transistor and manufacture thereof | |
| US20030085435A1 (en) | Transistor structure and process to fabricate same | |
| JP2633001B2 (ja) | 半導体装置およびその製造方法 | |
| KR20000007795A (ko) | 게이트와 소오스/드레인간의 기생 커패시턴스가 감소된 모스 트랜지스터 및 그 제조방법 | |
| US12074216B2 (en) | Fin field effect transistor with field plating | |
| KR19980067670A (ko) | 더블 게이트 트랜지스터 제조방법 | |
| US6060764A (en) | Field shield isolated transistor | |
| US11437512B2 (en) | Buried channel metal-oxide-semiconductor field-effect transistor (MOSFET) and forming method thereof | |
| US20240170549A1 (en) | Semiconductor device and fabrication method therefor | |
| JPH0786582A (ja) | 半導体装置 | |
| JP2002343964A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |