TW426991B - Method and structure for increasing the threshold voltage of a corner device - Google Patents

Method and structure for increasing the threshold voltage of a corner device Download PDF

Info

Publication number
TW426991B
TW426991B TW088102073A TW88102073A TW426991B TW 426991 B TW426991 B TW 426991B TW 088102073 A TW088102073 A TW 088102073A TW 88102073 A TW88102073 A TW 88102073A TW 426991 B TW426991 B TW 426991B
Authority
TW
Taiwan
Prior art keywords
corner
dielectric layer
effect transistor
channel
gate
Prior art date
Application number
TW088102073A
Other languages
English (en)
Inventor
Jeffrey S Brown
Robert J Gauthier
Steven H Voldman
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW426991B publication Critical patent/TW426991B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Description

經濟部中央揉準局負工消费合作社印家 4269 9 1 - * A7 B7 五、發明説明（〗） 說明 技術範疇 本發明大体上係關於一種用於增加邊邊角裝置臨限電壓 的方法與結構，特別而言則係屬於一種在可控制製程中所 提供且為了解決淺溝隔離（STI)的邊角寄生電流傳導（特別是 STI具有狹窄裝置），而且用於增加邊角裝置臨限電壓之方 法與結構- 發明總結 因此’，本發明的主要目標之一是提供一種用於增加邊 逄角裝置臨限電壓之方法與結構a 本發明的另一目標是提供在一個更可控制之製程且為了 解決淺溝隔離(STI)的邊角寄生電流傳導（特別是STI具有狹 窄裝置者）。 本發明的再一目標是提供—種用於增加在該邊角裝置的 電介質崩溃電壓之方法及結構。 本發明的再一目標是提供一種減少該邊角裝置的（3-D)三 維MOSFET閘極感應汲極漏電機制之方法及結構。 當現今先進互補金屬氧化物半導體（CM〇s)裝置的寬度正 在減小時’ ”邊角裝置”變成一個大問題。此問題可以用各 種不同方式解決或減小’例如藉由減少淺溝隔離（STI)折疊 ’或保持該STI折疊但增加跨越此區域之氧化物厚度而使 得該邊角裝置臨限電壓之増加大於FET臨限電壓。 本發明關切後一方式’即保持該STI折疊並增加跨越該STI 折叠區域之氧化物厚度而増加該邊角裝置臨限電壓。基於 本紙張尺度適用中國國家橾準（CNS ) A4规格（210 X 297公瘦） ---------，裝------iT------^ ' -- (請先閱讀背面之注意事項再填寫本頁) A7 42699 1 - _B7_______ 五、發明説明（2 )
雙重氧化變得更普遍且即使受制於互補的先進CMOS (請先聞讀背面之注意事項再填寫本頁) 技術’該第二氧化物塗層能用於增加該邊角裝置臨限電壓 〇 本發明具有下列優點： 1. 提供一種簡易方法，不需要额外的光罩而減少邊角裝置 效果； 2. 提供肇因於該邊角裝置之關閉電流的減少^ ; 3. 提供緣電介質崩溃電壓之增加； 4. 在該角提供MOSFET閘極感應汲極漏電之減少；與 5. 因為肇因於該邊角裝置臨限電壓增加而延遲在曲線 的邊角裝置鈕結，以致完成FET簡化器之模式化。 本發明提供一個環繞RX邊緣之厚氧化物形狀，並且運用 既有的雙重氧化物製程。 經濟部中央樣準局員工消费合作·社印震 根據此處的說明，本發明提供一個包括一具有第—及第 二摻雜區域的基質之場效電晶體，該等區域各別形成源極 及汲極區域。在源極及汲極區域間形成一個閘極而在其間 定義一通道。一個溝隔離區域形成於環繞該電晶體之基質 而將其與在該基質所形成之其他裝置相隔離，並搭配該溝 隔離區域形成具有該通道第—及第二邊之第一及第二接面 邊角裝置=一個第一電介質層在該閘極下形成並且跨越該 場效電晶體通道而形成一個為了該電晶體之閘極絕緣體。 一個第二角緣電介質層在該閘極結構下形成並且跨越該第 一及第二裝置’而使得該角緣電介質層跨越各個邊角裝置 而增加電介質厚度並且因此增加臨限電壓（Vt)和緣電介質 本紙張尺度適用t國國家榇準（CNS ) A4規格（2! 0 X 297公釐） 經濟部中央樣準局員工消費合作社印裝 4269 9 1 at B7 五、發明説明（3 ) 崩潰電壓及降低MOSFET角閘極感應汲極漏電。 詳言之’該基質源極及汲極區域和隔離區域包括共平面 頂表面’而且該第二角緣電介質層跨越該通道的共平面頂 表面之一部分且也跨越該溝隔離區域的共平面頂表面之一 部分而形成°第二角緣電介質層較佳是第—及.第二條片重 疊各個邊角裝置的兩邊之形狀。第二電介質層也實質包括 終止於跨越該通道之垂直邊牆。 在第一具體實施例中’第一電介質層直接跨越該通道而 形成’且第二角緣電介質層直接跨越該跨越第一及第二邊 角裝置的第一電介質層而形成" 在第二具體實施例中’第二角緣電介質層直接跨第一及 第二邊角裝置而形成，且第一電介質層直接跨越第二角緣 電介質層且也跨越該通道而形成。 第一及第二電介質層較佳是包括電介質氧化物，而且藉 由雙重氧化物製程而放置第一及第二電介質層。在此製程 中’第二電介質層之形成並不要求使用額外的光罩步驟， 但較佳是當成該場效電晶體所執行雙重氧化物製程之整體 部份。該電晶鱧較佳是以CMOS製造。 圖示簡要描迷 熟悉本技藝者藉由參考後述多個較佳具體實施例之詳細 說明’並搭配伴隨的圖示（涵蓋多種角度透視的相似元件皆 指派相同參考號碼）’而將可更完全瞭解本發明為了增加逢 角裝置的臨限電壓及崩潰電壓之前述目標及優點，有關圖 示如下： 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） ——---I II { r^n - I—[ I I ϋ~, I I- - —^1 ^^1 - -- Λ {請先閲讀背面之注意事項再填寫本頁) A7 4269 9 1 五、發明説明（4 ) (請先閲讀背面之注意事項再填寫本頁) 圖1描寫一個用於矽基質場效電晶體（FET)的一般CM〇s結 構之俯視圖，其描窝該邊角裝置之狀況或其存在之影響， 而且也描寫本發明所提供之解決方案。 圖2是一個從圖1箭頭2-2方向且貫穿圖1通道的中心之剖 面圖。 圖3是一個從圖1箭頭3_3方向且延著圖[通道邊緣之剖面 圖。 圖4是一個用於矽基質場效電晶體pET)的CM〇s結構（圖 I·3)之前端俯视圖’其更圖形化插窝該CMOS FET結構。 圖5描寫邊角裝置之剖面圖，其中使用雙重氧化物製程而 增加該邊角裝置之臨限電壓，且其中第一氧化物塗層當成 RX形狀而第二氧化物塗層是該FET的真正閘極氧化物。 圖6描寫邊角裝置之剖面囷，其中使用雙重氧化物製程而 増加該邊角裝置之臨限電壓，且其中第一氧化物塗層是該 FET的真正閘極氧化物而第二氧化物塗層當成Rx形狀' 圖7及8是各別以圖形描寫—個具有邊角裝置效果的 MOSFETi Ids- Vds特徵（代表先前技藝）和一個無逢角裝置效 果的MOSFET(代表本發明）» 圖示詳述 經濟部中央標準局員工消费合作杜印裝 詳細參考該等圖示，圖描寫一個用於矽基質場效電晶 體（FET)的一般CM0S結構，其描寫該邊角裝置之狀況或其 存在足影響，而且也描寫本發明所提供之解決方案。圖丄是 該CMOS結構之俯視平面圖，圖2是_個從圏1箭頭2_2方向 且貫穿圖1通道的中心之剖面圖，圖3是一個從圖J箭頭3_3 本紙張尺度適用中國國家標準（CNS ) A4規格（2I0X 297公着） A7 ^^699 1 ____B7 五、發明説明（5 ) 方向且延著圖1通道邊緣之剖面圖，圖4是一個前端俯視圖 ，其更圖形化描窝該CMOS FET結構。 適當摻雜一個基質而定義源極12及汲極區域14，而且一 個多晶矽閘極結構U在源極1 2和汲極區域1 4間形成一個通 道而形成一個FET。該等圖示描寫為了 NMOSFET之一般掺 雜，但是本發明也適用於PMOSFET裝置及其他摻雜。一個 淺溝隔離（STI)區域1 8形成於環繞該FET之基質而將該FET與 在遠基質所形成之相似裝置相隔離。藉由·—個跨越電介質 層22之傳導多晶矽閘極導體2〇而定義該閘極結構，其中該 電介質層2 2將該多晶梦閘極導趙從該基質分離且絕緣。 依照本發明的說明’如圖1至3所示，一個厚角緣氧化物 條片24跨越該邊角裝置及環繞該在環繞STI 18和源極ι2/没 極14間的垂直接合而置放’並且延著該閘極通道之下的接 合而擴充。如本技藝之慣用，一個MOSFET空間器2 6是延著 該閘極邊緣置放而形成如圖2及3所示的閘極結構之部分。 該角緣氧化物24增加該跨越邊角裝置之氧化物厚度，且 因而增加臨限電壓（Vt)。該用於NVRAM製程而稱為LP光 罩之角氧化物條片24提供一個如圖1及3所示的跨越該邊角 裝置之厚氧化物塗層。在雙重氧化物製程中，此氧化物塗 層24並不要求使用任何額外的光罩步羯，但能當成執行雙 重氧化物製程之整體部份。 圖5及6描寫邊角裝置的第一及第二具體實施例之剖面圖 ，其中使用雙重氧化物製程而增大該邊角裝置臨限電塵。 如圖5的剖面圖所示’第一氧化物塗層當成RX環而第二氧 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） II —I- 1 - - - i I..... In I l -- --Ϊ —si - I - ,一'iJ - (請先聞讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消费合作杜印裝 42699 1 Α7 Β7 五、發明説明（6 ) 化物塗層是該FET的真正閘極或通道氧化物。如圖6的剖面 圖所示，第一氧化物塗層是該FET的真正閘極氧化物而第二 氧化物塗層當成RX環》 圖7及8是各別以圖形描寫一個具有邊角裝置效果的 MOSFET之Ids- Vds特徵（代表先前技藝）和一個無邊角裝置效 果的MOSFET(代表本發明）。該邊角裝置效果的不良影響能 從圖7的不平滑曲線清楚看出β 當此處已詳細說明本發明用於增加邊角裝置臨限電壓及 崩潰電壓的方法及結構之多種具體實施例及變化時，應該 顯而易見的是本發明的揭示及說明將給熟悉本技藝者建議 替換設計。 -- -- - - - - -I - _ > - - -I - 1 - - · In - - - - - I —^ϋ - * - {請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局具工消费合作社印«. 本紙張尺度適用中國國家標準（CNS ) Μ規格（210><297公釐）

Claims (1)

  1. AS B8 CS D8 ^26991 π、申請專利範圍 1- 一種場效電晶體，包括： a. —個具有一個形成源極的第一摻雜區域和一個形成 沒極的第二摻雜區域之基質，和一個在該源極及汲極區 域間形成一個通道而形成該場效電晶體之閘極結構； b. —個形成於環繞該電晶體之基質而將該電晶體與在 該基質所形成的其他裝置相隔離，並搭配該溝形隔離區 域形成該通道的第一及第二接面邊角裝置之溝形隔離區 域； c. 一個在該閘極下形成，並且形成一個為了該場效電 晶體之閘極絕緣體之第一電介質層； d. —個在該閘極結構下形成，並且跨越該第一及第二 裝置而使該角緣電介質層跨越各個邊角裝置而增加電介 質厚度之第二角緣電介質層，並且因此增加臨限電壓 (Vt)和緣電介質崩潰電壓及降低角閘極感應汲極漏電。 2.如申請專利範園第1項之場效電晶體，其中該通道和該 隔離區域包括共平面頂表面，而且該第二角緣電介質層 跨越第一及第二邊角裝置及跨越該通道的共平面頂表面 之一部分亦跨越該溝形隔離區域共平面頂表面之一部分 而形成。 3·如申請專利範圍第1項之場效電晶體，其中該第二電介 質層實質包括終止於跨越該通道之垂直邊艢。 4.如申請專利範圍第1項之場效電晶體，其中該第一電介 質層直接跨越該通道而形成，且第二角緣電介質層直接 跨越該跨越第一及第二邊角裝置的第一電介質層而形成。 -10· 本紙張尺度逋用中國國家榡準（CNS ) A4说格（2I0X297公釐） I I I I I I [ * 欠-----—訂 - V - (請先閱讀背面之注意事項再填寫本頁) 經濟部中央揉隼局只工消费合作社印装 4 2 6991 as . C8 —--- D8 _ :、申請專利範園 5’如申請專利範圍第1項之場效電晶體，其中讀第二邊角 緣電介質層直接跨第—及第二邊角裝置而形成，且第一 電介質層直接跨越第二角緣電介質層亦跨越該通遒而 成。 6'如申請專利範圍第1項之場效電晶體，其中該第二角緣 電介質層是各個邊角裝置兩邊重疊之第一及第二條片的 形狀。 7 '如申請專利範圍第1項之場效電晶體，其中該第一及第 二電介質層包括電介質氧化物》 8 '如申請專利範圍第7項之場效電晶體，其中該第一及第 二電介質層藉由义掌氧化物製程而放1，其中第二電介 質層之形成並不要求使用額外的光罩步驟，但係做為該 場效電晶體所執行雙重氧化物製程之整體之一部份。 9 .如申請專利範圍第1項之場效電晶體，其中該電晶體以 CMOS製造。 (請先聞讀背面之注意事項再填寫本頁) *言 經濟部中央揉隼局負工消費合作社印I 本紙張尺度逍用中困國家梂準（CNS ) A4规格（210X297公釐）
TW088102073A 1998-06-22 1999-02-10 Method and structure for increasing the threshold voltage of a corner device TW426991B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/102,196 US6097069A (en) 1998-06-22 1998-06-22 Method and structure for increasing the threshold voltage of a corner device

Publications (1)

Publication Number Publication Date
TW426991B true TW426991B (en) 2001-03-21

Family

ID=22288624

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088102073A TW426991B (en) 1998-06-22 1999-02-10 Method and structure for increasing the threshold voltage of a corner device

Country Status (3)

Country Link
US (1) US6097069A (zh)
JP (1) JP3207181B2 (zh)
TW (1) TW426991B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355580B1 (en) 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
JP2001291861A (ja) * 2000-04-05 2001-10-19 Nec Corp Ｍｏｓトランジスタ、トランジスタ製造方法
US6533692B1 (en) * 2001-10-19 2003-03-18 New Venture Gear, Inc. Drivetrain with hybrid transfer case
US7105899B2 (en) * 2002-01-17 2006-09-12 Micron Technology, Inc. Transistor structure having reduced transistor leakage attributes
US6841826B2 (en) * 2003-01-15 2005-01-11 International Business Machines Corporation Low-GIDL MOSFET structure and method for fabrication
US6821857B1 (en) * 2003-06-10 2004-11-23 International Business Machines Corporation High on-current device for high performance embedded DRAM (eDRAM) and method of forming the same
DE102004006484A1 (de) * 2004-02-10 2005-08-25 Infineon Technologies Ag Integrierte Schaltungsanordnungen mit ESD-festem Kondensator und Herstellungsverfahren
DE102004058468A1 (de) * 2004-11-25 2006-06-01 Atmel Germany Gmbh MOS-Transistor mit reduziertem Kink-Effekt und Verfahren zu seiner Herstellung
KR100699843B1 (ko) * 2005-06-09 2007-03-27 삼성전자주식회사 트렌치 분리영역을 갖는 모스 전계효과 트랜지스터 및 그제조방법
US8125037B2 (en) 2008-08-12 2012-02-28 International Business Machines Corporation Field effect transistor with channel region edge and center portions having different band structures for suppressed corner leakage
US7838353B2 (en) 2008-08-12 2010-11-23 International Business Machines Corporation Field effect transistor with suppressed corner leakage through channel material band-edge modulation, design structure and method
US8237233B2 (en) * 2008-08-19 2012-08-07 International Business Machines Corporation Field effect transistor having a gate structure with a first section above a center portion of the channel region and having a first effective work function and second sections above edges of the channel region and having a second effective work function
US8105893B2 (en) * 2009-11-18 2012-01-31 International Business Machines Corporation Diffusion sidewall for a semiconductor structure
KR101093148B1 (ko) 2009-12-29 2011-12-12 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
US8587045B2 (en) 2010-08-13 2013-11-19 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of forming the same
KR101129745B1 (ko) * 2010-09-13 2012-03-23 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8698245B2 (en) 2010-12-14 2014-04-15 International Business Machines Corporation Partially depleted (PD) semiconductor-on-insulator (SOI) field effect transistor (FET) structure with a gate-to-body tunnel current region for threshold voltage (VT) lowering and method of forming the structure
FR3069702B1 (fr) * 2017-07-27 2020-01-24 Stmicroelectronics (Rousset) Sas Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif
JP2019046902A (ja) * 2017-08-31 2019-03-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器及び半導体装置の製造方法
WO2022175064A1 (en) * 2021-02-17 2022-08-25 Analog Devices International Unlimited Company Hybrid field-effect transistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481527A (en) * 1981-05-21 1984-11-06 Mcdonnell Douglas Corporation High density MNOS transistor with ion implant into nitride layer adjacent gate electrode
US4698900A (en) * 1986-03-27 1987-10-13 Texas Instruments Incorporated Method of making a non-volatile memory having dielectric filled trenches
KR940003218B1 (ko) * 1988-03-24 1994-04-16 세이꼬 엡슨 가부시끼가이샤 반도체 장치 및 그 제조방법
DE4300986C2 (de) * 1992-01-17 1999-08-26 Mitsubishi Electric Corp Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben
KR960005553B1 (ko) * 1993-03-31 1996-04-26 현대전자산업주식회사 필드산화막 형성 방법
KR0156115B1 (ko) * 1994-06-16 1998-12-01 문정환 반도체 소자의 격리막 구조 및 형성방법
KR0152909B1 (ko) * 1994-10-21 1998-12-01 문정환 반도체장치의 격리구조의 제조방법
US5521422A (en) * 1994-12-02 1996-05-28 International Business Machines Corporation Corner protected shallow trench isolation device
US5539229A (en) * 1994-12-28 1996-07-23 International Business Machines Corporation MOSFET with raised STI isolation self-aligned to the gate stack
US5650654A (en) * 1994-12-30 1997-07-22 International Business Machines Corporation MOSFET device having controlled parasitic isolation threshold voltage
US5606202A (en) * 1995-04-25 1997-02-25 International Business Machines, Corporation Planarized gate conductor on substrates with above-surface isolation
US5646063A (en) * 1996-03-28 1997-07-08 Advanced Micro Devices, Inc. Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device
US5674775A (en) * 1997-02-20 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation trench with a rounded top edge using an etch buffer layer

Also Published As

Publication number Publication date
JP2000269484A (ja) 2000-09-29
US6097069A (en) 2000-08-01
JP3207181B2 (ja) 2001-09-10

Similar Documents

Publication Publication Date Title
TW426991B (en) Method and structure for increasing the threshold voltage of a corner device
TW531828B (en) An SOI semiconductor integrated circuit for eliminating floating body effects in SOI MOSFETs and method of fabricating the same
US9847331B2 (en) Semiconductor integrated circuit
JP5554690B2 (ja) マルチフィン高さを有するＦｉｎＦＥＴ
TW479363B (en) Trench DMOS transistor having a double gate structure
US8174073B2 (en) Integrated circuit structures with multiple FinFETs
US6720619B1 (en) Semiconductor-on-insulator chip incorporating partially-depleted, fully-depleted, and multiple-gate devices
TW488033B (en) Method of fabricating a semiconductor device comprising a stack of silicon layers alternating with dielectric material layers
US6919601B2 (en) Semiconductor device with gate electrode formed on each of three side surfaces of an active layer, and manufacturing method thereof
US20190362981A1 (en) Method of forming fin-shaped structure
US8106465B2 (en) Semiconductor device
US20110068393A1 (en) Semiconductor device and method for fabricating the same
TW439283B (en) Lateral thin-film silicon-on-insulator (SOI) device having multiple zones in the drift region
US20160268376A1 (en) Nanowire structure and manufacturing method thereof
JP2002270850A (ja) 二重ゲート電界効果トランジスタ
US7446001B2 (en) Method for forming a semiconductor-on-insulator (SOI) body-contacted device with a portion of drain region removed
WO2005020325A1 (ja) 半導体装置及びその製造方法
JP2006093717A (ja) 変形されたチャンネル層を有する電界効果トランジスタ及びその製造方法
CN104795443A (zh) 身体接触型金属氧化物半导体场效应晶体管设备
TW563251B (en) Transistor structure using epitaxial layers and manufacturing method thereof
TWI222747B (en) Method of manufacturing metal-oxide semiconductor transistor
CN204257647U (zh) 半导体器件
TW447129B (en) Array type SOI transistor layout
TW392311B (en) Manufacturing method for high pressure metal oxide semiconductor device
TW471113B (en) An SOI semiconductor integrated circuit for eliminating floating body effects in SOI MOFETs and method of fabricating the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees