JP3157208B2 - 発光ダイオード - Google Patents
発光ダイオードInfo
- Publication number
- JP3157208B2 JP3157208B2 JP24358191A JP24358191A JP3157208B2 JP 3157208 B2 JP3157208 B2 JP 3157208B2 JP 24358191 A JP24358191 A JP 24358191A JP 24358191 A JP24358191 A JP 24358191A JP 3157208 B2 JP3157208 B2 JP 3157208B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- light emitting
- emitting diode
- gaalas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明はダブルヘテロ接合構造の
発光ダイオードに関する。
発光ダイオードに関する。
【０００２】
【従来の技術】近年、高出力を有するダブルヘテロ接合
構造の発光ダイオードの改良が数多くなされている。そ
の中で例えば特開平２−６５２８０号公報で開示された
発光ダイオードを図５に示す。そしてその混晶比プロフ
ァイルを図２の破線Ｃで示す。これらの図に於て、Ｐ型
ＧａＡｌＡｓ層１１はＺｎを添加されたＧａＡｌＡｓか
ら成り、その層厚は２５μｍであり、その結晶成長の開
始面に於けるＡｌ混晶比は０．６である。活性層１２は
Ｚｎを添加された混晶比０．３５のＧａＡｌＡｓから成
り、層厚は１μｍであり、Ｐ型ＧａＡｌＡｓ層１１の上
に形成される。Ｎ型ＧａＡｌＡｓ層１３はＴｅを添加さ
れたＧａＡｌＡｓから成り、活性層１２の上に形成され
る。これらの３層を合計した層厚は８０μｍである。層
厚０．５μｍの電極１４と１５が形成され、発光ダイオ
ード１６が構成される。フレーム１７の上に自動機によ
り銀ペースト１８が塗布され、この上に自動ペレットボ
ンディング機により発光ダイオード１６が固着される。
構造の発光ダイオードの改良が数多くなされている。そ
の中で例えば特開平２−６５２８０号公報で開示された
発光ダイオードを図５に示す。そしてその混晶比プロフ
ァイルを図２の破線Ｃで示す。これらの図に於て、Ｐ型
ＧａＡｌＡｓ層１１はＺｎを添加されたＧａＡｌＡｓか
ら成り、その層厚は２５μｍであり、その結晶成長の開
始面に於けるＡｌ混晶比は０．６である。活性層１２は
Ｚｎを添加された混晶比０．３５のＧａＡｌＡｓから成
り、層厚は１μｍであり、Ｐ型ＧａＡｌＡｓ層１１の上
に形成される。Ｎ型ＧａＡｌＡｓ層１３はＴｅを添加さ
れたＧａＡｌＡｓから成り、活性層１２の上に形成され
る。これらの３層を合計した層厚は８０μｍである。層
厚０．５μｍの電極１４と１５が形成され、発光ダイオ
ード１６が構成される。フレーム１７の上に自動機によ
り銀ペースト１８が塗布され、この上に自動ペレットボ
ンディング機により発光ダイオード１６が固着される。
【０００３】
【発明が解決しようとする課題】しかして上述の発光ダ
イオードは素子として脆弱という第１の欠点がある。何
故ならば製造工程中のウエハ状態で約４％のものが割れ
るし、素子状態で約７％のものが割れるからである。脆
弱であるのは、層厚が８０μｍと薄いので製造工程の取
扱い中で割れるためと、Ｐ型ＧａＡｌＡｓ層１１の混晶
比勾配が大きい事による結晶内の応力歪みによるものと
考えられる。
イオードは素子として脆弱という第１の欠点がある。何
故ならば製造工程中のウエハ状態で約４％のものが割れ
るし、素子状態で約７％のものが割れるからである。脆
弱であるのは、層厚が８０μｍと薄いので製造工程の取
扱い中で割れるためと、Ｐ型ＧａＡｌＡｓ層１１の混晶
比勾配が大きい事による結晶内の応力歪みによるものと
考えられる。
【０００４】そして図６の電圧対電流特性に示す様に、
負電圧例えば−５Ｖを印加した時、２０μＡの電流が流
れ、更に大きな負電圧が印加した時、大電流が流れるの
で長時間使用すると、発光ダイオード１６が破壊される
第２の欠点がある。その理由は負電圧印加時に、フレー
ム１７と銀ペースト１８とＮ型ＧａＡｌＡｓ層１３と電
極１５を通る電流リークがあるからである。故に本発明
は上述の欠点を鑑みてなされたものであり、すなわち割
れの少ない強固な、かつ電流リークのない発光ダイオー
ドを提供するものである。
負電圧例えば−５Ｖを印加した時、２０μＡの電流が流
れ、更に大きな負電圧が印加した時、大電流が流れるの
で長時間使用すると、発光ダイオード１６が破壊される
第２の欠点がある。その理由は負電圧印加時に、フレー
ム１７と銀ペースト１８とＮ型ＧａＡｌＡｓ層１３と電
極１５を通る電流リークがあるからである。故に本発明
は上述の欠点を鑑みてなされたものであり、すなわち割
れの少ない強固な、かつ電流リークのない発光ダイオー
ドを提供するものである。
【０００５】
【課題を解決するための手段】本発明は上述の課題を解
決するために、第1導電型のＧａＡｌＡｓ層と、その上
に隣接して形成された第1導電型のＧａＡｌＡｓ層から
成る活性層と、その上に形成された第2導電型のＧａＡ
ｌＡｓ層とを具備する発光ダイオードに於て、前記３層
の合計した層厚が１００μｍ以上であり、かつ前記活性
層の下に位置する前記第1導電型のＧａＡｌＡｓ層の単
調減少するＡｌ混晶比勾配を０．００１２／μｍ以下に
形成するものである
決するために、第1導電型のＧａＡｌＡｓ層と、その上
に隣接して形成された第1導電型のＧａＡｌＡｓ層から
成る活性層と、その上に形成された第2導電型のＧａＡ
ｌＡｓ層とを具備する発光ダイオードに於て、前記３層
の合計した層厚が１００μｍ以上であり、かつ前記活性
層の下に位置する前記第1導電型のＧａＡｌＡｓ層の単
調減少するＡｌ混晶比勾配を０．００１２／μｍ以下に
形成するものである
【０００６】更に望しくは、本発明は第１導電型のＧａ
ＡｌＡｓ層の層厚を６０μｍ以上に形成するものであ
る。
ＡｌＡｓ層の層厚を６０μｍ以上に形成するものであ
る。
【０００７】
【作用】本発明は上述の様に、第１導電型のＧａＡｌＡ
ｓ層の混晶比勾配を０．００１２／μｍ以下と緩やかに
する事により、この層が活性層に与える応力を小さくす
るので歪みが少なくなる。また３層の層厚を１００μｍ
以上に形成する事によりウエハ状態と素子状態での強度
が確保されて割れが少なくなる。
ｓ層の混晶比勾配を０．００１２／μｍ以下と緩やかに
する事により、この層が活性層に与える応力を小さくす
るので歪みが少なくなる。また３層の層厚を１００μｍ
以上に形成する事によりウエハ状態と素子状態での強度
が確保されて割れが少なくなる。
【０００８】更に望しくは、第１導電型のＧａＡｌＡｓ
層の層厚を６０μｍ以上にする事により、第２導電型の
ＧａＡｌＡｓ層を高い位置に設定できる。故に銀ペース
トと第２導電型のＧａＡｌＡｓ層との接触がなくなり、
電流リークを防止できる。
層の層厚を６０μｍ以上にする事により、第２導電型の
ＧａＡｌＡｓ層を高い位置に設定できる。故に銀ペース
トと第２導電型のＧａＡｌＡｓ層との接触がなくなり、
電流リークを防止できる。
【０００９】
【実施例】以下、本発明の第１実施例を図１に従い説明
する。図１は本実施例に係る発光ダイオードの断面図で
ある。第１導電型のＧａＡｌＡｓ層１はＺｎを添加され
たＧａＡｌＡｓから成り、その層厚は６０〜２００μｍ
である。その結晶成長の開始面に於けるＡｌ混晶比は
０．５〜０．８５の中から選択される。活性層２はＺｎ
を添加されたＧａＡｌＡｓから成り、その層厚は０．５
〜２μｍである。赤色の発光波長６２０〜６９０ｎｍに
対応して、その混晶比は約０．３５である。そして活性
層２は第１導電型のＧａＡｌＡｓ層１の上に形成され
る。
する。図１は本実施例に係る発光ダイオードの断面図で
ある。第１導電型のＧａＡｌＡｓ層１はＺｎを添加され
たＧａＡｌＡｓから成り、その層厚は６０〜２００μｍ
である。その結晶成長の開始面に於けるＡｌ混晶比は
０．５〜０．８５の中から選択される。活性層２はＺｎ
を添加されたＧａＡｌＡｓから成り、その層厚は０．５
〜２μｍである。赤色の発光波長６２０〜６９０ｎｍに
対応して、その混晶比は約０．３５である。そして活性
層２は第１導電型のＧａＡｌＡｓ層１の上に形成され
る。
【００１０】第２導電型のＧａＡｌＡｓ層３はＴｅを添
加されたＧａＡｌＡｓから成り、その層厚は１０〜２０
０μｍであり、活性層２の上に形成される。第２導電型
のＧａＡｌＡｓ層３は活性層２との境界近傍に於て、混
晶比は０．５〜０．８５になる様に形成される。第１、
第２の電極４と５は共にＡｕ等から成り、それぞれ第１
導電型のＧａＡｌＡｓ層１の裏面及び第２導電型のＧａ
ＡｌＡｓ層３の表面に形成され、層厚は約０．５μｍで
ある。これらの層により発光ダイオード６は構成され
る。
加されたＧａＡｌＡｓから成り、その層厚は１０〜２０
０μｍであり、活性層２の上に形成される。第２導電型
のＧａＡｌＡｓ層３は活性層２との境界近傍に於て、混
晶比は０．５〜０．８５になる様に形成される。第１、
第２の電極４と５は共にＡｕ等から成り、それぞれ第１
導電型のＧａＡｌＡｓ層１の裏面及び第２導電型のＧａ
ＡｌＡｓ層３の表面に形成され、層厚は約０．５μｍで
ある。これらの層により発光ダイオード６は構成され
る。
【００１１】次に割れの少ない強固な発光ダイオード６
を得るために、３層の合計した層厚Ａ及び第１導電型の
ＧａＡｌＡｓ層１の混晶比勾配の最適値を求める。その
ために表１に示す様に、８種類、各１００個の発光ダイ
オード６を徐冷法というエピタキシャル成長法により製
作する。
を得るために、３層の合計した層厚Ａ及び第１導電型の
ＧａＡｌＡｓ層１の混晶比勾配の最適値を求める。その
ために表１に示す様に、８種類、各１００個の発光ダイ
オード６を徐冷法というエピタキシャル成長法により製
作する。
【００１２】
【表１】
【００１３】具体的には、図２に示す混晶比プロファイ
ルにより製作する。表１の試料Ｅ4を代表的に特性Ｄと
して示す。特性Ｄを得るには、第１導電型のＧａＡｌＡ
ｓ層１を、初めの混晶比０．７３と初めの温度９４０℃
にて、半導体基板の上に層厚１２０μｍになるまで成長
させる。この時の混晶比は０．５８６であるから、混晶
比勾配は（０．７３−０．５８６）／１２０＝０．００
１２となる。次に８３５℃で活性層２を層厚１．５μｍ
になるまで成長させる。そして初めの混晶比０．６９と
初めの温度８３３℃にて、第２導電型のＧａＡｌＡｓ層
３を成長させ、温度６９０℃で終了する。この層の厚さ
は２８．５μｍとなり、合計の層厚は１５０μｍとな
る。同様にして他の試料も、混晶比と成長温度を適切に
選択してエピタキシャル成長させる事により、表１に示
す特性になる様に製作され、第１、第２の電極４と５が
形成され、各発光ダイオード６が得られる。
ルにより製作する。表１の試料Ｅ4を代表的に特性Ｄと
して示す。特性Ｄを得るには、第１導電型のＧａＡｌＡ
ｓ層１を、初めの混晶比０．７３と初めの温度９４０℃
にて、半導体基板の上に層厚１２０μｍになるまで成長
させる。この時の混晶比は０．５８６であるから、混晶
比勾配は（０．７３−０．５８６）／１２０＝０．００
１２となる。次に８３５℃で活性層２を層厚１．５μｍ
になるまで成長させる。そして初めの混晶比０．６９と
初めの温度８３３℃にて、第２導電型のＧａＡｌＡｓ層
３を成長させ、温度６９０℃で終了する。この層の厚さ
は２８．５μｍとなり、合計の層厚は１５０μｍとな
る。同様にして他の試料も、混晶比と成長温度を適切に
選択してエピタキシャル成長させる事により、表１に示
す特性になる様に製作され、第１、第２の電極４と５が
形成され、各発光ダイオード６が得られる。
【００１４】次に図３に、各発光ダイオード６の割れ発
生率を示す。この割れ発生率は各試料１００個の中の割
れているものの個数を％にて示す。横軸は合計した層厚
Ａ（μｍ）を示す。実線と破線は第１導電型のＧａＡｌ
Ａｓ層１の混晶比勾配がそれぞれ、０．００１２と０．
００１５の時のデータを示す。この図により、合計した
層厚が１００μｍ以上では割れ発生率が急に減ることが
判かる。そして、１００μｍ以上のものでも、混晶比勾
配が０．００１２になると急に減り、割れ発生率は１％
以下となる。混晶比を０．００１２より小さい試料を製
作したが、割れ発生率が更に減ることが判かった。
生率を示す。この割れ発生率は各試料１００個の中の割
れているものの個数を％にて示す。横軸は合計した層厚
Ａ（μｍ）を示す。実線と破線は第１導電型のＧａＡｌ
Ａｓ層１の混晶比勾配がそれぞれ、０．００１２と０．
００１５の時のデータを示す。この図により、合計した
層厚が１００μｍ以上では割れ発生率が急に減ることが
判かる。そして、１００μｍ以上のものでも、混晶比勾
配が０．００１２になると急に減り、割れ発生率は１％
以下となる。混晶比を０．００１２より小さい試料を製
作したが、割れ発生率が更に減ることが判かった。
【００１５】以上、従来の第１の欠点である発光ダイオ
ードの脆弱を解決する手段を述べたが、次に第２の欠点
である電流リークの解決に関して、図１に従って本発明
の第２実施例を述べる。最初に表２に示す様に、４種
類、各１００個の発光ダイオード６をエピタキシャル成
長法により製作する。
ードの脆弱を解決する手段を述べたが、次に第２の欠点
である電流リークの解決に関して、図１に従って本発明
の第２実施例を述べる。最初に表２に示す様に、４種
類、各１００個の発光ダイオード６をエピタキシャル成
長法により製作する。
【００１６】
【表２】
【００１７】そしてフレーム７の上に自動機により、銀
ペースト等の導電性接着剤８が塗布され、この上に自動
ペレットボンディング機により、発光ダイオード６が固
着される。第２の電極５と別のフレーム（図示せず）は
金属細線でボンディングされる。
ペースト等の導電性接着剤８が塗布され、この上に自動
ペレットボンディング機により、発光ダイオード６が固
着される。第２の電極５と別のフレーム（図示せず）は
金属細線でボンディングされる。
【００１８】次に図４に、本実施例による各発光ダイオ
ード６のＩR不良率を示す。ＩR不良率とは通常、発光ダ
イオードの電圧対電流特性に於て、負の印加電圧（−５
Ｖ）時に電流が１０μＡ以上流れるものの割合を示す。
この図４に於て、第１導電型のＧａＡｌＡｓ層１の層厚
Ｂが６０μｍ以上になると、ＩR不良率は１％と急に減
ることが判かる。その理由は第１導電型のＧａＡｌＡｓ
層１を６０μｍ以上にして第２導電型のＧａＡｌＡｓ層
３を高い位置に設定することにより、導電性接着剤８と
第２導電型のＧａＡｌＡｓ層３との接触がなくなり、電
流リークが少なくなるためである。
ード６のＩR不良率を示す。ＩR不良率とは通常、発光ダ
イオードの電圧対電流特性に於て、負の印加電圧（−５
Ｖ）時に電流が１０μＡ以上流れるものの割合を示す。
この図４に於て、第１導電型のＧａＡｌＡｓ層１の層厚
Ｂが６０μｍ以上になると、ＩR不良率は１％と急に減
ることが判かる。その理由は第１導電型のＧａＡｌＡｓ
層１を６０μｍ以上にして第２導電型のＧａＡｌＡｓ層
３を高い位置に設定することにより、導電性接着剤８と
第２導電型のＧａＡｌＡｓ層３との接触がなくなり、電
流リークが少なくなるためである。
【００１９】
【発明の効果】上述の様に、本発明は第１導電型のＧａ
ＡｌＡｓ層の混晶比勾配を０．００１２／μｍ以下と緩
やかにする事により、この層が活性層に与える応力を小
さくする。故に歪みが少なくなり結晶組織が強固とな
る。また第１導電型のＧａＡｌＡｓ層は単調減少する混
晶比を有するので、製品の特性のバラツキが少ない。そ
して３層の層厚を１００μｍ以上にする事により、ウエ
ハ状態と素子状態での強度が確保されて割れが少なくな
る。その結果、割れの不良率が１％以下となり歩留りが
向上する。
ＡｌＡｓ層の混晶比勾配を０．００１２／μｍ以下と緩
やかにする事により、この層が活性層に与える応力を小
さくする。故に歪みが少なくなり結晶組織が強固とな
る。また第１導電型のＧａＡｌＡｓ層は単調減少する混
晶比を有するので、製品の特性のバラツキが少ない。そ
して３層の層厚を１００μｍ以上にする事により、ウエ
ハ状態と素子状態での強度が確保されて割れが少なくな
る。その結果、割れの不良率が１％以下となり歩留りが
向上する。
【００２０】更に望しくは、第１導電型のＧａＡｌＡｓ
層を６０μｍ以上と厚く形成する事により、第２導電型
のＧａＡｌＡｓ層を高い位置に設定できる。故に導電性
接着剤と第２導電型のＧａＡｌＡｓ層との接触がなくな
り電流リークを防止できる。その結果、長時間使用して
も破壊されることがない。
層を６０μｍ以上と厚く形成する事により、第２導電型
のＧａＡｌＡｓ層を高い位置に設定できる。故に導電性
接着剤と第２導電型のＧａＡｌＡｓ層との接触がなくな
り電流リークを防止できる。その結果、長時間使用して
も破壊されることがない。
【図１】本発明の第１、第２実施例に係る発光ダイオー
ドの断面図である。
ドの断面図である。
【図２】本発明の第１実施例に係る発光ダイオード及び
従来の発光ダイオードに於ける混晶比プロファイルであ
る。
従来の発光ダイオードに於ける混晶比プロファイルであ
る。
【図３】本発明の第１実施例に係る発光ダイオードに於
ける、合計した層厚に対する割れ発生率を示すグラフで
ある。
ける、合計した層厚に対する割れ発生率を示すグラフで
ある。
【図４】本発明の第２実施例に係る発光ダイオードに於
ける、第１導電型のＧａＡｌＡｓ層の層厚に対するＩR
不良率を示すグラフである。
ける、第１導電型のＧａＡｌＡｓ層の層厚に対するＩR
不良率を示すグラフである。
【図５】従来の発光ダイオードの断面図である。
【図６】従来の発光ダイオードに於ける電圧対電流特性
を示すグラフである。
を示すグラフである。
１ 第１導電型のＧａＡｌＡｓ層 ２ 活性層 ３ 第２導電型のＧａＡｌＡｓ層 ４ 第１の電極 ５ 第２の電極 ６ 発光ダイオード ７ フレーム ８ 導電性接着剤
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−278384（ＪＰ，Ａ) 特開 昭60−17969（ＪＰ，Ａ) 特開 昭64−77981（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 33/00 H01S 5/00 - 5/50
Claims (2)
- 【請求項１】 第1導電型のＧａＡｌＡｓ層と、その上
に隣接して形成された第1導電型のＧａＡｌＡｓ層から
成る活性層と、その上に形成された第2導電型のＧａＡ
ｌＡｓ層とを具備する発光ダイオードに於て、前記３層
の合計した層厚が１００μｍ以上であり、かつ前記活性
層の下に位置する前記第1導電型のＧａＡｌＡｓ層の単
調減少するＡｌ混晶比勾配が０．００１２／μｍ以下で
ある事を特徴とする発光ダイオード。 - 【請求項２】 前記活性層の下に位置する前記第1導電型
のＧａＡｌＡｓ層の層厚が６０μｍ以上である事を特徴
とする請求項1の発光ダイオード 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24358191A JP3157208B2 (ja) | 1991-09-24 | 1991-09-24 | 発光ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24358191A JP3157208B2 (ja) | 1991-09-24 | 1991-09-24 | 発光ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582835A JPH0582835A (ja) | 1993-04-02 |
| JP3157208B2 true JP3157208B2 (ja) | 2001-04-16 |
Family
ID=17105956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24358191A Expired - Fee Related JP3157208B2 (ja) | 1991-09-24 | 1991-09-24 | 発光ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157208B2 (ja) |
-
1991
- 1991-09-24 JP JP24358191A patent/JP3157208B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582835A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4126749B2 (ja) | 半導体装置の製造方法 | |
| JP3207773B2 (ja) | 化合物半導体発光素子及びその製造方法 | |
| US6864514B2 (en) | Light emitting diode | |
| JP3157208B2 (ja) | 発光ダイオード | |
| JP2002368273A (ja) | 半導体発光素子 | |
| EP2101361A2 (en) | Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer | |
| JP3507716B2 (ja) | 半導体発光素子の製造方法 | |
| JPH0691280B2 (ja) | 半導体発光ダイオード | |
| JPH05343744A (ja) | ダイボンド型発光ダイオード及びその製造方法 | |
| KR20050042715A (ko) | 전극 구조체, 이를 구비하는 반도체 발광 소자 및 그제조방법 | |
| JP3410166B2 (ja) | 赤色発光ダイオード素子 | |
| JP2770720B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JPH02114675A (ja) | 半導体発光素子ならびにその製造方法 | |
| KR20020031683A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| JP3353703B2 (ja) | エピタキシャルウエーハ及び発光ダイオード | |
| JP2001210869A (ja) | 発光素子アレイおよびその製造方法 | |
| JP3152474B2 (ja) | 発光ダイオ−ド | |
| JP2967122B2 (ja) | ＺｎＳｅ半導体発光素子 | |
| JP2009260136A (ja) | 半導体発光素子及びその製造方法、エピタキシャルウェーハ | |
| JP3693436B2 (ja) | ＺｎＳｅ基板上に成長した発光素子 | |
| JPH06120562A (ja) | 青色発光デバイス | |
| JP3420417B2 (ja) | 発光ダイオードアレイ | |
| JPH0613715A (ja) | 端面発光素子およびその製法 | |
| JP3488783B2 (ja) | 発光ダイオードアレイ | |
| JPH04249384A (ja) | 半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |