JP3153382B2

JP3153382B2 - 誤り訂正符号の復号化装置

Info

Publication number: JP3153382B2
Application number: JP11274293A
Authority: JP
Inventors: 克己大熊; 正明滝沢; 隆則志村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-05-14
Filing date: 1993-05-14
Publication date: 2001-04-09
Anticipated expiration: 2016-04-09
Also published as: JPH06326692A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルデータ伝送
におけるマルチフレーム構成の誤り訂正符号の復号化装
置に関する。

【０００２】

【従来の技術】ディジタルデータの伝送に際して、その
伝送中に生じたデータ誤りの訂正が必要である。一般
に、誤り訂正符号は、図１に示すように、伝送したい情
報である情報データ，冗長度を付加して誤り訂正を行う
ためのパリティからなり、更に、その誤り訂正符号の区
切りを示す同期パターンが付加される。マルチフレーム
構成の符号では以上のデータを１サブフレームとし、数
個のサブフレームをもって１フレームを構成する。１フ
レームに含まれる同期パターンの組を、入力データ列の
中から検出することによって、誤り訂正符号の区切りを
知り、誤り訂正を行うことができる。入力データ列の中
から誤り訂正のされた情報データだけが次段へ出力され
る。出力データは同期パターンとパリティが除かれて間
欠的になるため、時間吸収のために誤り訂正回路の次段
にはＦＩＦＯメモリが挿入される。

【０００３】従来技術の誤り訂正符号の復号化装置を実
現しようとした場合、同期パターンの検出を行う必要が
ある。特開平4−233843 号公報には高速なデータパター
ンの一致検出を行う回路が記載されている。しかし、マ
ルチフレーム構成の符号では同期パターンが符号の中に
点在するため、受信した符号を記録するための長大なシ
フトレジスタ、あるいは、ＲＡＭ等のメモリが必要とな
る。

【０００４】この場合の誤り訂正装置の一実施例を図２
に示す。図２の誤り訂正符号の復号化装置は、フレーム
同期監視部２１，誤り訂正回路２２，第１の符号メモリ
２３，第２の符号メモリ２４，フレーム同期検出部２
５，誤り訂正制御部２６から構成されている。この復号
化装置の動作を説明する。フレーム同期監視部２１によ
ってフレーム同期が正しくないと判定されると誤り訂正
制御部２６はフレーム同期検出部２５にフレーム同期を
検出するモードであることを示す信号を送出する。する
とフレーム同期検出部２５は、入力されるデータを第１
の符号メモリ２３に１フレーム分記録した後で、同期パ
ターンに一致する位置をパターンマッチングを行って調
べる。フレーム同期位置が検出され同期が確立された
後、誤り訂正回路２２によって誤り訂正された情報デー
タは第２の符号語メモリ２４に入力され、図示しない次
段の回路によって読み出される。

【０００５】

【発明が解決しようとする課題】上記従来技術を実現し
ようとした場合、判定に用いるデータの数だけ、入力さ
れるデータを読み込んでからでなければ同期位置を検出
できない。そのため、保護段数を増やす場合にはその段
数のフレーム分のメモリを追加するか、検出した同期位
置を記録・比較する回路を追加しなければならない。ま
た、同期検出中は入力符号の区切りが定まっていないた
め、誤り訂正回路２２の出力、即ち、第２の符号語メモ
リ２４に入力されるデータは不定となっており、第２の
符号語メモリ２４は無駄になっている。逆に同期検出後
は同期位置がわかっているため第１の符号メモリ２３は
必要ない。

【０００６】本発明の目的は、装置全体の規模を低減し
ながら高速に同期位置を検出する誤り訂正の復号化装置
を提供することにある。

【０００７】

【課題を解決するための手段】上記課題を克服するた
め、本発明では誤り訂正を行う手段と、記録媒体と、入
力符号が同期パターンに含まれるか否かを判定する判定
手段と、前記判定手段の判定結果を前記記録媒体に記録
する手段と、誤り訂正後の符号を前記記録媒体に記録す
る手段とを備える。判定手段は、入力符号が前記同期パ
ターンに一致するか否かを、１フレーム内の一つあるい
はそれ以上の同期パターンの長さの数だけ出力する。

【０００８】

【作用】誤り訂正後の情報データを入力するＦＩＦＯメ
モリを、同期確立前及び同期がはずれた場合には同期パ
ターン判定結果記録用のデータバッファとして利用して
同期を検出する。同期検出用のデータバッファには１符
号毎にその入力符号が同期パターンに一致するか否かを
判定した結果を１サブフレーム前までの判定結果と併せ
て記録する。

【０００９】

【実施例】以下、本発明の一実施例について図３を用い
て説明する。符号のフレーム構成の具体例として、ここ
では図１において５１２ビットを１サブフレームとし、
８サブフレームで１マルチフレームを構成する符号を用
いる。１サブフレーム中の１ビットが同期パターン、即
ち、フレーム同期ビットであり、その同期パターンは
（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８）
＝(00011011)とする。また、フレーム同期ビットを除く
ビットは情報ビットとパリティビットから構成されてい
る。

【００１０】図３に示す誤り訂正符号の復号化装置は、
フレーム同期監視部３１，誤り訂正回路３２，符号メモ
リ３３，フレーム同期検出部３４，誤り訂正制御部３
５、により構成されている。はじめに、この復号化装置
がフレーム同期を検出するときの動作を説明する。

【００１１】フレーム同期監視部３１によりフレーム同
期がずれていることが検出された場合、または回路のリ
セット直後等フレーム同期をとる必要がある場合に、誤
り訂正制御部３５はフレーム同期検出部３４，フレーム
同期監視部３１，誤り訂正回路３２にフレーム同期の検
出を行うことを示す信号を送出する。また、符号メモリ
３３にもフレーム同期検出中であることを示す信号を送
出し、フレーム同期検出部３４が符号メモリ３３をフレ
ーム同期検出用メモリとして使用する。この同期検出中
は、誤り訂正回路３２は誤り訂正を行わず、符号メモリ
３３に対してデータの書き込みを行わない。また、フレ
ーム同期監視部３１もフレーム同期の監視を行わない。

【００１２】次に、フレーム同期検出後の動作を説明す
る。フレーム同期検出部３４は同期検出終了信号３９を
誤り訂正制御部３５に入力する。誤り訂正制御部３５は
同期位置が検出された後、符号メモリ３３に誤り訂正中
であることを示す信号を送出し、誤り訂正回路３２が符
号メモリ３３をＦＩＦＯメモリとして使用する。同期検
出終了後、フレーム同期検出部３４は符号メモリ３３に
対して読み書きしない。誤り訂正回路３２は、誤り訂正
が行われ、パリティビットとフレーム同期ビットが除か
れた後の情報ビットを符号メモリ３３に入力する。さら
に図示しない次段の回路が、符号メモリ３３から誤り訂
正された符号を読み出す。フレーム同期監視部３１は、
同期ビットの位置がわかっているので５１２ビット毎に
入力されるフレーム同期ビットだけを監視すればよい。

【００１３】図４，図５を用いてフレーム同期検出部３
４の動作を説明する。図４はフレーム同期検出部３４の
一実施例であり、図５は図４の中のフレーム同期ビット
判定回路４１の原理を示す図である。はじめに図５のフ
レーム同期ビット判定回路について説明する。

【００１４】入力された任意の１ビットの符号は、
(１）フレーム同期ビットである、（２)フレーム同期ビ
ットではない、のいずれかの場合に当てはまる。（１）
の場合は更にその符号はフレーム同期ビットＳ１，Ｓ
２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８のいずれかで
あることになる。論理回路５７の第ｎビット目の出力は
入力がＳｎに一致すれば“０”を、一致しなければ
“１”を出力するものである。即ち、入力されるそれぞ
れの符号に対して、Ｓｎのうちどの同期ビットとなりう
るか、どの同期ビットにはなり得ないかを出力してい
る。論理回路５７の中のＥＸ−ＯＲゲート５８，５９は
一方の入力が固定されているので、バッファ６０または
ＮＯＴゲート６１に置き換えられる。従って、論理回路
５７はフレーム同期ビット判定回路４１のように簡単に
できる。

【００１５】次に、図４のフレーム同期検出部３４の構
成について説明する。このフレーム同期検出部３４はフ
レーム同期ビット判定回路４１，マルチプレクサ５０，
ＯＲゲート５１，ＡＮＤゲート５２，アドレスカウンタ
５３，サブフレームカウンタ５４，同期位置検出部５
５，同期検出制御部５６から構成されている。アドレス
カウンタ５３は符号が１ビット入力される毎にカウント
される５１２周期のカウンタであり、符号メモリ３３の
アドレス３８を指定する。ここでフレーム同期の検出と
は、アドレスカウンタ５３の示す値がいくつの時に入力
される符号が同期ビットであるかを検出することである
と言い換えることができる。サブフレームカウンタ５４
は符号が５１２ビット入力される毎にカウントされる８
周期のカウンタである。

【００１６】フレーム同期検出部３４の動作について説
明する。入力された符号に応じてフレーム同期ビット判
定回路４１は同期ビット判定結果を出力する。サブフレ
ームカウンタ５４が第１サブフレームを示している場
合、判定結果４２の第ｎビットが０の時その入力符号が
フレーム同期ビットＳｎの可能性があることを意味し、
１の時、その入力符号がフレーム同期ビットＳｎにはな
らないことを意味する。

【００１７】次に第２サブフレーム目での、ある時刻に
入力された符号に対する判定結果を考えると、もし第１
サブフレームの同アドレス、即ち、５１２ビット前の符
号がＳ１であったならばこの符号はＳ２でなければなら
ない。もし、第１サブフレームの同アドレス、即ち、５
１２ビット前の符号がＳ２であったならばこの符号はＳ
３でなければならない。つまり、判定結果の第ｎビット
目はＳ(ｎ＋１ mod ８）の可能性を出力するので第１サ
ブフレームの場合の判定結果４２に対して１ビットシフ
トされたデータが第２サブフレームの場合の判定結果４
３として出力される。

【００１８】同様に第３サブフレーム目の判定結果４４
〜第８サブフレーム目の判定結果４９もフレーム同期ビ
ット判定回路４１の出力が、順次、１ビットずつシフト
されてマルチプレクサ５０に入力される。従って、符号
メモリ３３への出力、つまりフレーム同期検出部３４の
判定結果３７は、第ｍサブフレーム目（ｍ＝１,…８）
の同期ビット判定結果はその第｛（９−ｍ＋ｎ）mod
８｝ビットが０のときフレーム同期ビットＳｎの可能性
があることを意味し、１のときフレーム同期ビットＳｎ
にはならないことを意味する。マルチプレクサ５０はサ
ブフレームカウンタ５４の値によって判定結果４２〜４
９のうち一つを選択しＯＲゲート５１に出力する。

【００１９】この例の場合、判定結果を記録する符号メ
モリ３３をビット深さ方向に８ビットとし、１ビット目
から順にＳ１，Ｓ２，……に対応させる。また、アドレ
スは入力される時刻、即ち、符号の順序に対応し、大き
さは１サブフレームの大きさ（ここでは５１２）とす
る。フレーム同期ビット判定結果は、アドレスカウンタ
５３の示すアドレス３８に記録される。但し、最初の５
１２ビットは第１サブフレーム目の判定結果をそのまま
記録するのに対して、それ以外の場合は既に符号メモリ
３３の同一アドレス内に記録されている前サブフレーム
までの判定結果４０とＯＲゲート５１で論理和された結
果が記録される。これはサブフレームカウンタ５４の出
力により、同期検出開始後１サブフレーム、つまり、５
１２ビットまではＡＮＤゲート５２への出力を０にし、
それ以降はＡＮＤゲート５２への出力を１にすることに
よって実現される。

【００２０】マルチプレクサ５０には入力符号が第１か
ら第８サブフレームの場合の判定結果が同時に入力され
ており、サブフレームカウンタ５４の示す値によってデ
ータが選択される。保護段数が１段の場合は、符号を４
０９６ビット入力した段階で図３の符号メモリ３３に同
期位置の判定結果が記録されている。即ち、データの８
ビット中に０が含まれている符号メモリ３３のメモリア
ドレス値と、アドレスカウンタ５３の示す値が等しくな
った時に入力される符号がフレーム同期ビットである。

【００２１】フレーム同期検出部３４は、符号を４０９
６ビット入力した段階で符号メモリ３３へのデータの書
き込みをやめ、読み出しだけを行う。同期位置検出部５
５はアドレスカウンタ５３に同期して、符号メモリ３３
のデータが全て“１”かどうかを調べる。もしデータが
全て“１”でなければその時に入力されているデータが
同期ビットなので、同期検出制御部５６にその旨を通知
する。同期位置が検出された後は、その時点から誤り訂
正回路３２は誤り訂正符号の復号化を行うことができ
る。

【００２２】ここで図６，図７を用いて、更に具体的な
数値例によってフレーム同期検出部３４の動作を説明す
る。図６はある時刻における入力データ３６の一部と、
その時にアドレスカウンタ５３が示す符号メモリ３３の
アドレス３８，マルチプレクサ（ＭＵＸ）５０の出力，
符号メモリ３３への出力３７を示している。

【００２３】まず、時刻１では“０”が入力される。も
しこの符号が同期ビットであるならばＳ１，Ｓ２，Ｓ
３，Ｓ６のいずれかであり、Ｓ４，Ｓ５，Ｓ７，Ｓ８に
はなり得ない。そこでフレーム同期ビット判定回路４１
の出力は(00011011)となる。サブフレームカウンタ５４
はＭＵＸ５０への入力データのうち第１サブフレームの
判定結果４２を選択する。符号メモリ３３のアドレス
“１”にＭＵＸ５０の出力(00011011)を書き込む。同様
に時刻２で“１”が入力されると、符号メモリ３３のア
ドレス“２”に(11100100)を書き込む。

【００２４】図７(ａ)に時刻４における符号メモリ３３
のデータを示す。はじめの５１２ビットではＭＵＸ５０
の出力がそのまま書き込まれている。時刻５１３では
“０”が入力される。このときフレーム同期ビット判定
回路４１の出力は(00011011)である。サブフレームカウ
ンタ５４はＭＵＸ５０への入力データのうち第２サブフ
レームの判定結果４３を選択する。ＭＵＸ５０の出力は
(00110110)となり、既に、アドレス“１”に記録されて
いるデータ(00011011)と論理和がとられ、符号メモリ３
３のアドレス“１”に(00111111)が書き込まれる。つま
り、時刻１と513の入力符号から符号が同期ビットであ
るならばＳ１，Ｓ２、のいずれかであり、Ｓ３，Ｓ４，
Ｓ５，Ｓ６，Ｓ７，Ｓ８にはなり得ないという結果が得
られる。

【００２５】時刻５１４では“０”が入力される。この
とき、ＭＵＸ５０の出力は(00110110)となり、既に、ア
ドレス“２”に記録されているデータ(11100100)と論理
和がとられ、符号メモリ３３のアドレス“２”に(11110
110)が書き込まれる。つまり時刻２と５１４の入力符号
から符号が同期ビットであるならば、Ｓ５，Ｓ８、のい
ずれかであり、Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ６，Ｓ７に
はなり得ないという結果が得られる。

【００２６】同様の処理を繰り返せば符号メモリ３３の
同期ビットになり得ないアドレスには次々と“１"が書
き込まれてゆき、最終的には真の同期ビット位置だけに
“０"が残される。図７（ｂ）は同期検出終了時におけ
る符号メモリ３３のデータを示している。図７（ｂ）の
場合、アドレスＸ以外は全て“１”が書き込まれている
ので、同期位置はＸであることがわかる。

【００２７】ところで実施例では保護段数１段の場合を
説明したが、保護段数を増やした場合でもアドレスカウ
ンタ５３の示すアドレスに、入力符号に対する判定結果
及び既に記録されている判定結果の論理和を記録すれば
よいため、メモリの容量を増加する必要はない。

【００２８】また実施例では判定結果として入力データ
が同期ビットの可能性がある場合には“０”を、可能性
がない場合には“１”を出力する方式を説明した。しか
し、本発明で“０”と“１”の定義に特に意味はなく、
逆にしてもよいことは明白である。

【００２９】また、実施例ではフレーム同期の判定結果
を論理回路を用いて求めているが、これをマイクロプロ
セッサなどのソフトウエアを用いて求める事も可能であ
る。この場合、同期検出をしていない間はマイクロプロ
セッサの処理の負荷がなく、同期検出をしている間は誤
り訂正後のデータは不定であるため、そのマイクロプロ
セッサを同期検出と他の処理、例えば、符号解読等の誤
り訂正後のデータの処理に用いれば、処理能力を有効に
利用でき、ハードウエアの削減も可能となる。

【００３０】また、実施例では誤り訂正符号、及び同期
パターンが１ビット単位の符号を用いているが、例え
ば、リードソロモン符号などのように複数ビット、即
ち、ワード単位の符号でもよいことは明白である。

【００３１】

【発明の効果】本発明によると、従来、フレーム同期を
確立した後には不要となる記憶回路と、フレーム同期を
確立するまでは不要であった記憶回路を共用でき、回路
規模を低減できる。

【００３２】一旦、入力データを記録してからフレーム
同期を検出する方式に比べて、データが入力される毎に
判定結果が得られるために、保護段数によらず高速にフ
レーム同期を検出できる。

【図面の簡単な説明】

【図１】マルチフレーム構成の誤り訂正符号の構成を示
す説明図。

【図２】従来の誤り訂正の復号化装置を示すブロック
図。

【図３】本発明の一実施例を示すブロック図。

【図４】フレーム同期検出部の一実施例を示すブロック
図。

【図５】フレーム同期ビット判定回路の一実施例を示す
説明図。

【図６】フレーム同期検出部の動作の説明図。

【図７】フレーム同期検出の原理の説明図。

【符号の説明】

３１…フレーム同期監視部、３２…誤り訂正回路、３３
…符号メモリ、３４…フレーム同期検出部、３５…誤り
訂正制御部、３７…フレーム同期ビット判定結果、３８
…アドレス、４０…前サブフレームまでの判定結果。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平５−227151（ＪＰ，Ａ) 特開平６−243599（ＪＰ，Ａ) 特開平６−85787（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 1/00 H04L 7/00 H03M 13/00

Claims

(57)【特許請求の範囲】

【請求項１】一つのサブフレーム内に単一または複数の
同期パターンを有し、前記サブフレームを複数個含むマ
ルチフレーム構成の誤り訂正符号の復号化において、入力符号が同期パターンに含まれるか否かを判定する判
定手段と、前記判定手段の判定結果を記録するための記
録媒体を有し、同期確立後には前記記録媒体に復号化後
の符号を記録することを特徴とする誤り訂正符号の復号
化装置。
【請求項２】請求項１において、前記判定手段は、前記
入力符号が前記同期パターンに一致するか否かを、前記
一フレーム内の単一あるいは複数の同期パターンの長さ
の数だけ出力する誤り訂正符号の復号化装置。