JPH0241057B2

JPH0241057B2 -

Info

Publication number: JPH0241057B2
Application number: JP58006947A
Authority: JP
Inventors: Hidehiko Kobayashi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-01-19
Filing date: 1983-01-19
Publication date: 1990-09-14
Also published as: JPS59132500A

Description

【発明の詳細な説明】本発明は情報処理システム等の記憶装置におけ
る誤り訂正方式に関する。

１ビツトエラー訂正２ビツトエラー検出符号
（SEC―DED符号：Single Error Correction
Double Error Detection―シングルエラーコレ
クシヨンダブルエラーデイテクシヨン―符号）を
用いてハードエラー（固定エラー）を含む２ビツ
トまでのエラーを訂正する方式として、従来、下
記のものが知られている。

その一つは、特開昭51―137335号公報記載の欠
陥メモリ許容制御方式に開示されており、他の一
つは、特開昭56―68997号公報記載のエラー訂正
方式に開示されている。

しかしながら前者は、後述するように、チエツ
クビツトを発生するためのパリテイ発生マトリツ
クスに特別の制約があり、情報ビツトおよびチエ
ツクビツトをすべて反転してもシンドロームが変
らないような種類のパリテイ発生マトリツクスし
か用いることができないという欠点がある。

また後者は、SEC―DED符号を用いて情報ビ
ツトとチエツクビツトとをメモリに書込み、読出
し時に２ビツトエラーが発見されると、読出した
この情報ビツトおよびチエツクビツトをすべて反
転して再び同じメモリに書込みこれを再び読出し
た後、更に情報ビツトおよびチエツクビツトをも
う一度反転し、この再反転した情報ビツトおよび
チエツクビツトを用いてシンドロームを発生し、
ハードエラーを含む２ビツトまでのエラー訂正を
可能にしているが、このため処理ステツプがやや
多くなるという欠点がある。

本発明の目的は、上述の従来の欠点を除去した
方式を提供するにある。

本発明の方式は、１ビツトエラー訂正２ビツト
エラー検出符号を用いた記憶装置の誤り訂正方式
であつて、アドレス信号により指定された前記記
憶装置のアドレスから読み出され複数の情報ビツ
トおよびチエツクビツトからなるデータに対する
２ビツトエラーの検出に応答してこの読み出され
たデータのビツトを反転して読み出したアドレス
と同じアドレスに書込んだあとこのデータを再読
出しする反転書込再読出し手段と、この再読出し
されたデータから特定のシンドロームを発生させ
るシンドローム発生手段と、前記再読出しされた
データの情報ビツトのうちの前記シンドロームに
より指定されるビツト以外の情報ビツトを反転す
る訂正実行手段とを備えている。

次に図面を参照して本発明を詳細に説明する。

最初に、SEC―DED符号を用いてハードウエ
アエラーを含む２ビツトまでのエラーを訂正する
ための原理について説明する。

第１図Ａ，ＢおよびＣはバリテイ発生マトリツ
クスを説明するための図である。すなわち、情報
ビツトをD₀〜D₁₅の16ビツトとし、チエツクビツ
トをC₀〜C₅の６ビツトとすると、チエツクビツ
トC₀〜C₅は情報ビツトD₀〜D₁₅に基づいて第１図
Ｂで示した各式によつて生成される。

また、シンドロームをS₀〜S₅の６ビツトとする
と、これらの各ビツトS₀〜S₅は情報ビツトD₀〜
D₁₅およびチエツクビツトC₀〜C₅に基づいて第１
図Ｃで示した各式によつて生成される。

第１図Ａはこれらの関係を見易くするためにマ
トリツクスの形で示したものである。例えばチエ
ツクビツトC₃を第１図Ｂに示した式で求めるに
は、マトリツクスのC₃の縦列を“１”が出る点
まで下に辿り、その点の横列（今の場合上から数
えて第４番目の横列）のデータビツトD₀〜D₁₅の
うちの“１”が立つているビツトが上式に従つて
C₃を作るときに排他的論理和をとるべき情報ビ
ツトとなる。また、例えば、シンドロームS₃を求
めるには、S₃で示した横列（第４番目の横列）の
データビツトD₀〜D₁₅およびチエツクビツトC₀〜
C₅のうちの“１”が立つているビツトが第１図
Ｃに示した式に従つてシンドロームS₃を作るとき
に排他的論理和をとるべき情報ビツトおよびチエ
ツクビツトとなる。

第１図Ａのように表示したマトリツクスを以後
パリテイ発生マトリツクスまたは単にマトリツク
スと称することにする。

次に、この第１図Ａに示すパリテイ発生マトリ
ツクスを用いたエラー訂正について説明する。例
えば、書込むべき情報ビツトD₀〜D₁₅がすべて
“０”と仮定すると、第１図Ａのマトリツクスを
用いた場合には、チエツクビツトC₀〜C₅はすべ
て“１”になる。従つて、メモリに書込むべきデ
ータは第２図の書込みデータのようになる。

この書込みデータに対して、第１図Ａのマトリ
ツクスを用いてシンドロームS₀〜S₅を生成する
と、すべてのS₀〜S₅のビツトが“０”になること
が分かる。

この事実は情報ビツトD₀〜D₁₅が任意の値をと
る場合にも成立する。すなわち、ある情報ビツト
D₀〜D₁₆に対し、第１図Ａのマトリツクスにより
チエツクビツトC₀〜C₅を生成し、これをもとの
情報ビツトD₀〜D₁₅に付加して書込みデータD₀…
D₁₅C₀…C₅（以後D₀〜C₅）を生成すると、この書
込みデータD₀〜D₅に対するシンドロームは、常
にすべてのビツトが“０”になる（こうなるよう
に第１図Ｃのシンドロームの式は構成されてい
る）。

さて、第１図Ａのマトリツクスを見るとさらに
次のことが分る。

例えば、情報ビツトD₀だけにエラーが発生す
ると、上述のようにして今まですべて“０”であ
つたシンドロームS₀〜S₅は、マトリツクスのD₀
の下の縦行をみてその中にある“１”に対応する
シンドロームビツトの値だけが反転する。つまり
この場合はシンドロームビツトS₀，S₁，S₂だけが
反転して“１”となり、結局、シンドロームS₀〜
S₅は111000になることが分る。同様にして、情報
ビツトD₈にエラーが生ずるとシンドロームは
001101になり、またチエツクビツトC₃にエラー
が生ずるとシンドロームは00100になることが分
る。

一方、第１図ＡのマトリツクスはD₀〜C₅のい
ずれの縦行の“１”の和もすべて奇数になるよう
に構成されている。従つて、１ビツトエラーに対
して生ずるシンドロームはシンドローム中の
“１”の総数が必らず奇数になる。

このため、書込みデータ中に発生するエラーの
ビツト数を２ビツトまたはそれ以下の場合に限る
ことにすると（これ以上のエラーを発生する確率
は非常に少ない）、シンドロームを調べることに
より、エラーが全くない場合（すべてのシンドロ
ームビツトが“０”になる）、１ビツトエラーが
ある場合（シンドローム中の“１”の和が奇数に
なる）、２ビツトエラーがある場合（シンドロー
ム中の“１”の和が偶数になる）の３つの場合に
容易に識別することが可能となる。

しかも、このうちの１ビツトエラーの場合に
は、生じたシンドロームと第１図のマトリツクス
とを比較することによりD₀〜D₁₅のうちのどのビ
ツトがエラーを起したかを容易に見出すことがで
きる。例えば、シンドロームが001101になつた場
合には“１”の総数が３で奇数であるため１ビツ
トエラーであることが分かり、かつ、第１図Ａの
マトリツクスのD₀〜D₁₅の下の各縦行を次々に調
べると001101のシンドロームを生ずるのはD₈が
エラーを起した場合にかぎられることが分る。こ
のようにして１ビツトエラーの場合には第１図Ａ
のマトリツクスを用いて、生ずるシンドロームか
ら容易に１ビツトエラーを識別し、また訂正すべ
きエラービツトを指定することができるので１ビ
ツトエラーの訂正が可能である。

しかし、２ビツトのエラーがある場合には、こ
れを検出することはできるがどのビツトにエラー
があるかを指定できないために訂正はできない。
こうして、第１図Ａのマトリツクスを用いると、
上述のようにしてこれがSEC―DED符号になつ
ていることが分る。

さて、次にこれを用いてハードエラーを含む２
ビツトエラーがある場合の誤り訂正方式について
説明する。

一例として、書込みデータが、第２図に示すよ
うにすべての情報ビツトD₀〜D₁₅が“０”で、そ
のため上述のようにすべてのチエツクビツトC₀
〜C₅が“１”になる場合について説明する。こ
のような書込みデータをメモリに書込み、これを
メモリから読出したときに、第２図の読出しデー
タに示すように、情報ビツトD₀およびD₈にエラ
ーが生じていたと仮定する。この読出しデータか
ら第１図Ａのマトリクスによりシンドロームを作
ると、第２図の読出しデータシンドロームで示す
ように110101を発生する。このシンドロームは
“１”の個数が偶数であるため、上述のように、
２ビツトエラーを表わしている。従つて、これを
用いてそのままエラー訂正を行なうことはできな
い。そこで、シンドロームからこのように２ビツ
トエラーであることを検知すると、この読出しデ
ータのすべてのビツトD₀〜D₁₅を反転して第２図
に示す再書込みデータを作り、これを同じメモリ
に再書込みし、この再書込みしたデータを再読出
しする。

このような、反転、再書込み、再読出しの一連
の処理はハードエラーとソフトエラーに対して異
なつた影響を与える。今、上述のD₀およびD₈の
２ビツトエラーの中で、D₀がハードエラー（２
本のアンダーラインで示す）でD₈がソフトエラ
ー（１本のアンダーラインで示す）であつたと仮
定する。こうすると、再読出ししたデータは第２
図の再読出しデータに示すように、D₀に対して
は“０”を書込んだにもかゝわらず固定値“１”
として再読出しデータ中に現われる。従つて、再
読出しデータをもとの書込みデータのすべてのビ
ツトを反転したデータと見なすと、ハードエラー
のD₀に関するかぎりすでに訂正されたことにな
つている。これに対してソフトエラーのD₈は再
読出しデータ中に“０”として現われ、依然とし
てD₈のソフトエラーだけが残つていることにな
る。

さて、第１図Ａのマトリクスを用いて、この再
読出しデータに対するシンドロームを作ると、第
２図の再読出しデータシンドロームのように、
001101になるが、このシンドロームは第１図Ａの
マトリツクスを参照すると、まさにD₈に誤りが
あるのを指示している。従つてこの場合には、再
読出しデータによりシンドロームを作り、このシ
ンドロームの指定するビツトだけをそのままにし
て、残りのすべての再読出しデータ（但し情報ビ
ツトのみでよい）を反転すると第２図の訂正デー
タに示すようにもとの正しいデータに訂正するこ
とができる。

以上はハードエラーが１個の場合であるが、２
個ともハードエラーである場合には、再読出しデ
ータの段階で、これをもとの書込みデータのすべ
てのビツトを反転したデータと見なすと、すでに
すべてのエラーが訂正されたデータとなつている
ため、これによるシンドロームはすべて“０”に
なる。従つて上述と同様の処理を行なうとこの再
読出しデータはすべて反転され、正し訂正された
データが得られる。

さて、以上に示した方法により、反転した再読
出しデータのシンドロームを用いて、１ビツトエ
ラーのエラービツトの位置を正しく指定できるの
は、これに使用した第１図Ａのパリテイ発生マト
リクスに特別の制約があるからである。

すなわち、第１図Ａのマトリクスの各シンドロ
ームS₀〜S₅に対応する各横列中に含まれる“１”
の数はすべて偶数になつているため、ある書込み
データに対するシンドロームは、その書込みデー
タをすべて反転しても変らないという特徴をもつ
ている。このため、もとの読出しデータ中に１個
のソフトエラーしか含まれない場合には、この読
出しデータのシンドロームをとることでこのソフ
トエラーのエラービツトを指定できるが、この他
に１個のハードエラーを含む場合にも、上述のよ
うな反転処理した再読出しデータのシンドローム
をとることで１個のソフトエラーしか含まないも
との読出しデータのシンドロームと全く同じにで
きる。従つてこの再読出しデータのシンドローム
を用いて直接もとのソフトエラーのエラービツト
を指定でき、上述のような手続きによりハードエ
ラーを含む場合の２ビツトエラーの訂正が可能に
なるのである。

以上のような制約をもつ特別なパリテイ発生マ
トリツクスを使用するのが、前述の特開昭51―
137335号公報記載の方式の特徴である。

しかしながら、SEC―DEDE符号を構成でき、
しかも上述の制約条件を満足しないようなパリテ
イ発生マトリツクスを使用する必要が生ずる場合
が起る。これらのパリテイ発生マトリクスに対し
ては上述の方式すなわち再読出しデータの段階で
シンドロームを作りこれにより訂正ビツトを決定
するという方式を適用することはできない。

例えば、第３図は第１図と同様な形で１つの
SEC―DECパリテイ発生マトリクスを示すが、
第３図Ａのマトリクスは各シンドロームS₀〜S₅に
対する各横列の“１”の和が奇数であるため、
SEC―DEDパリテイ発生マトリクスとしての条
件を具えてはいるが、上述の方式を用いてエラー
訂正を行なうことはできない。

このようなマトリクスに対しても適用できる方
式として特開昭56―68997号公報記載のエラー訂
正方式がある。

これは次の如きものである。一例として前と同
様に、情報ビツトD₀〜D₁₅がすべて“０”のデー
タを用い、このデータから第３図Ａのマトリクス
によりチエツクビツトC₀〜C₅を生成するとチエ
ツクビツトはすべて“１”になり、この結果、書
込みデータは第４図の書込みデータの如くなる。

前述と同様に、情報ビツトD₀にハードエラー
が、また、D₈にソフトエラーがあつたと仮定す
ると、読出しデータおよびこれより求められた読
出しデータシンドロームは、それぞれ第４図に示
すようになる。この読出しデータシンドロームの
“１”の数は偶数であるため、これより２ビツト
エラーであることが識別される。

そこで、読出しデータのすべてのビツトを反転
して再書込みデータを作り、これにより同じメモ
リに再書込みを行ない、これを再読出しする。こ
の再読出しデータのすべてのビツトをもう一度反
転して再読出し反転データを作ると、第４図に示
すように、この反転データは、ハードエラーが除
かれてソフトエラーだけがそのまま残つた形のデ
ータとなる。従つて、この反転データからシンド
ロームを作ると、第４図の再読出し反転データシ
ンドロームで示すように011010となり、第３図Ａ
のマトリツクスを参照することにより、このシン
ドロームを発生するのは情報ビツトD₈がビツト
エラーであるときであることが識別され、このビ
ツトD₈を反転することで２ビツトエラーの訂正
が完了する。

この方式は、前述の方式とちがつてすべての
SEC―DEDパリテイ発生マトリクスに対して適
用できるが、一方、上述のように、再読出しデー
タの段階でシンドロームをとることができず、こ
れをもう一度反転し、ハンドエラーを除去した無
反転のデータとしてからシンドロームを取らなけ
ればならないという欠点を有している。

これに対して、本発明の方式は、すべてSEC―
DEDパリテイ発生マトリクスに対して適用可能
であり、しかも、再読出しデータの段階でシンド
ロームをとり、この再読出しデータの反転とシン
ドロームによる誤り訂正とを並行に行なうことが
可能にするものである。

次に、本発明の原理を、一例として第３図Ａの
パリテイ発生マトリクスを使つた場合について説
明する。

上述の場合と同様に、一例として情報ビツト
D₀〜D₁₅がすべて“０”のデータを用い、これか
ら第３図Ａのマトリクスによりチエツクビツト
C₀〜C₅を生成すると、上述の場合と同様にチエ
ツクビツトはすべて“１”になりこの結果、書込
みデータは第５図の書込みデータの如くなる。

上述と同様に、情報ビツトD₀にハードエラー
が、また、D₈にソフトエラーがあつたと仮定す
ると、読出しデータおよびこれより求められたシ
ンドロームは第５図に示す読出しデータおよび読
出しデータシンドロームのようになる。

このシンドロームの“１”の個数が偶数である
ため、これより２ビツトエラーであることが識別
される。

そこで、読出したデータのすべてのビツトを反
転して再書込みデータを作り、これにより同じメ
モリに再書込みを行ないこれを再読出しする。こ
こまでの処理は上述の場合と全く同様である。

さて、この再読出しデータは、第５図に示すよ
うに、エラーを含まないものと書込みデータを反
転したデータと比較すると、ソフトエラーのあつ
たD₈のビツトだけが異なつている。

一方、この再読出しデータから第３図Ａのマト
リクスを用いてシンドロームS₀〜S₅を作ると、第
５図の再読出しデータシンドロームで示すように
100101となる。このシンドロームを用いて第３図
Ａのマトリクスから、前述と同様な方法により、
このシンドロームの指定するエラービツトを求め
ると、D₉となり、上述のD₈を指示しない。

これは次の理由による。

第３図Ａのマトリクスの各シンドロームに対す
る横列の“１”の和はすべて奇数の９個になつて
いる。このため、D₀〜C₅のすべてのデータを反
転するとシンドロームも反転してしまうのであ
る。

実際に、上述の再読出しデータシンドローム
100101を反転した第５図に示す修正シンドローム
011010を作ると、これは正にD₈のビツトを指定
する所望のシンドロームとなつていることが分
る。

以上のことから次の点が明らかである。

すなわち、第３図に示すような各シンドローム
S₀〜S₅に対する横列の“１”の個数がすべて奇数
であるようなパリテイ発生マトリツクスを用い
て、再読出しデータ（反転データ）に対するエラ
ービツトを指定するシンドロームを作るには、再
読出しデータに対する通常のシンドロームを作
り、これを反転すればよい。

こうして、第５図に示すように、再読出しデー
タシンドローム100101から、これを反転した修正
シンドローム011010を作り、この修正シンドロー
ムが指定するデータビツト（現在の場合情報ビツ
トD₈）以外の各ビツトをすべて反転することに
より正しくソフトエラーを訂正できる。

以上のように、本方法を用いると再読出しデー
タ（反転データ）から直接シンドローム（修正シ
ンドローム）を作り、これを用いて、このシンド
ロームの指定するビツトだけをそのままとし、他
の再読出しデータの情報ビツトをすべて反転する
ことにより正しくエラー訂正された情報ビツトを
得ることができる。

本方式を更に一般化した場合例として、次に、
第６図に示すパリテイ発生マトリクスを用いる場
合について説明する。

上述の場合と同様に、一例として情報ビツト
D₀〜D₁₅をすべて“０”とすると、第６図Ａに示
すパリテイ発生マトリクスから求めたチエツクビ
ツトC₀〜C₅はすべて“１”になり、書込みデー
タは第７図の書込みデータのようになる。前記と
同様に、D₀にハードエラー、D₈にソフトエラー
があつたと仮定すると、読出しデータは同図のよ
うになり、これより求めた読出しデータシンドロ
ームは110101となる。この“１”の個数が偶数で
あることから、２ビツトエラーであることが識別
される。そこで、前述と同様に、読出しデータを
反転して再書込みデータとし、同じメモリに書き
込む。これを再読出しして再読出しデータを作る
と、第７図のように、もとの正しい書込みデータ
を反転したものと較べてソフトエラービツトの位
置D₈だけが異なるデータとなる。

この再読出しデータから第６図Ａのマトリツク
スを用いて再読出しデータシンドロームを作ると
100011になる。これは第６図Ａのマトリクスによ
るとD₄のビツトを指示するシンドロームとなり
エラービツトD₈を正しく指示しない。

このマトリクスの場合の修正シンドロームは次
のようにして求められる。

すなわち、第６図Ａに示すマトリクスのシンド
ロームS₀〜S₅の各横列の“１”の個数はそれぞ
れ、S₀に対応する列は９（奇数）、S₁に対応する列
は10（偶数）、S₂に対応する列は９（奇数）、S₃に対
応する列は９（奇数）、S₄に対応する列は９（奇
数）、S₅に対応する列は８（偶数）となつている。
前述のように、この横列の“１”の和が偶数にな
るシンドロームについては、すべてのデータを反
転してもシンドロームビツトは不変であり、一方
奇数になるシンドロームビツトはデータの反転と
ともに反転する。従つて、第６図Ａに示すマトリ
クスの場合には、データが反転すると、S₀，S₂，
S₃，S₄のビツトが反転するので、反転データから
作つたシンドロームS₀〜S₅（100011）の中のS₀，
S₂，S₃，S₄のビツトだけを反転して修正シンドロ
ーム001101を作ると、第６図Ａのマトリクスから
明らかなように、この修正シンドロームは正しく
エラービツトD₈を指定する。

従つて、上述と同様に、この修正シンドローム
の指示するビツト（現在の場合D₈）だけをその
ままとし、他の再読出しデータを反転すれば正し
いものと書込みデータが得られる。勿論これは情
報ビツトD₀〜D₁₅だけに適用し修正シンドローム
の指示する情報ビツトだけをそのままとし、他の
再読出しデータの情報ビツトを反転すればよい。

以上に述べた方式は、SEC―DEDパリテイ発
生マトリクスの構成に関係なく一般的に適用でき
ることは明らかである。こうして、SEC―DED
パリテイ発生マトリクスに何等制約を加えること
なく、しかも再読出しデータ（反転データ）の段
階でシンドロームを求めエラー訂正を行なえる誤
り訂正方式が得られることになる。

なお、第７図において書込みデータの情報ビツ
トD₀〜D₁₅としてすべてが“０”の場合について
説明したが、これがすべて“１”の場合を第８図
に、また“1010…10”で２個ハードエラーを含む
場合を第９図に、さらに“0101…01”の場合を第
１０図に示す。これらに用いたパリテイ発生マト
リクスは第６図Ａに示したものであり、従つて上
述と同様に再読出しデータシンドロームS₀〜S₅の
中のS₀，S₂，S₃およびS₄のビツトだけを反転して
修正シンドロームを作つている。また、ハードエ
ラー（２本のアンダーラインで示す）およびソフ
トエラー（１本のアンダーラインで示す）のビツ
ト位置はそれぞれの図について変えてあるが、こ
れらの図から以上に述べた方式の原理により所望
のエラー訂正を行えるのが明らかに理解できるで
あろう。

なお、本方式で通常シンドロームから修正シン
ドロームを作るには、上述のように、パリテイ発
生マトリクスの各シンドロームビツトに対する横
列の“１”の和が奇数になるビツトについてだけ
通常シンドロームのビツトを反転すればよい。

以上で本方式の原理は明らかとなつたので、次
に、本発明の一実施例を図面に参照して詳述す
る。

第１１図は本発明の一実施例を示すブロツク図
である。

本実施例は、書込みレジスタ１、SEC―DED
符号発生回路２、選択回路３、メモリ回路４、読
出しレジスタ５、シンドローム発生回路６、デコ
ード回路７、訂正実行回路８および制御回路９を
含んでいる。

さて、本実施例の動作は下記の通りである。

書込みデータは第７図〜第１０図で説明したよ
うにD₀〜D₁₅の情報ビツトからなるものとしてこ
れらの情報ビツトD₀〜D₁₅はライン１０００を介
してレジスタ１に格納される。

SEC―DED符号発生回路２は、第６図に示し
たSEC―DEDパリテイ発生マトリクスに従つて、
レジスタ１に格納された情報ビツトD₀〜D₁₅から
チエツクビツトC₀〜C₅を生成し（つまり第６図
Ｂで示す式に基づいてチエツクビツトC₀〜C₅を
生成し）、これを情報ビツトD₀〜D₁₅に付加して
書込みデータD₀〜C₅とし、ライン２０００から
選択回路３に出力する。

選択回路３は、制御回路９からライン９００３
を介して供給される制御信号により、通常の書込
みの場合にはライン２０００の側の入力を選択
し、上述の書込みデータD₀〜C₅をライン３００
０を介してメモリ回路４に書込データ入力として
供給する。

一方、メモリ回路４には、書込むべきメモリア
ドレスを指定する信号がライン９０００を介して
制御回路９に供給され、さらに回路９からライン
９００４を介してメモリアドレス指定信号として
供給される。また制御回路９はライ９００５を介
してメモリ回路４を書込状態に制御する。

この結果、情報ビツトD₀〜D₁₅にチエツクビツ
トC₀〜C₅が付加された書込みデータD₀〜D₅はメ
モリ回路４の中の指定されたメモリアドレスに書
込まれる。

次に、メモリ回路４から書込んだデータを読出
す場合には以下のようになる。

読出すべきメモリアドレスを指定する信号をラ
イン９０００を介し、また読出しを指定する信号
をライン９００１を介して制御回路９に供給し、
さらにライン９００２を介して制御回路９に起動
パルスを供給する。

この結果、制御回路９は以下に示す読出しシー
ケンスを開始する。

まず、指定されたメモリアドレスをライン９０
０４を介して回路４に供給するとともに、ライン
９００５を介して回路４を読出し状態にセツトす
る。この結果、指定されたメモリアドレスの内容
が前述の第７図〜第１０図で示した読出しデータ
としてライン４０００を介して読出され、制御回
路９からライン９００６を介して供給される制御
信号により読出しレジスタ５に格納される。

レジスタ５の内容は読出しデータとしてライン
５０００を介してシンドローム発生回路６に供給
される。

回路６は、供給された読出しデータにより第６
図に示したSEC―DEDパリテイ発生マトリクス
に基づいてシンドロームS₀〜S₅を発生する。すな
わち、供給されたレジスタ５の出力である読出し
データD₀〜C₅を用いて第６図Ｃに示した各式に
よりシンドロームの各ビツトS₀〜S₅を発生する。

もし、シンドロームS₀〜S₅の中に“１”が含ま
れておりその個数が偶数の場合には、前述のよう
に供給されたデータに２ビツトエラーがあること
を表わし、この情報はライン６０００を介して制
御回路９に通報される。

最初に、上述のシンドロームS₀〜S₅の中に
“１”が全く含まれていないか、または含まれる
“１”の個数が奇数である場合について説明する。

この場合には読出しデータにはエラーが全くな
いか、または、１個のエラーしかない場合なので
通常のSEC―DED符号方式を適用して容易にエ
ラー訂正を行なうことができる。すなわち、上述
のようにして発生したシンドロームS₀〜S₅はライ
ン６００１を介してデコード回路７に供給され、
ここでシンドロームS₀〜S₅はデコードされて、エ
ラーした場合に該シンドロームを発生するような
ビツト位置に“１”を有する訂正信号となり、ラ
イン７０００を介して出力される。すなわち、ラ
イン６００１から供給されたシンドロームS₀〜S₅
が例えば100110の場合には、第６図Ａのマトリク
スより、このようなシンドロームを発生するのは
情報ビツトD₉にエラーがある場合であり、この
場合の訂正信号出力はD₉の位置だけが“１”で
他の情報ビツトD₀〜D₈およびD₁₀〜D₁₅にはすべ
て“０”を有する出力が訂正信号となりライン７
０００を介して訂正実行回路８に供給される。一
方、訂正実行回路８には、読出しレジスタ５から
読出しデータの各情報ビツトD₀〜D₁₅がライン５
０００を介して供給されており、この各情報ビツ
トとこれに対応する前記訂正信号の各ビツトと
は、回路８において排他的論理和によつて合成さ
れる。この結果、情報ビツトの中のシンドローム
S₀〜S₅によつて指定されたビツト位置にあるビツ
トだけが反転され、訂正が行なわれてライン８０
００を介して読出されたデータとして出力され
る。

シンドロームS₀〜S₅がすべて“０”の場合に
は、デコード回路７の出力の各ビツトもすべて
“０”になり、読出しレジスタ５の出力の中の情
報ビツトがそのまま回路８およびライン８０００
を介して読出されたデータとして出力される。

以上に用いるデコード回路７は、シンドローム
S₀〜S₅の６ビツトの必要な各組合せに対し、第６
図Ａのマトリクスから出力すべき16ビツトの各信
号が定まるので、例えば2⁶＝64個のメモリアドレ
スをもち、各各メモリアドレスごとに16ビツトの
容量を有するROMの、S₀〜S₅の６ビツトで定ま
る各メモリアドレスごとに、この出力すべき16ビ
ツトの信号を書き込むことにより容易にROMに
よるデコード回路として実現できる。

さて、以上は、最初に読出された読出しデータ
D₀〜C₅によるシンドロームS₀〜S₅の中に含まれ
る“１”の個数が０か奇数であるため、読出しデ
ータD₀〜C₅の中には１ビツト以下のエラーしか
含まれないと判定された場合の動作であるが、上
述の“１”の個数が偶数（０を含まない）である
場合には２ビツトのエラーを含むと判定され、こ
の情報は前述のようにライン６０００を介して制
御回路９に通報され、これが２ビツトエラーに対
する制御回路９の処理について起動する。

以下、この場合の処理について詳述する。

読出しレジスタ５の現在の内容、すなわち、第
７図〜第１０図で読出しデータとして表示された
データD₀〜C₅に対し、そのすべてのビツトが反
転された反転出力が、レジスタ５からライン５０
０１を介して取り出され、選択回路３の一方の入
力として供給されているが、制御回路９は、２ビ
ツトエラーに対する処理が起動されると、ライン
９００３を介して制御信号を選択回路３に供給
し、ライン５００１側のこの反転出力を入力とし
て選択するように切替え、また、ライン９００５
を介してメモリ回路４に対して書込みを指定す
る。なお、ライン９００４のメモリ回路４に対す
るアドレス指定信号は前と同じアドレスを指定す
る。

この結果、読出しデータD₀〜C₅のすべてのビ
ツトを反転したデータが、再書込みデータとして
メモリ回路４の同じメモリアドレスに再書込みさ
れる。

制御回路９は、この再書込みがすむと、直ちに
ライン９００５を介してメモリ回路４を読出し状
態に制御し、再書込みしたデータを直ちに再読出
しして読出しレジスタ５に格納する。これが第７
図〜第１０図で示した再読出しデータとなる。

この再読出しデータは、第７図〜第１０図で説
明したように、読出しデータ中に含まれていたエ
ラーの中のハードエラーだけを訂正した反転デー
タとなつている。従つて、もとの読出しデータの
中にハードエラーが含まれている場合には、必ら
ず１ビツト以下のエラーしか含まれないデータを
反転したものとなつている。このため、現在読出
しレジスタ５の中に含まれている再読出しデータ
は、これを用いて前述の修正シンドロームを生成
し、これにより指定されるビツト位置のビツトだ
けをそのままとし、残りの他のビツトをすべて反
転すればエラー訂正された出力を得ることが可能
なデータである。

さて、修正シンドロームを作るには、前述のよ
うに通常のシンドロームの特定のビツト位置だけ
を反転すればよいので、容易に実現可能である。

第１２図は本実施例のシンドローム発生回路６
に含まれるシンドローム修正回路部の詳細を示し
た回路図である。

回路６は、通常シンドローム発生回路６０とシ
ンドローム修正回路６１とを含む。

通常シンドローム発生回路６０は、現在の例で
は第６図Ｃに示す式により入力データD₀〜C₅か
らシンドロームS₀〜S₅を発生する公知のシンドロ
ーム発生回路であり、こうして発生された通常の
シンドロームS₀〜S₅の各ビツトはそれぞれライン
Ｓ―０，Ｓ―１，Ｓ―２…Ｓ―５を介して出力さ
れる。

SEC―DEDパリテイ発生マトリクスとして第
６図Ａを用いる場合に修正シンドロームを作るに
は、前述したように、S₀，S₂，S₃およびS₄の各ビ
ツトを反転すればよい。これは第１２図に示すよ
うにシンドロームの反転すべきビツトに対応する
各ラインに排他的論理和回路を挿入し、これら排
他的論理和回路の一方の入力として、回路６０の
対応する出力を接続し、他方の入力として制御回
路９からの再読出し制御線９００７を接続する。
制御線９００７は回路９により通常の読出し時に
は論理値“０”をとり、再読出し時には論理値
“１”をとるように制御される。

この結果、前述の通常の読出し時には回路６は
回路６０で発生した通常のシンドロームをそのま
ま出力し、前述したような通常データに対するエ
ラービツト位置を指定するシンドロームとしてデ
コード回路７に供給される。

また、現在のように、再読出し時には、回路６
は回路６０で発生した通常のシンドロームを、そ
の中のS₀，S₂，S₃およびS₄の各ビツトを反転する
ことにより修正シンドロームに変換し、デコード
回路７に供給する。この結果、現在、読出しレジ
スタ５に格納されている反転データ（再読出しデ
ータ）から、エラービツト位置を正しく指定する
シンドロームが得られ、それが回路７に供給され
ることになる。従つて、回路７の出力には、前述
と同様に、エラービツト位置のビツトだけが
“１”で他は“０”であるような出力が発生する。

次に、本実施例における訂正実行回路８の回路
例を第１３図に示す。

各情報ビツトD₀〜D₁₅対応に、３入力排他的論
理和回路が設けられていて、該回路のそれぞれ３
個の入力には、デコード回路７の対応するビツト
出力（ライン７０００）と読出しレジスタ５の対
応するビツト出力（ライン５０００）と、前記再
読出し制御線９００７とがそれぞれ供給されてい
る。

この結果、通常の読出し時には、誤り訂正回路
８は、読出しレジスタ５の情報ビツトD₀〜D₁₅の
中の、デコード回路７で“１”を出力したビツト
位置のビツトだけが反転されて前述の訂正が行な
われる。

また、現在の再読出し時には、読出しレジスタ
５に格納された情報ビツトD₀〜D₁₅の中の、デコ
ード回路７で“１”を出力したビツト位置のビツ
トだけが反転されず、他のすべての情報ビツトが
反転されるので、回路８の出力８０００には、前
述したように、正しくエラー訂正された出力が現
れることになる。

以上述べたように、本実施例に従うと、パリテ
イ発生マトリクスに制約なく、再読出しデータを
用いてシンドロームを発生させ、ハードエラーを
含む２ビツトまでのエラーを訂正できる。しかも
再読出しデータの反転はシンドロームにより誤り
訂正と並行して行なうことができる。また再書込
みデータは読出しレジスタ５のフリツプフロツプ
回路の反転出力をそのまま使用して行なえるので
特別の反転回路は不要である。

次に、上述の実施例と一部が異なる別の実施例
を第１４図にブロツク図として示す。

上述の実施例と異なる点は、新たに選択回路１
０を設けたこと、および、それにともなつて訂正
実行回路８′として３入力ではなく２入力の排他
的論理和回路を用いこれを簡単化したことの２点
である。

選択回路１０は再読出し制御線９００７の制御
により、正常読出し時にはライン５０００を介し
て供給される読出しレジスタ５の正常出力を選択
して誤り訂正回路８′に供給し、また再読出し時
にはライン５００１を介して供給される読出レジ
スタ５の反転出力を選択して誤り訂正回路８′に
供給する。従つて、正常読出し時には、レジスタ
５の中の情報ビツトD₀〜D₁₅のうちデコード回路
７で“１”を出力したビツト位置に相当するビツ
トだけが反転して訂正され、また再読出し時に
は、レジスタ５の中の情報ビツトD₀〜D₁₅のうち
のデコード回路７で“１”を出力したビツト位置
に相当するビツトだけが反転せず（２回反転され
てもとに戻り）、他のすべての情報ビツトは反転
されるので同様に正しく訂正が行なわれる。

なお、以上のいずれかの実施例においてもSEC
―DEDパリテイ発生マトリクスとして第６図Ａ
を用いる場合について説明したが、これは一例を
示したもので本発明は何もこれに限定されるもの
ではない。

また、第１２図のシンドローム発生回路６およ
び第１３図の訂正実行回路８もその一回路例を示
すもので本発明は何もこれに限定されるものでは
ない。

以上述べたように、本発明を用いると、SEC―
DED符号を用いて２ビツトまでの誤り訂正（２
ビツトのハードエラーまたは、１ビツトのハード
エラー＋１ビツトのソフトエラーまたは、１ビツ
トのソフトエラーの訂正）が可能となる。本発明
に用いるSEC―DEDパリテイ発生マトリクスに
は制約がなく、しかも反転したままの再読出しデ
ータを用いて直接シンドロームを発生し、この再
読出しデータの再反転はシンドロームによる誤り
訂正と並行して行なうことを可能にする。

これにより柔軟性に富んだ高効率の誤り訂正方
式を提供できる。

【図面の簡単な説明】

第１図Ａ，Ｂ，Ｃはパリテイ発生マトリクスを
説明するための図、第２図はハードエラーを含む
２ビツトエラーがある場合の誤り訂正方式を説明
するための図、第３図Ａ，Ｂ，Ｃは第２のパリテ
イ発生マトリクスを説明するための図、第４図は
第３図のパリテイ発生マトリクスを用いる従来例
の誤り訂正方式を説明するための図、第５図，第
７図，第８図，第９図，第１０図は本発明の誤り
訂正方式の原理を説明するための図、第６図Ａ，
Ｂ，Ｃは第３のパリテイ発生マトリクスを説明す
るための図、第１１図は本発明の一実施例を示す
ブロツク図、第１２図は前記実施例で用いるシン
ドローム発生回路に含まれるシンドローム修正回
路部の回路例を示す図、第１３図は前記実施例に
用いる訂正実行回路の回路例を示す図、および第
１４図は本発明の別の実施例を示すブロツク図で
ある。図において、１…書込みレジスタ、２…SEC―
DED符号発生回路、３…選択回路、４…メモリ
回路、５…読出しレジスタ、６…シンドローム発
生回路、７…デコード回路、８，８′…訂正実行
回路、９…制御部、１０…選択回路、６０…通常
シンドローム発生回路、６１…シンドローム修正
回路。

Claims

【特許請求の範囲】１１ビツトエラー訂正２ビツトエラー検出符号
を用いた記憶装置の誤り訂正方式において、アドレス信号により指定された前記記憶装置の
アドレスから読み出され複数の情報ビツトおよび
チエツクビツトとからなるデータに対する２ビツ
トエラーの検出に応答してこの読み出されたデー
タのビツトを反転して読み出したアドレスと同じ
アドレスに書込んだあとこのデータを再読出しす
る反転書込再読出し手段と、シンドローム発生に使用されるデータおよびチ
エツクビツトの合計がそれぞれ奇数の場合はシン
ドロームを反転させて、偶数の場合にはそのまま
にしてシンドロームを発生させるシンドローム発
生手段と、前記再読出しされたデータの情報ビツトのうち
の前記シンドロームにより指定されるビツト以外
の情報ビツトを反転する訂正実行手段とを備えた
ことを特徴とする２ビツト誤り訂正方式。