JP3143907B2 - サンプリング周波数乗換フィルタ回路 - Google Patents

サンプリング周波数乗換フィルタ回路

Info

Publication number
JP3143907B2
JP3143907B2 JP02047010A JP4701090A JP3143907B2 JP 3143907 B2 JP3143907 B2 JP 3143907B2 JP 02047010 A JP02047010 A JP 02047010A JP 4701090 A JP4701090 A JP 4701090A JP 3143907 B2 JP3143907 B2 JP 3143907B2
Authority
JP
Japan
Prior art keywords
output
flip
signal
flop
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02047010A
Other languages
English (en)
Other versions
JPH03249813A (ja
Inventor
章浩 菊地
紀陽 近藤
貴志 小橋
文昭 加藤
克明 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP02047010A priority Critical patent/JP3143907B2/ja
Priority to KR1019910002780A priority patent/KR0184887B1/ko
Priority to US07/660,016 priority patent/US5144450A/en
Priority to EP91400542A priority patent/EP0449682B1/en
Priority to DE69122981T priority patent/DE69122981T2/de
Publication of JPH03249813A publication Critical patent/JPH03249813A/ja
Application granted granted Critical
Publication of JP3143907B2 publication Critical patent/JP3143907B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0102—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/63—Control of cameras or camera modules by using electronic viewfinders
    • H04N23/633—Control of cameras or camera modules by using electronic viewfinders for displaying additional information relating to control or operation of the camera
    • H04N23/635—Region indicators; Field of view indicators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/673—Focus control based on electronic image sensor signals based on contrast or high frequency components of image signals, e.g. hill climbing method
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H04N25/136—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements using complementary colours

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば１ライン760画素のCCD撮像素子
（サンプリング周波数4fsc）から得られるディジタル信
号と、１ライン510画素のCCD撮像素子（サンプリング周
波数8/3）fsc）から得られるディジタル信号とを、同一
のサンプリング周波数のディジタル信号として処理でき
るようにするためのサンプリング周波数乗換フィルタに
関する。
〔発明の概要〕
この発明は、第１のサンプリング周波数（例えばサン
プリング周波数（8/3）fsc）のディジタル信号を第２の
サンプリング周波数（例えばサンプリング周波数4fsc）
に乗換えさせるとともに、第１のサンプリング周波数の
ディジタル信号に対して、所定の周波数特性を持たせる
ようにしたサンプリング周波数乗換フィルタ回路におい
て、入力された第１のサンプリング周波数のディジタル
信号を所定量遅延させる遅延回路と、入力された第１の
サンプリング周波数のディジタル信号を第２のサンプリ
ング周波数で取り込む第１のフリップフロップと、遅延
回路を介して所定量遅延された第１のサンプリング周波
数のディジタル信号を第２のサンプリング周波数で取り
込む第２のフリップフロップと、第１のフリップフロッ
プの出力と第２のフリップフロップの出力とを加算する
加算回路と、第１のサンプリング周波数と第２のサンプ
リング周波数との公倍数の関係にある周波数で第１のサ
ンプリング周波数のディジタル信号をオーバーサンプリ
ングし、これを所定の周波数特性のフィルタを介し、第
２のサンプリング周波数でリサンプルしたのと等価な出
力が加算回路から得られるように、第１及び第２のフリ
ップフロップに入力される信号を制御する制御回路とを
備えるようにしたことにより、例えば１ライン510画素
のCCD撮像素子（サンプリング周波数（8/3）fsc）から
得られるディジタル信号と、１ライン760画素のCCD撮像
素子（サンプリング周波数4fsc）から得られるディジタ
ル信号とを同一のサンプリング周波数で処理できるよう
にするとともに、周波数2fscでリサンプルした時に発生
する折り返し歪みの影響を軽減できるようにしたもので
ある。
〔従来の技術〕
合焦位置では、CCD撮像素子からの輝度信号中の中高
域レベルが最大となることから、CCD撮像素子からの輝
度信号中の中高域成分をハイパスフィルタで取り出し、
この中高域成分のレベルを所定のフォーカスエリア内で
積分して評価値を求め、この評価値が最大となるよう
に、レンズを位置制御して、合焦位置を得るようにした
オートフォーカス回路が知られている。従来のこの種の
オートフォーカス回路においては、CCD撮像素子からの
輝度信号中の中高域成分を取り出すのにアナログのハイ
パスフィルタが用いられている。ところが、アナログ回
路は、温度特性が良くないとともに、小型化が困難であ
る。そこで、CCD撮像素子からのビデオ信号をディジタ
ル化し、オートフォーカス制御をディジタル回路で行う
ようにしたものが提案されている。
オートフォーカス回路をディジタル回路化する場合、
CCD撮像素子からの輝度信号中の中高域成分を取り出す
のに、ディジタルハイパスフィルタが用いられる。ディ
ジタルハイパスフィルタの特性は、ディジタル信号のサ
ンプリング周波数により変わってくる。CCD撮像素子に
は、例えば１ライン510画素のものと、１ライン760画素
のものとがあり、１ライン510画素のCCD撮像素子の場
合、サンプリング周波数は（8/3）fsc（fsc:カラーサブ
キャリア周波数）となり、１ライン760画素のCCD撮像素
子では、サンプリング周波数は4fscとなる。
したがって、例えば１ライン510画素のCCD撮像素子と
１ライン760画素のCCD撮像素子とに対して同一構成のデ
ィジタルハイパスフィルタを用いてオートフォーカス回
路を構成する場合には、CCD撮像素子からのサンプリン
グ周波（8/3）fsc又はサンプリング周波数は4fscのディ
ジタル信号を、共通のサンプリング周波数に乗換えさせ
る必要がある。
〔発明が解決しようとする課題〕
そこで、CCD撮像素子からのサンプリング周波数（8/
3）又はサンプリング周波数4fscのディジタル信号を、
共通なサンプリング周波数2fscに乗換えさせることが考
えられる。
ところが、サンプリング周波数（8/3）fsc又はサンプ
リング周波数4fscのディジタル信号を、そのままサンプ
リング周波数2fscに乗換えさせると、折り返し歪みの影
響を受けるという問題が生じる。
このような折り返し歪みの影響を除去するために、サ
ンプリング周波数（8/3）fscの場合とサンプリング周波
数4fscのディジタル信号の場合とで、別々のフィルタを
用意すると、回路規模が大きくなるという問題が生じ
る。
したがって、この発明の目的は、画素数の異なるCCD
撮像素子からのディジタル信号を同一のサンプリング周
波数に乗換えさせるとともに、回路規模を増大させるこ
となく、折り返し歪みの影響を軽減できるサンプリング
周波数乗換フィルタを提供することにある。
〔課題を解決するための手段〕
この発明は、第１のサンプリング周波数のディジタル
信号を第２のサンプリング周波数に乗換えさせるととも
に、第１のサンプリング周波数のディジタル信号に対し
て、所定の周波数特性を持たせるようにしたサンプリン
グ周波数乗換フィルタ回路において、 入力された第１のサンプリング周波数のディジタル信
号を所定量遅延させる遅延回路96と、 入力された第１のサンプリング周波数のディジタル信
号を第２のサンプリング周波数のクロックで取り込む第
１のフリップフロップ99と、 遅延回路96を介して所定量遅延された第１のサンプリ
ング周波数のディジタル信号を第２のサンプリング周波
数のクロックで取り込む第２のフリップフロップ100
と、 第１のフリップフロップ99の出力と第２のフリップフ
ロップ100の出力とを加算する加算回路101と、 第１のサンプリング周波数と第２のサンプリング周波
数との公倍数の関係にある周波数で第１のサンプリング
周波数のディジタル信号をオーバーサンプリングし、こ
れを所定の周波数特性のフィルタを介し、第２のサンプ
リング周波数でリサンプルしたのと等価な出力が加算回
路101から得られるように、第１及び第２のフリップフ
ロップ99、100の入力を制御する制御回路95、98、104、
105、106と を備えるようにしたことを特徴とするサンプリング周波
数乗換フィルタである。
〔作用〕
サンプリング周波数（8/3fsc）のディジタル信号を、
サンプリング周波数4fscと公倍数の関係にあるサンプリ
ング周波数8fscでオーバーサンプリングし、 で示す伝達関数のフィルタを介して出力させると、出力
データD1、d1、D2、d2、…は、 D1＝（A1＋2a1＋2a2＋A2） d1＝（a1＋2a2＋2A2＋a3） データa1、a2、a3、a4、a5、a6…は０であるから、 このようなディジタル信号をサンプリング周波数4fsc
でリサンプルすると、 サンプリング周波数（8/3）fscの入力信号の場合、帯
域制限をしてサンプリング周波数を4fscに変換するに
は、このようなデータが順次出力されるようなハードウ
ェアを実現すれば良い。
フリップフロップ96により、位相の異なる入力データ
が形成され、これがスイッチ回路95及び98をそれぞれ介
してフリップフロップ99及び100にそれぞれ取り込まれ
る。フリップフロップ99の出力とフリップフロップ100
の出力とが加算される。スイッチ回路95及び98を制御し
て、入力データ及びフリップフロップ96により所定量遅
延された入力データ信号と前回までフリップフロップ99
及び100にそれぞれ蓄えられていたデータとが選択的に
フリップフロップ99及び100にそれぞれ取り込まれる。
これにより、上述のようなディジタル信号D1、D2、D3、
D4…が得られる。
サンプリング周波数が4fscの場合には、スイッチ回路
95及び98が一方に固定される。これにより、 なる特性のフィルタを介されたデータが得られる。
〔実施例〕
この発明の実施例について、以下の順序に従って説明
する。
a.ビデオカメラの全体構成 b.オプティカルディテクタについて b1.エリア設定回路 b2.Y分離回路,C分離回路 b3.AF検出回路 b4.AE検出回路 b5.AWB検出回路 c.乗換フィルタについて c1.Y分離回路の構成 c2.1ライン510画素のCCD撮像素子を用いた場合の乗換
フィルタの構成 c3.1ライン760画素のCCD撮像素子を用いた場合の乗換
フィルタの構成 c4.Y分離回路の特性 a.ビデオカメラの全体構成 第３図は、この発明を適用することができるビデオカ
メラの全体構成を示すものである。第３図において、１
はレンズ、２はCCD撮像素子である。CCD撮像素子２の受
光面に、レンズ１を介された被写体像が結像され、CCD
撮像素子２から撮像信号が得られる。
レンズ１には、第４図に示すように、固定レンズF1
（１群レンズ）、ズームレンズF2（２群レンズ）、固定
レンズF3（３群レンズ）、フォーカスレンズF4（４群レ
ンズ）が配設される。ズームレンズF2と固定レンズF3と
の間に、PNフィルタ17、アイリスリング18が配設され
る。フォーカスレンズF4に対向して赤外線カット用のダ
ミーガラス19が配設される。
フォーカスレンズF4を移動させることで、合焦位置が
得られる。このフォーカスレンズF4の位置は、フォーカ
ス駆動モータ３により移動可能とされる。フォーカス駆
動モータ３としては、精度の高い制御が容易に行なえる
ように、ステップモータが用いられる。このステップモ
ータは、振動や雑音の低減のために、ドライバー13によ
り正弦波で駆動される。また、レンズ１内のアイリスリ
ング18の開閉がアイリス駆動モータ４により制御され
る。アイリスリング18の開閉状態は、例えばホール素子
からなるアイリス位置検出器５で検出される。また、ズ
ームレンズF4の位置がズーム位置検出器６で検出され
る。アイリス位置検出器５、ズーム位置検出器６の出力
がシステムコントローラ12に供給される。
CCD撮像素子２としては、例えば補色市松格子上の画
素配列のものが用いられる。このような画素配列のCCD
撮像素子２には、第５図に示すように、シアン（Cy）の
画素と黄色（Ye）の画素とが繰り返されるラインL1が１
ライン毎に配列され、このシアン（Cy）の画素と黄色
（Ye）の画素とが繰返されるラインL1の間に、緑（Ｇ）
の画素とマゼンタ（Ｍ）の画素とが繰り返されるライン
L2と、マゼンタ（Ｍ）の画素と緑（Ｇ）の画素とが繰り
返されるラインL3とが交互に配列される。
CCD撮像素子２の画素数としては、例えば１ライン510
画素のものと、１ライン760画素のものとを用いること
ができる。１ライン510画素のCCD撮像素子を用いた場
合、周波数（8/3）fsc（≒9.55MHz）の転送クロックがC
CD撮像素子２に与えられる。１ライン760画素のCCD撮像
素子を用いた場合、周波数4fsc（≒14.32MHz）の転送ク
ロックがCCD撮像素子２に与えられる。
CCD撮像素子２の出力がサンプルホールド回路７に供
給される。CCD撮像素子２として補色市松格子上の画素
配列のものを用いた場合、サンプルホールド回路７で、
２画素分づつ出力されるCCD撮像素子２の出力信号がサ
ンプルホールドされる。サンプルホールド回路７の出力
がAGC回路８を介してA/Dコンバータ９に供給される。A/
Dコンバータ９で、CCD撮像素子２の出力が例えば10ビッ
トでディジタル化される。
A/Dコンバータ９の出力がディジタルビデオ信号処理
回路10に供給されるとともに、オプティカルディテクタ
11に供給される。オプティカルディテクタ11で、オート
フォーカス制御のためのAF検出信号と、自動露光のため
のAE検出信号と、オートホワイトバランスのためのAWB
検出信号が形成される。
オプティカルディテクタ11とシステムコントローラ12
とは、シリアルインターフェースを介して、双方向に接
続される。このシリアルインターフェースを介して、オ
プティカルディクタ11とシステムコントローラ12とは、
例えば１垂直期間毎に信号のやり取りが行われる。シス
テムコントローラ12からオプティカルディテクタ11に、
フォーカス検出エリア設定信号、露光検出エリア設定信
号、ホワイトバランス検出エリア設定信号等が供給され
る。オプティカルディテクタ11からシステムコントロー
ラ12に、AF（オートフォーカス）検出信号、AE（オート
エクスポジャー）検出信号、AWB（オートホワイトバラ
ンス）検出信号等が供給される。
オプティカルディテクタ11からシステムコントローラ
12に送られてくるAF検出信号に基づいて、システムコン
トローラ12からレンズ駆動信号が出力される。このレン
ズ駆動信号がドライバー13を介してフォーカス駆動モー
タ３に供給される。これにより、フォーカスレンズF4の
位置が合焦位置になるように制御される。
オプティカルディテクタ11からシステムコントローラ
12に送られてくるAE検出信号に基づいて、システムコン
トローラ12からアイリス制御信号が出力されるととも
に、AGC制御信号が出力される。このアイリス制御信号
がドライバー14を介してアイリス駆動モータ４に供給さ
れる。また、このAGC制御信号がD/Aコンバータ15を介し
てAGC回路８に供給される。これにより、CCD撮像素子２
からの撮像信号レベルに応じてアイリスリング18が開閉
されるとともに、AGC回路８のゲインが設定される。
ディジタルビデオ信号処理回路10で、輝度信号及びク
ロマ信号が信号処理される。この信号処理された輝度信
号及びクロマ信号がD/Aコンバータ15A及び15Bを介して
それぞれアナログ信号に変換され、出力端子16A及び16B
からそれぞれ出力される。
b.オプティカルディテクタについて 第７図は、オプティカルディテクタ11の構成を示すも
のである。
このオプティカルディテクタ11は、前述したように、
オートフォーカス制御のためのAF検出信号、自動露光の
ためのAE検出信号、オートホワイトバランスのためのAW
B検出信号等、光学的制御のための検出信号を形成する
ものである。オプティカルディテクタ11には、破線で囲
んで示すAF検出回路21、AE検出回路22、AWB検出回路23
が配設される。
b1.エリア設定回路 オプティカルディテクタ11には、オートフォーカスを
行うためのフォーカス検出エリアを設定するためのAFエ
リア設定回路24、自動露光のための露光検出エリアを設
定するためのAEエリア設定回路25、オートホワイトバラ
ンス制御のためのホワイトバランス検出エリアを設定す
るAWBエリア設定回路26が設けられる。更に、表示用の
エリアを設定するための表示用エリア設定回路27が設け
られる。
AFエリア設定回路24、AEエリア設定回路25、AWBエリ
ア設定回路26には、シリアル入力ポート28を介して、シ
ステムコントローラ12からフォーカス検出エリア設定信
号、露光検出エリア設定信号、ホワイトバランス検出エ
リア設定信号がそれぞれ供給される。
フォーカス検出エリア設定信号に基づき、AFエリア設
定回路24で、例えば２つのフォーカス検出エリアが設定
される。露光検出エリア設定信号に基づき、AEエリア設
定回路25で、例えば２つの露光検出エリアが設定され
る。ホワイトバランス検出エリア設定信号に基づき、AW
Bエリア設定回路26でホワイトバランス検出エリアが設
定される。これらのエリアの位置や大きさは、任意に設
定することが可能である。
更に、表示用エリア設定回路27には、シリアル入力ポ
ート28を介して、システムコントローラ12から表示用エ
リア設定信号が供給される。この表示用エリアの位置や
大きさは、任意に設定できる。
AFエリア設定回路24、AEエリア設定回路25、AWBエリ
ア設定回路26、表示用エリア設定回路27の出力は、セレ
クタ30を介して、出力端子47から選択的に出力可能とさ
れる。なお、セレクタ30では、複数のエリア設定用の信
号を選択することもできる。セレクタ30で選択されたエ
リア設定信号に基づくエリアがファインダに表示され
る。したがって、制御に用いているエリアと同一のエリ
アをファインダに表示させることも、制御と異なるエリ
アをファインダに表示させることもできる。
また、この表示用エリアを利用して、タイトラー等の
取込み位置、電子ズームの取込み位置等を指定できる。
オプティカルディテクタ11からシステムコントローラ
12には、シリアル出力ポート29を介して、AF検出信号、
AE検出信号、AWB検出信号が供給される。
b2.Y分離回路,C分離回路 第７図において、入力端子31に、第３図におけるA/D
コンバータ９からのディジタル撮像信号が供給される。
このディジタル撮像信号がＹ分離回路32に供給されると
ともに、Ｃ分離回路33に供給される。Ｙ分離回路32で、
このディジタル撮像信号からディジタル輝度信号Ｙが形
成される。また、Ｃ分離回路33で、ディジタル撮像信号
からクロマ信号CR、CBが形成される。
前述したように、CCD撮像素子２としては、第５図に
示したような補色市松格子状の画素配列のものが用いら
れる。そして、サンプルホールド回路７では、２画素分
づつ出力される信号がサンプルホールドされ、サンプル
ホールド回路７からは、垂直方向に２画素分の出力が加
算されて出力される。
第５図に示した画素配列の場合、垂直方向の２画素分
の出力が加算されて出力されると、第６図Ａに示すよう
に、シアン（Cy）と緑（Ｇ）の和信号（Cy＋Ｇ）と、黄
色（Ye）とマゼンタ（Ｍ）の和信号（Ye＋Ｍ）とが交互
に出力されるラインと、第６図Ｂに示すように、シアン
（Cy）とマゼンタ（Ｍ）の和信号（Cy＋Ｍ）、と黄色
（Ye）と緑（Ｇ）の和信号（Ye＋Ｇ）とが交互に出力さ
れるラインとが１ライン毎に繰り返される。
第７図において、Ｃ分離回路33で、互いに１サンプル
異なる信号が減算される。これにより、クロマ信号CR、
CBが形成される。
つまり、シアンと緑の和信号（Cy＋Ｇ）と、黄色とマ
ゼンタの和信号（Ye＋Ｍ）とが交互に出力されるライン
（第６図Ａ）では、互いに１サンプル異なる信号を減算
することにより、クロマ信号CRが以下のようにして得ら
れる。すなわち、 Ye＝Ｒ＋Ｇ、Ｍ＝Ｒ＋Ｂ、Cy＝Ｂ＋Ｇ であるから、 （Ye＋Ｍ）−（Cy＋Ｇ） ＝（（Ｒ＋Ｇ）＋（Ｒ＋Ｂ））−（（Ｂ＋Ｇ）＋Ｇ） ＝2R＋Ｇ ＝CR シアンとマゼンタの和信号（Cy＋Ｍ）と、黄色と緑の
和信号（Ye＋Ｇ）とが交互に出力されるライン（第６図
Ｂ）では、互いに１サンプル異なる信号を減算すること
により、クロマ信号CBが以下のようにして得られる。
（Ye＋Ｇ）−（Cy＋Ｍ） ＝（（Ｒ＋Ｇ）＋Ｇ）−（（Ｂ＋Ｇ）＋（Ｒ＋Ｂ）） ＝−2B＋Ｇ ＝−CB Ｙ分離回路32で、互いに１サンプル異なる信号が加算
される。これにより、輝度信号Ｙが形成される。
つまり、シアンと緑の和信号（Cy＋Ｇ）と黄色とマゼ
ンタの和信号（Ye＋Ｍ）とが交互に出力されるライン
（第６図Ａ）では、互いに１サンプル異なる信号を加算
することにより、輝度信号Ｙが以下のようにして得られ
る。
（Ye＋Ｍ）＋（Cy＋Ｇ） ＝（（Ｒ＋Ｇ）＋（Ｒ＋Ｂ））＋（（Ｂ＋Ｇ）＋Ｇ） ＝3G＋2R＋2B ＝Ｙ シアンとマゼンタの和信号（Cy＋Ｍ）と黄色と緑の和
信号（Ye＋Ｇ）とが交互に出力されるライン（第６図
Ｂ）では、互いに１サンプル異なる信号を加算すること
により、輝度信号Ｙが以下のようにして得られる。
（Ye＋Ｇ）＋（Cy＋Ｍ） ＝（（Ｒ＋Ｇ）＋Ｇ）＋（（Ｂ＋Ｇ）＋（Ｒ＋Ｂ）） ＝3G＋2B＋2R ＝Ｙ また、Ｙ分離回路32及びＣ分離回路33で、サンプリン
グ周波数の変換が行われる。すなわち、入力端子31に
は、CCD撮像素子２として１ライン510画素のものを用い
た場合にはサンプリング周波数（8/3）fscのディジタル
信号が供給され、CCD撮像素子２として１ライン760画素
のものを用いた場合にはサンプリング周波数4fscのディ
ジタル信号が供給される。Ｙ分離回路32及びＣ分離回路
33で、このサンプリング周波数（8/3）fsc或いは4fscが
サンプリング周波数2fscに変換される。
Ｙ分離回路32の出力がAF検出回路21、AE検出回路22、
AWB検出回路23に供給される。Ｃ分離回路33の出力がAWB
検出回路23に供給される。
b3.AF検出回路 合焦位置では、CCD撮像素子２からの輝度信号中の中
高域成分レベルが最大となる。したがって、CCD撮像素
子２からの輝度信号中の中高域成分のレベルを所定のフ
ォーカスエリア内で積分した値を評価値とし、この評価
値が最大となるように、フォーカスレンズF4を位置制御
することで、合焦位置が得られる。
この発明の一実施例では、このような原理に基づい
て、フォーカス制御を行うようにしている。
すなわち、AF検出回路21において、遅延回路34とフィ
ルタ演算部35、36、37とから３種類の特性の異なるハイ
パスフィルタが構成される。遅延回路34とフィルタ演算
部37とから構成されるハイパスフィルタと、ハイパスフ
ィルタ38とが継続接続される。これらにより、特性の異
なる４種類のハイパスフィルタが構成される。これらの
ハイパスフィルタにより、輝度信号中の中高域成分が取
り出される。
ところで、ハイパスフィルタの特性が変わると、レン
ズ位置と評価値との関係を示す特性が変わってくる。こ
の特性が緩やかな場合、合焦位置に制御できる範囲は広
がるが、正確な合焦位置が得にくくなる。これに対し
て、この特性が急峻な場合、正確な合焦位置が得られる
が、合焦位置に制御できる範囲は狭くなる。
したがって、広い範囲に渡って正確にフォーカスレン
ズF4を合焦位置に制御できるようにするためには、特性
の異なる複数のハイパスフィルタを切替えて用いること
が有効である。すなわち、レンズ位置と評価値との関係
を示す特性が緩やかになるハイパスフィルタを用いてレ
ンズを合焦位置近傍まで移動させ、レンズが合焦位置近
傍まで移動されたら、レンズ位置と評価値との関係を示
す特性が急峻になるハイパスフィルタに切替え、このレ
ンズ位置と評価値との関係を示す特性が急峻になるハイ
パスフィルタを用いて、レンズを合焦位置まで追い込む
制御を行う。
この発明の一実施例では、セレクタ39A〜39Dにより、
特性の異なるこれら４種類のハイパスフィルタの出力が
選択的に出力できるようにされている。
すなわち、フィルタ演算部35の出力がセレクタ39A及
びセレクタ39Bのａ側入力端に供給される。フィルタ演
算部36の出力がセレクタ39A及び39Bのｂ側入力端に供給
されるとともに、セレクタ39C及び39Dのａ側入力端に供
給される。フィルタ演算部37の出力がセレクタ39A及び3
9Bのｃ側入力端に供給されるとともに、セレクタ39C及
び39Dのｂ側入力端に供給される。ハイパスフィルタ38
の出力がセレクタ39C及び39Dのｃ側入力端に供給され
る。セレクタ39A〜39Dを切り換えることにより、所望の
特性のフィルタ出力を選択できる。このセレクタ39A〜3
9Dは、シリアル入力ポート28を介してシステムコントロ
ーラ12から送られてくるフィルタセレクト信号に基づい
て切替えられる。
セレクタ39A〜39Dの出力がコアリング回路40A〜40Dに
それぞれ供給される。コアリング回路40A〜40Dには、シ
リアル入力ポート28を介してシステムコントローラ12か
らコアリングレベル設定信号が供給される。コアリング
回路40A〜40Dは、ディジタル輝度信号の中高域成分を検
波するとともに、ノイズ成分を除去するものである。
つまり、特にコントラストが小さく、絵柄が単調な画
面では、CCD撮像素子２からの輝度信号中の高域成分が
殆どなくなるため、信号に対するノイズの影響が大きく
なる。コアリング回路40A〜40Dは、このようなノイズに
よる影響を防止するために設けられている。
すなわち、ディジタルハイパスフィルタの出力信号中
に第８図Ａに示すようにノイズ成分Ｎがあると、このノ
イズ成分Ｎの影響により、フォーカス検出信号に誤差が
生じる。コアリング回路40A〜40Dにより、第８図Ｂに示
すように、所定のコアリングレベルv1以下になるノイズ
成分Ｎが除去される。なお、このコアリング回路８は、
減算器で構成することができる。また、このコアリング
レベルv1は、適宜可変できる。
なお、コアリングレベルv1を一定とせず、コアリング
レベルv1を、絵柄等に応じて可変させるようにしても良
い。
コアリング回路40A〜40Dの出力がゲート回路41A〜41D
にそれぞれ供給される。ゲート回路41A〜41Dには、AFエ
リア設定回路24からフォーカス検出エリアを設定するた
めのゲート信号が供給される。このゲート信号により、
ゲート回路41A〜41Dの開閉が制御される。
ところで、点光源のような高輝度部分を含む被写体を
撮影した場合には、高輝度部分の信号により、評価値に
誤差が生じる可能性がある。そこで、高輝度検出回路46
が設けられる。高輝度検出回路46で、CCD撮像素子２か
らの撮像信号が所定レベル以上かどうかが検出される。
この高輝度検出回路46の出力がAFエリア設定回路24に供
給され、CCD撮像素子２からの撮像信号が所定レベル以
上なら、その部分のフォーカス検出エリアがマスキング
される。
例えば、第９図Ａに示すように、所定値v2以上となる
高輝度の信号がCCD撮像素子２から出力されるとする。
この場合、第９図Ｂに示すような信号がディジタルハイ
パスフィルタから出力される。CCD撮像素子２が所定値v
2以上となる期間Ｔで、第９図Ｃに示すようにマスキン
グ信号が出力される。このマスキング信号の間、ゲート
回路41A〜41Dが閉じられる。これにより、第９図Ｄに示
すように、高輝度部分の影響が除去される。
ゲート回路41A〜41Dの出力がスイッチ回路42A〜42Dを
それぞれ介してピーク検出回路43A〜43Dにそれぞれ供給
される。ピーク検出回路43A〜43Dで、ゲート回路41A〜4
1Dの出力のピーク値が検出される。ピーク検出回路43A
〜43Dの出力がスイッチ回路44A〜44Dをそれぞれ介して
積分回路45A〜45Dにそれぞれ供給される。積分回路45A
〜45Dでゲート回路41A〜41Bの出力又はピーク検出回路4
3A〜43Dの出力の積分値が求められる。
スイッチ回路42A〜42D、44A〜44Dを制御することで、
１画面での輝度信号中の中高域成分の積分値（評価値）
ばかりでなく、例えば１ラインでの輝度信号中の中高域
成分のピーク値、１画面での中高域成分のピーク値の積
分値を求めることができる。これら１ラインでの輝度信
号中の中高域成分のピーク値、１画面での中高域成分の
ピーク値の積分値は、ハイパスフィルタの切替えタイミ
ングを決定するのに用いることができる。これらの出力
は、AF検出信号として、シリアル出力ポート29を介して
システムコントローラ12に供給される。
このフォーカス制御回路では、例えば２つのフォーカ
ス検出エリアを設定して、フォーカス制御が行なわれ
る。すなわち、セレクタ39A〜39Dから出力される４つフ
ィルタ出力のうち、２つづつの出力が同一のフォーカス
検出エリアに設定される。そして、同一のフォーカス検
出エリアに設定されたセレクタ39A〜39Dの出力のうち、
一方の出力がそのフォーカス検出エリアでの輝度信号中
の中高域成分レベルの積分値（評価値）を得るために用
いられ、他方の出力がハイパスフィルタの特性を切替え
るタイミングを検出するのに用いられる。各フォーカス
検出エリアからの評価値に基づいてフォーカスレンズF4
が移動され、フォーカスレンズF4が合焦位置近傍まで近
づくと、セレクタ39A〜39Dが切替えられ、フィルタ特性
が切替えられる。そして、評価値が最大となるようにフ
ォーカスレンズF4が位置制御される。
このように、複数のフォーカス検出エリアが設定でき
ると、どのようなカメラアングルでも被写体に正確に合
焦できる。また、動きのある被写体に追従して合焦させ
ることもできる。
b4.AE検出回路 AE制御は、CCD撮像素子２からの輝度信号レベルが所
定値になるように、アイリスリング18の開閉及びAGC回
路８のゲインを設定することによりなされる。
例えば逆光状態では、背景の輝度レベルが著しく大き
くなるため、所定の１つの露光検出エリアで輝度信号レ
ベルを検出してAE制御を行うと、アイリスリング18が絞
られてAGC回路８のゲインが小さく設定されてしまい、
被写体像が黒く沈みこんでしまうという問題が生じてく
る。
そこで、この発明の一実施例では、逆光状態や過順光
状態でも最適なAE制御が行なえるように、第10図に示す
ように、露光検出エリアAE1と露光検出エリアAE2とが設
定でき、これらの露光検出エリアAE1及びAE2のそれぞれ
の輝度信号レベルが検出できるようにされている。露光
検出エリアAE1及びAE2の位置や大きさは、システムコン
トローラ12からの露光検出エリア設定信号に自在に設定
できる。第10図Ａに示すように、被写体がある中心部に
露光検出エリアAE1を設け、周辺部に露光検出エリアAE2
を設けることも、第10図Ｂに示すように、被写体がある
下部に露光検出エリアAE1を設け、上部に露光検出エリ
アAE2を設けることもできる。
第７図において、Ｙ分離回路32の出力がニー回路51に
供給されるとともに、コンパレータ52に供給される。コ
ンパレータ52には、シリアル入力ポート28を介してコン
パレートレベルが供給される。
また、フィルタ演算部37の出力がゲート回路53A及び5
3Bを介してピーク検出回路54A及び54Bにそれぞれ供給さ
れる。
フィルタ演算部37からは、ローパスフィルタにより高
域のノイズ成分が除去された輝度信号が出力される。す
なわち、ピーク検出を行う場合、ノイズ成分を除去する
ために、ローパスフィルタを設ける必要がある。遅延回
路34とフィルタ演算部37とから、ディジタル平均化ロー
パスフィルタを基にしたディジタルハイパスフィルタが
構成されているので、フィルタ演算部37からは、ハイパ
スフィルタ出力とともに、ローパスフィルタ出力を容易
に取り出せる。このローパスフィルタを介されて高域の
ノイズ成分が除去された輝度信号がゲート回路53A及び5
3Bを介してピーク検出回路54A及び54Bに供給される。
ゲート回路53A及び53Bには、AE検出エリア設定回路25
から露光検出エリアAE1及びAE2を設定するためのゲート
信号が供給される。このゲート信号により、ゲート回路
53A及び53Bの開閉が制御される。
ニー回路51は、ディジタル輝度信号に対して第11図に
示すような、非直線特性を持たせるものである。輝度信
号レベルをそのまま平均値検波すると、画面の一部の高
輝度部分により、平均値出力が大きくなり、画面全体が
暗く沈み込んでしまうという問題が生じる。ニー回路51
を設けることで、高輝度部分のゲインが下げられ、この
ような問題が改善される。ニー回路51には、シリアル入
力ポート28を介してシステムコントローラ12から特性設
定信号が供給される。この特性設定信号により、特性曲
線の折れ点k1が可変できる。
ニー回路51の出力がゲート回路55A及び55Bをそれぞれ
介して積分回路56A及び56Bにそれぞれ供給されるゲート
回路55A及び55Bには、AEエリア設定回路25から露光検出
エリアAE1及びAE2を設定するためのゲート信号が供給さ
れる。このゲート信号により、ゲート回路55A及び55Bの
開閉が制御される。
コンパレータ52は、所定レベル以上の輝度信号のサン
プル数をカウントして輝度分布状態を検出するものであ
る。コンパレータ52の出力がゲート回路57A及び57Bをそ
れぞれ介してヒスト回路58A及び58Bにそれぞれ供給され
る。ヒスト回路58A及び58Bで、所定の輝度レベル以上の
輝度信号のサンプル数がカウントされる。ゲート回路57
A及び57Bには、AEエリア設定回路25から露光検出エリア
AE1及びAE2を設定するためのゲート信号が供給される。
このゲート信号により、ゲート回路57A及び57Bの開閉が
制御される。
ヒスト回路58A及び58Bで、輝度信号レベルの分布状態
が検出できる。つまり、第12図Ａに示すような逆光状態
の画面を映出すると、第12図Ｂに示すように、周辺部に
輝度信号の高い部分が多く分布し、中心部に輝度信号の
低い部分が多く分布する。このような分布状態は、露光
検出エリアAE1での所定レベルv3以上のサンプル数のカ
ウント値と、露光検出エリアAE2での所定レベルv3以上
のサンプル数のカウント値とから判断できる。
ピーク検出回路54A及び54Bで求められた露光検出エリ
アAE1及びAE2での輝度信号ピーク値P1及びP2が出力コン
トローラ59Aを介して、シリアル出力ポート29に出力さ
れる。
積分回路56A及び56Bでそれぞれ求められた露光検出エ
リアAE1及びAE2での輝度信号レベルの積分値In1及びIn2
がコントローラ59Bを介して、シリアル出力ポート29に
出力される。
ヒスト回路58A及び58Bでそれぞれ求められた露光検出
エリアでの所定レベル以上のサンプル数のカウント値H1
及びH2が出力コントローラ59Cを介して、シリアル出力
ポート29に出力される。
積分回路56A及び56Bでは、輝度信号の平均値検波出力
が得られる。AE制御を行う場合、平均値検波では検波レ
ベルが低くなるので、平均値検波よりピーク検波に近い
特性が要求される。そこで、この発明の一実施例では、
平均値とピーク値とを適当に混合することで、ピーク検
波に近い特性で輝度信号レベルを検出できるようにして
いる。
つまり、第13図に機能ブロック図で示すように、ピー
ク検出回路54A及び54Bで求められたピーク値P1及びP2
と、積分回路56A及び56Bで求められた積分値In1及びIn2
が乗算手段71A及び71B、72A及び72B、加算手段73A及び7
3Bで重み付け加算される。これにより、ピーク検波に近
い検波特性が得られる。乗算手段71A及び71B、72A及び7
2Bの係数を可変させれば、検波レベルは可変できる。な
お、これらの乗算は、ソフトウェアで行われるので、検
波レベルの変更は、非常に容易である。
露光検出エリアAE1での輝度信号レベルの検出値と露
光検出エリアAE2での輝度信号レベルの検出値とを適当
に重み付け加算した値に応じて、アイリスリング18の開
閉、AGC回路８のゲインが設定される。
すなわち、加算手段73A及び73Bから、露光検出エリア
AE1での輝度信号レベルの検出値及び露光検出エリアAE2
での輝度信号レベルの検出値がそれぞれ得られる。加算
手段73A及び73Bの出力が乗算手段74A及び74Bにそれぞれ
供給される。乗算手段74A及び74Bの出力が加算手段75に
供給される。乗算手段74A及び74B、加算手段75により、
周辺部の露光検出エリアAE1の輝度信号レベルの検出値
と中心部の露光検出エリアAE2の輝度信号レベルの検出
値とが重み付け加算される。加算手段75の出力に応じ
て、アイリスリング18の開閉状態及びAGC回路８のゲイ
ンの設定がなされる。
順光状態、逆光状態、過順光状態は、ヒスト回路58A
及び58B（第７図）の出力から判別できる。
つまり、順光の状態なら、画面全体に渡って略均一な
輝度となるので、被写体部分にある露光検出エリアAE1
と周辺部にある露光検出エリアAE2とでは、輝度信号レ
ベルの分布状態が略等しくなる。すなわち、ヒスト回路
58Aの出力H1とヒスト回路58Bの出力H2との差があまり大
きくならない。
これに対して、逆光状態になると、背景が著しく明る
くなるので、輝度信号レベルが所定値以上になる部分が
周辺部にある露光検出エリアAE2に偏ってくる。また、
過順光なら、背景が著しく暗くなるので、輝度信号レベ
ルが所定値以上になる部分が被写体部分の露光検出エリ
アAE1に偏ってくる。すなわち、逆光や過順光の時に
は、ヒスト回路58Aの出力H1とヒスト回路58Bの出力H2と
の差が大きくなる。
ヒスト回路58A及び58Bの出力H1及びH2が第13図におけ
る輝度分布状態判定手段76に供給される。この輝度分布
状態判定手段76により、順光状態であるか、逆光状態で
あるか、過順光状態であるかが検出される。この輝度分
布状態判定手段76の出力により、逆光状態や過順光状態
に対応して、以下のような制御が行われる。
すなわち、この輝度分布状態判定手段76の出力によ
り、乗算手段74A及び74Bの係数が設定される。逆光や過
順光では、被写体部分の明るさに対する重み付けを行う
乗算手段74Aの係数が大きく設定され、背景部分の明る
さに対する重み付けを行う乗算手段74Bの係数が小さく
設定される。これにより、中央重点測光に近づき、逆光
状態や過順光状態でも、最適なAE制御を行なえる。
また、輝度分布状態判定手段76の出力により、露光検
出エリアAE1及び露光検出エリアAE2の位置や大きさが設
定される。つまり、順光の時には、第10図Ｂに示したよ
うに、露光検出エリアを上部と下部とに分け、下部を被
写体がある露光検出エリアAE1とし、上部を背景がある
露光検出エリアAE2とする。このようにすると、パニン
グしても、明るさの変動が生じない。逆光や過順光の時
には、第10図Ａに示したように、被写体がある露光検出
エリアAE1が中心部に配設され、背景がある露光検出エ
リアAE2が周辺部に配置される。これとともに、被写体
がある露光検出エリアAE1が小さく設定される。このよ
うにすると、より中央重点測光に近づく。
更に、輝度分布状態判定手段76の出力により、ニー回
路51の折れ点を設定するようにしても良い。つまり、逆
光の時には、第14図Ａに示すように、ニー回路51の折れ
点k1が下げられる。このようにすると、高輝度でのゲイ
ンが下げられるので、逆光状態でも、被写体が黒く沈み
込まなくなる。また、過順光の時には、第14図Ｂに示す
ように、ニー回路51の折れ点k1が上げられる。このよう
にすると、高輝度でのゲインが上げられるので、過順光
の場合でも、被写体が飽和しない。
更に、輝度分布状態判定手段76の出力に応じて制御系
全体のゲインを設定すれば、逆光状態でも被写体が黒く
沈み込まなくなるとともに、過順光の時にも被写体が飽
和しなくなる。
なお、これらの逆光状態や過順光状態に対応した制御
は全て行う必要はない。これらの制御の中から適当なも
のを組み合わせることで、逆光状態や過順光状態に対す
る問題を解決できる。
b5.AWB検出回路 ホワイトバランス制御は、赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の各色信号レベルを所定の比率になるように制御
することにより行われる。
この発明の一実施例では、フルオートホワイトバラン
ス制御と、ワンプッシュオートホワイトバランス制御と
が行なえる。フルオートホワイトバランス制御は、全体
の画面の積分値が白色であるとしてフルオートでホワイ
トバランス制御が行なわれる。
ワンプッシュオートホワイトバランスでは、第15図に
示すようなホワイトバランス検出エリアWB1が表示され
る。このホワイトバランス検出エリアWB1の位置や大き
さは、第15図Ａに示すように、自在に可変できる。第15
図Ｂに示すように、このホワイトバランス検出エリアWB
1を被写体の白い部分W1上に一致させ、ワンプッシュオ
ートホワイトバランス設定ボタンを押すと、このホワイ
トバランス検出エリアWB1からの信号に基づいて、ホワ
イトバランス制御が行われる。
ホワイトバランス検出エリアWB1の位置や大きさは可
変自在であるから、例えば服の白い柄等殆どの被写体の
白い部分を利用してホワイトバランス制御を行なえる。
したがって、ホワイトキャップ等を用いてホワイトバラ
ンス調整を行う必要はなくなる。そして、このように白
い部分を利用してホワイトバランス制御を行った場合、
全体の画面の積分値が白色であるとしてホワイトバラン
ス制御を行なう場合に比べて、正確にホワイトバランス
調整を行なえる。
なお、ホワイトバランス検出エリアを複数設定し、複
数のホワイトバランス検出エリアの中から、より黒体放
射カーブに近い部分のものを選んでホワイトバランス制
御を行うようにしても良い。
第７図において、Ｙ分離回路32からの輝度信号Ｙがゲ
ート回路61Aを介して積分回路62Aに供給される。Ｃ分離
回路33からのクロマ信号CR及びCBがゲート回路61B及び6
1Cをそれぞれを介して積分回路62B及び62Cに供給され
る。積分回路62A〜62Cの出力がAWB検出信号としてシリ
アル出力ポート29を介して、システムコントローラ12に
供給される。
ゲート回路61A〜61Cには、AWB検出エリア設定回路26
からホワイトバランス検出エリアを設定するためのゲー
ト信号が供給される。このゲート信号により、ゲート回
路61A〜61Cの開閉が制御され、ホワイトバランス検出エ
リアが設定される。オートホワイトバランスの場合に
は、このホワイトバランス検出エリアが広く設定され
る。ワンプッシュオートホワイトバランスの場合には、
被写体の白い部分に応じて、ホワイトバランス検出エリ
アが可変設定される。
システムコントローラ12には、輝度信号Ｙ及びクロマ
信号CR及びCBの積分値が供給される。この輝度信号Ｙ及
びクロマ信号CR及びCBから、以下のようにして、ホワイ
トバランス制御が行われる。
輝度信号Ｙ、クロマ信号CR及びCBの積分値を、それぞ
れ、IN（Ｙ）、IN（CR）及びIN（CB）とする。輝度信号
Ｙの積分値IN（Ｙ）から、クロマ信号CR及びCBの積分値
IN（CR）及びIN（CB）を減算すれば、以下のように緑
（Ｇ）色信号の積分値IN（Ｇ）が算出される。すなわ
ち、 IN（Ｙ）−IN（CR）−IN（CB） ＝IN（3G＋2R＋2B）−IN（2R−Ｇ）−IN（2B−Ｇ） ＝IN（5G） クロマ信号CRの積分値IN（CR）から、上述のようにし
て求められた緑（Ｇ）の色信号の積分値IN（Ｇ）を加算
すれば、赤（Ｒ）の色信号の積分値IN（Ｒ）が算出され
る。すなわち、 IN（CR）＋IN（Ｇ） ＝IN（2R−Ｇ）＋IN（Ｇ） ＝IN（2R） クロマ信号CBの積分値IN（CB）から、上述のようにし
て求められた緑（Ｇ）の色信号の積分値IN（Ｇ）を加算
すれば、青（Ｂ）の色信号の積分値IN（Ｂ）が算出され
る。すなわち、 IN（CB）＋IN（Ｇ） ＝IN（2B−Ｇ）＋IN（Ｇ） ＝IN（2B） このようにして求められた３原色信号Ｒ、Ｇ、Ｂのレ
ベルの積分値が所定の比率になるように、各３原色信号
Ｒ、Ｇ、Ｂのゲインが設定される。
c.乗換フィルタについて 前述したように、この発明の一実施例では、第７図に
おけるＹ分離回路32でCCD撮像素子２からの輝度信号か
らディジタル輝度信号Ｙが形成される。また、このＹ分
離回路32で、サンプリング周波数の変換が行われる。
すなわち、前述したように、ディジタル輝度信号のサ
ンプリング周波数は、CCD撮像素子２として１ライン510
画素のものを用いた場合には（8/3）fscあり、CCD撮像
素子２として１ライン760画素のものを用いた場合には4
fscある。
そして、オプティカルディテクタ11内では、サンプリ
ング周波数2fSCで信号処理が行われる。したがって、Ｙ
分離回路32で、サンプリング周波数（8/3）fSCからサン
プリング周波数2fSCへの変換、又は、サンプリング周波
数4fSCからサンプリング周波数2fSCへの変換が行われ
る。
このように、サンプリング周波数の変換を行う場合、
折り返し歪みが発生する可能性がある。つまり、例えば
CCD撮像素子２として１ライン760画素のものを用いた場
合には、サンプリング周波数が4fscになるので、第16図
Ａに示すように、撮像信号中には周波数2fscまでの輝度
信号成分が含まれる。このような信号をサンプリング周
波数2fscでリサンプルすると、第14図Ｂに示すように、
周波数fscを中心として折り返し歪みが発生する。特
に、この場合、サンプリング周波数を4fscから2fscに変
換すると、周波数2fscの高域成分が直流成分に折り返
し、評価値に大きな誤差が生じる可能性がある。
したがって、Ｙ分離回路32でサンプリング周波数の変
換を行う際には、特に低域に折り返す高域成分を抑圧す
る必要がある。
c1.Y分離回路の構成 第17図及び第18図は、Ｙ分離回路32の構成を示すもの
である。第17図は、CCD撮像素子２として１ライン510画
素のものを用いた場合を示し、第18図は、CCD撮像素子
２として１ライン760画素のものを用いた場合を示す。
第17図において、入力端子81にCCD撮像素子２からの
ディジタル撮像信号が供給される。このディジタル撮像
信号が加算器82に供給されるとともに、遅延回路83を介
して加算器82に供給される。加算器82で、互いに１サン
プル異なる信号が加算される。これにより、前述したよ
うに、ディジタル輝度信号Ｙが形成される。
このディジタル輝度信号Ｙが乗換フィルタ84に供給さ
れる。CCD撮像素子２として１ライン510画素のものを用
いた場合には、乗換フィルタ84に周波数（8/3fsc）のク
ロックと周波数4fscのクロックが供給される。乗換フィ
ルタ84で、サンプリング周波数が（8/3）fscから4fscに
変換されるとともに、周波数（4/3）fscを中心とする周
波数成分が除去される。
乗換フィルタ84の出力がリサンプル回路85に供給され
る。リサンプル回路85には、周波数2fscのクロックが供
給される。リサンプル回路85で、乗換フィルタ84から出
力される周波数4fscのディジタル輝度信号が周波数2fsc
のクロックでリサンプルされる。リサンプル回路85の出
力が出力端子86から取り出される。
CCD撮像素子２として１ライン760画素のものを用いた
場合には、第18図に示すように、乗換フィルタ84に周波
数4fscのクロックが供給される。乗換フィルタ84で周波
数2fscを中心とする周波数成分が除去される。リサンプ
ル回路85で、乗換フィルタ84から出力される周波数4fsc
のディジタル輝度信号が周波数2fscのクロックでリサン
プルされる。
c2.1ライン510画素のCCD撮像素子を用いた場合の乗換フ
ィルタの構成 第１図及び第２図は、乗換フィルタ84の構成を示すも
のである。この乗換フィルタ84は、前述したように、CC
D撮像素子２として１ライン510画素のものを用いた場合
には、サンプリング周波数を（8/3）fscから4fscに変換
するとともに、周波数（4/3）fscを中心とする周波数成
分を除去する。CCD撮像素子２として１ライン760画素の
ものを用いた場合には、周波数2fscを中心とする周波数
成分を除去する。
第１図は、CCD撮像素子２として１ライン510画素のも
のを用いた場合を示すものである。この場合には、入力
端子91に、CCD撮像素子２からのディジタル輝度信号
A1、A2、A3…が供給される。第１図に示す乗換フィルタ
84で、このディジタル輝度信号A1、A2、A3…から、デー
タ（A1＋A2）、2A2、2A3、（A3＋A4）、2A4、…が順次
形成される。
このようなデータ出力は、（8/3）fscのディジタル信
号を周波数8fscでオーバーサンプリングし、このオーバ
ーサンプリングしたディジタル信号を、 なる特性のフィルタを介して取り出し、これを周波数4f
scでリサンプルしたのと等価な出力である。
つまり、第19図Ａに示すようなサンプリング周波数
（8/3）fscのディジタル信号A1、A2、A3…が入力された
とする。これを、周波数8fscでオーバーサンプリングし
たとすると、第19図Ｂに示すように、ディジタル信号
A1、a1、a2、A2、a3、a4、A3、a5、a6…が得られる。こ
のディジタル信号のうち、データa1、a2、a3、a4、a5、
a6…は０である。
この第19図Ｂに示す8fscでオーバーサンプリングした
ディジタル信号を、式に示す伝達関数のフィルタを介
して出力させると、ディジタルデータD1、d1、D2、d2、
D3、d3、…が以下のように得られる。
D1＝（A1＋2a1＋2a2＋A2）/6 d1＝（a1＋2a2＋2A2＋a3）/6 D2＝（a2＋2A2＋2a3＋A4）/6 d2＝（A2＋2a3＋2a4＋A3）/6 D3＝（a3＋2a4＋2A3＋a5）/6 d3＝（a4＋2A3＋2a5＋a6）/6 なお、1/6は全体ゲインを決めているので省略する。
そして、データa1、a2、a3、a4、a5、a6…は０であるか
ら、 このようなディジタル信号をサンプリング周波数4fsc
でリサンプルすると、第19図Ｃに示すようなディジタル
信号D1、D2、D3、D4…が得られる。
第１図において、入力端子91にサンプリング周波数
（8/3）fscのディジタル輝度信号が供給される。クロッ
ク入力端子92に周波数（8/3）fscのクロックが供給され
る。クロック入力端子93に周波数4fscのクロックが供給
される。
入力端子91からのディジタル信号がＤフリップフロッ
プ94のデータ入力端に供給される。Ｄフリップフロップ
94からの出力がスイッチ回路95のａ側入力端に供給され
るとともに、Ｄフリップフロップ96のデータ入力端に供
給される。Ｄフリップフロップ94のクロック入力端に
は、クロック入力端子92から周波数（8/3）fscのクロッ
クが供給される。Ｄフリップフロップ96のクロック入力
端には、インバータ97を介して、周波数（8/3）fscクロ
ックが供給される。Ｄフリップフロップ96の出力がスイ
ッチ回路98のａ側入力端に供給される。
スイッチ回路95の出力がＤフリップフロップ99のデー
タ入力端に供給される。Ｄフリップフロップ99の出力が
加算器101の一方の入力端に供給されるとともに、スイ
ッチ回路95のｂ側入力端に供給される。
スイッチ回路98の出力がＤフリップフロップ100のデ
ータ入力端に供給される。Ｄフリップフロップ100の出
力が加算器101の他方の入力端に供給されるとともに、
スイッチ回路98のｂ側入力端に供給される。Ｄフリップ
フロップ99及び100のクロック入力端には、クロック入
力端子93から周波数4fscのクロックが供給される。
加算器101の出力がＤフリップフロップ102のデータ入
力端に供給される。Ｄフリップフロップ102のクロック
入力端には、クロック入力端子93から周波数4fscのクロ
ックが供給される。Ｄフリップフロップ102の出力が出
力端子103から取り出される。
クロック入力端子92からクロックがＤフリップフロッ
プ104のデータ入力端子に供給される。Ｄフリップフロ
ップ104の出力がＤフリップフロップ105のデータ入力端
子に供給される。Ｄフリップフロップ105の出力がＤフ
リップフロップ106のデータ入力端に供給される。Ｄフ
リップフロップ104〜106のクロック入力端には、クロッ
ク入力端子93から周波数4fscのクロックが供給される。
Ｄフリップフロップ105の出力がスイッチ制御信号とし
てスイッチ回路98に供給される。Ｄフリップフロップ10
6の出力がスイッチ制御信号としてスイッチ回路95に供
給される。
入力端子91からは、第20図Ｃに示すように、ディジタ
ル信号A1、A2、A3…が供給される。この入力端子91から
のディジタル信号A1、A2、A3…が周波数（8/3）fscのク
ロック（第20図Ａ）の立ち上がりで、Ｄフリップフロッ
プ94に取り込まれる。Ｄフリップフロップ94からは、第
20図Ｄに示すようなタイミングでディジタル信号A1、
A2、A3…が出力される。このＤフリップフロップ94の出
力がスイッチ回路95のａ側入力端に供給される。
クロック入力端子92に供給される周波数（8/3）fscの
クロックは、第20図Ａに示すように、デューティ比が33
％とされている。このクロックが第20図Ｂに示すよう
に、インバータ97で反転される。この反転された周波数
（8/3）fscのクロック（第20図Ｂ）の立ち上がりで、Ｄ
フリップフロップ94からの出力データ（第20図Ｄ）がＤ
フリップフロップ96に取り込まれる。Ｄフリップフロッ
プ96からは、第20図Ｅに示すタイミングでディジタル信
号A1、A2、A3…が出力される。このＤフリップフロップ
96の出力がスイッチ回路98のａ側入力端に供給される。
第20図Ｄ及び第20図Ｅに示すように、Ｄフリップフロ
ップ96から出力されるディジタル信号のタイミングは、
Ｄフリップフロップ94から出力されるディジタル信号の
タイミングに対して、（8/3）fscで（1/3）クロック分
遅れている。
クロック入力端子92からの周波数（8/3）fscのクロッ
ク（第20図Ａ）は、クロック入力端子93からの周波数4f
scのクロック（第20図Ｆ）の立ち上がりでＤフリップフ
ロップ104に取り込まれる。Ｄフリップフロップ104から
は第20図Ｇに示すような信号が出力される。このＤフリ
ップフロップ104の出力がクロック入力端子93からの周
波数4fscのクロック（第20図Ｆ）の立ち上がりでＤフリ
ップフロップ105に取りまれる。Ｄフリップフロップ105
からは第20図Ｈに示すような信号が出力される。Ｄフリ
ップフロップ105の出力がクロック入力端子93からの周
波数4fscのクロック（第20図Ｆ）の立ち上がりでＤフリ
ップフロップ106に取り込まれる。Ｄフリップフロップ1
06からは第20図Ｉに示すような信号が出力される。
Ｄフリップフロップ105の出力（第20図Ｈ）により、
第20図Ｋに示すように、スイッチ回路98が切替えられ
る。スイッチ回路98は、第20図Ｋに示すように、Ｄフリ
ップフロップ105の出力がローレベルの時にはａ側に切
替えられ、Ｄフリップフロップ105の出力がハイレベル
の時にはｂ側に切替えられる。
Ｄフリップフロップ106の出力（第20図Ｉ）により、
第20図Ｊに示すように、スイッチ回路95が切替えられ
る。Ｄフリップフロップ106の出力がローレベルの時に
は、スイッチ回路95がａ側に切替えられ、Ｄフリップフ
ロップ106の出力がハイレベルの時には、スイッチ回路9
5がｂ側に切替えられる。
時点T0で、第20図Ｃに示すように、入力端子91にデー
タA1が供給されると、周波数（8/3）fscで１クロック遅
れた時点T1で、第20図Ｄに示すように、Ｄフリップフロ
ップ94からデータA1が出力される。このデータA1が周波
数（8/3）fscで更に（1/3）クロック遅れた時点T2で、
第20図Ｅに示すように、Ｄフリップフロップ96に取り込
まれる。
周波数4fscのクロック（第20図Ｆ）が立ち上がる時点
t1で、スイッチ回路95の出力がＤフリップフロップ99に
取り込まれ、スイッ回路98の出力がＤフリップフロップ
100に取り込まれる。
時点t1では、第20図Ｊ及び第20図Ｋに示すように、ス
イッチ回路95及びスイッチ回路98が共にａ側に切替えら
れている。したがって、第20図Ｌに示すように、Ｄフリ
ップフロップ99には、この時Ｄフリップフロップ94から
出力されているデータA1が取り込まれる。また、第20図
Ｍに示すように、Ｄフリップフロップ100には、この時
Ｄフリップフロップ96から出力されているデータA1が取
り込まれる。
周波数（8/3）fscのクロックが立ち上がる時点T3か
ら、第20図Ｄに示すように、Ｄフリップフロップ94から
データA2が出力される。これから（8/3）fscのクロック
で（1/3）クロック遅れた時点T4から、第20図Ｅに示す
ように、Ｄフリップフロップ96からデータA2が出力され
る。
周波数4fscのクロック（第20図Ｆ）が立ち上がる時点
t2で、スイッチ回路95の出力がＤフリップフロップ99に
取り込まれ、スイッ回路98の出力がＤフリップフロップ
100に取り込まれる。
時点t2では、第20図Ｊ及び第20図Ｋに示すように、ス
イッチ回路95がａ側に切替えられ、スイッチ回路98がｂ
側に切替えられている。したがって、第20図Ｌに示すよ
うに、Ｄフリップフロップ99には、この時Ｄフリップフ
ロップ94から出力されているデータA2が取り込まれる。
また、第20図Ｍに示すように、Ｄフリップフロップ100
には、Ｄフリップフロップ100に蓄えられていたデータA
1が再び取り込まれる。
Ｄフリップフロップ99の出力とＤフリップフロップ10
0の出力とが加算器101で加算される。Ｄフリップフロッ
プ99からデータA2が出力され、Ｄフリップフロップ100
からはデータA1が出力されているので、第20図Ｎに示す
ように、加算器101でデータ（A1＋A2）が求められる。
周波数（8/3）fscのクロックが立ち上がる時点T5か
ら、第20図Ｄに示すように、Ｄフリップフロップ94から
データA3が出力される。
周波数4fscのクロック（第20図Ｆ）が立ち上がる時点
t3で、スイッチ回路95の出力がＤフリップフロップ99に
取り込まれ、スイッ回路98の出力がＤフリップフロップ
100に取り込まれる。
時点t3では、第20図Ｊ及び第20図Ｋに示すように、ス
イッチ回路95がｂ側に切替えられ、スイッチ回路98がａ
側に切替えられている。したがって、第20図Ｌに示すよ
うに、Ｄフリップフロップ99には、Ｄフリップフロップ
99に蓄えられていたデータA2が再び取り込まれる。ま
た、第20図Ｍに示すように、Ｄフリップフロップ100に
は、この時スイッチ回路98から出力されているデータA2
が取り込まれる。
Ｄフリップフロップ99からデータA2が出力され、Ｄフ
リップフロップ100からはデータA2が出力されるので、
第20図Ｍに示うように、加算器101でデータ2A2が求めら
れる。
反転された周波数（8/3）fscのクロックが立ち上がる
時点T6から、第20図Ｅに示すように、Ｄフリップフロッ
プ94からデータA3が出力される。
周波数4fscのクロック（第20図Ｆ）が立ち上がる時点
t4で、スイッチ回路95の出力がＤフリップフロップ99に
取り込まれ、スイッ回路98の出力がＤフリップフロップ
100に取り込まれる。
時点t4では、第20図Ｊ及び第20図Ｋに示すように、ス
イッチ回路95及びスイッチ回路98が共にａ側に切替えら
れている。したがって、第20図Ｌに示すように、Ｄフリ
ップフロップ99には、この時スイッチ回路95から出力さ
れているデータA3が取り込まれる。また、第20図Ｍに示
すように、Ｄフリップフロップ100には、この時スイッ
チ回路98から出力されているデータA3が取り込まれる。
Ｄフリップフロップ99からデータA3が出力され、Ｄフ
リップフロップ100からはデータA3が出力されるので、
第20図Ｎに示すように、加算器101でデータ2A3が求めら
れる。
周波数（8/3）fscのクロックが立ち上がる時点T7か
ら、第20図Ｄに示すように、Ｄフリップフロップ94から
データA4が出力される。反転された周波数（8/3）fscの
クロックが立ち上がる時点T8から、第20図Ｅに示すよう
に、Ｄフリップフロップ94からデータA4が出力される。
周波数4fscのクロック（第20図Ｆ）が立ち上がる時点
t5で、スイッチ回路95の出力がＤフリップフロップ99に
取り込まれ、スイッ回路98の出力がＤフリップフロップ
100に取り込まれる。
時点t5では、第20図Ｊ及び第20図Ｋに示すように、ス
イッチ回路95がａ側に切替えられ、スイッチ回路98がｂ
側に切替えられている。したがって、第20図Ｌに示すよ
うに、Ｄフリップフロップ99には、この時Ｄフリップフ
ロップ94から出力されているデータA4が取り込まれる。
また、第20図Ｍに示すように、Ｄフリップフロップ100
には、Ｄフリップフロップ100に蓄えられていたデータA
3が再び取り込まれる。
Ｄフリップフロップ99の出力とＤフリップフロップ10
0の出力とが加算器101で加算される。Ｄフリップフロッ
プ99からデータA4が出力され、Ｄフリップフロップ100
からはデータA3が出力されているので、第20図Ｎに示す
ように、加算器101でデータ（A3＋A4）が求められる。
以下、同様の動作が繰り返される。
第20図Ｎに示すように、加算器101からは、データ（A
1＋A2）、2A2、2A3、（A3＋A4）…が順次得られる。こ
の加算器101の出力がＤフリップフロップ102を介して、
第20図Ｏに示すように取り出される。
c3.1ライン760画素のCCD撮像素子を用いた場合の乗換フ
ィルタの構成 第２図は、CCD撮像素子２として１ライン760画素のも
のを用いた場合の構成を示すものである。この場合に
は、入力端子91にサンプリング周波数4fscのディジタル
信号が供給される。クロック入力端子92には、周波数4f
scのクロックが供給される。スイッチ回路95及び98はａ
側に固定される。また、Ｄフリップフロップ96のクロッ
ク入力端には、クロック入力端子92からの周波数4fscの
クロックが供給される。他の構成は、前述のCCD撮像素
子２として１ライン510画素のものを用いた場合の構成
と同じである。
この場合には、入力端子91に、CCD撮像素子２からの
ディジタル輝度信号B1、B2、B3…が供給される。第２図
に示す乗換フィルタ84で、このディジタル輝度信号B1、
B2、B3…から、データ（B1＋B2）、（B2＋B3）、（B3＋
B4）…が順次形成される。このデータ出力は、4fscのデ
ィジタル信号を、伝達関数Ｈ（Ｚ）が なる特性のフィルタを介して取り出したものである。
第２図において、入力端子91に、第21図Ｂに示すよう
なディジタル輝度信号B1、B2、B3…が供給される。クロ
ック入力端子92に、第21図Ａに示すように周波数4fscの
クロックが供給される。この入力端子91からのディジタ
ル輝度信号が周波数4fscのクロック（第21図Ａ）の立ち
上がりで、Ｄフリップフロップ94に取り込まれる。Ｄフ
リップフロップ94からは、第21図Ｃに示すようなタイミ
ングでディジタル信号B1、B2、B3…が出力される。
このＤフリップフロップ94の出力が周波数4fscのクロ
ック（第21図Ａ）の立ち上がりで、Ｄフリップフロップ
96に取り込まれる。Ｄフリップフロップ96からは、第21
図Ｄに示すようなタイミングでディジタル信号B1、B2、
B3…が出力される。
第21図Ｃ及び第21図Ｄに示すように、Ｄフリップフロ
ップ94の出力は、Ｄフリップフロップ96の出力に対して
１クロック遅延される。スイッチ回路95及び98は、第21
図Ｅ及び第21図Ｆに示すように共にａ側に切替えられて
いるので、このＤフリップフロップ94及び96の出力が周
波数4fscのクロック（第21図Ａ）の立ち上がりで、Ｄフ
リップフロップ99及び100にそれぞれ取り込まれる。
Ｄフリップフロップ99及び100からは、第21図Ｇ及び
第21図Ｈに示すようなタイミングでディジタル信号B1、
B2、B3…が出力される。このＤフリップフロップ99及び
100の出力が加算器101で加算される。これにより、第21
図Ｉに示すように、データ（B1＋B2）、（B2＋B3）、B3
＋B4）…が順次形成される。このデータ（B1＋B2）、
（B2＋B3）、（B3＋B4）…が第21図Ｊに示すように、Ｄ
フリップフロップ102を介して出力端子103から取り出さ
れる。
c4.Y分離回路の特性 第22図は、CCD撮像素子２として１ライン510画素のも
のを用いた場合のＹ分離回路32の特性を示すものであ
る。この場合には、前述したように、乗換フィルタ84
は、サンプリング周波数（8/3）fscのディジタル信号を
周波数8fscでオーバーサンプリングした信号に対して、
伝達関数がＨ（Ｚ）が なる特性となる。したがって、Ｙ分離回路32全体では、
第22図に示すような特性となる。第22図に示す特性から
分かるように、このＹ分離回路32では、低域成分に折り
返す（4/3）fscの成分が除去されている。
第23図は、CCD撮像素子２として１ライン510画素のも
のを用いた場合のＹ分離回路32の特性を示すものであ
る。この場合には、前述したように、乗換フィルタ84
は、サンプリング周波数4fscのディジタル信号に対し
て、 なる特性となる。したがって、Ｙ分離回路32全体では、
第23図に示すような特性が得られる。第23図に示す特性
から分かるように、低域成分に折り返す2fscの成分を除
去することができる。
〔発明の効果〕
この発明によれば、１ライン510画素のCCD撮像素子を
用いた場合には、フリップフロップ96で位相の異なる入
力データが形成され、スイッチ回路95及び98を制御して
入力データ及び位相の異なる入力データ信号と、前回ま
でフリップフロップ99及び100にそれぞれ蓄えられてい
たデータとが選択的にフリップフロップ99及び100にそ
れぞれ取り込まれる。そして、フリップフロップ99及び
100の出力が加算器101で加算される。これにより、サン
プリング周波数（8/3fsc）のディジタル信号をサンプリ
ング周波数4fscと公倍数の関係にある周波数8fscでオー
バーサンプリングし、 で示す伝達関数のフィルタを介したのと等価な出力が得
られる。
なお、周波数8fscでオーバーサンプリングして、周波
数4fscでリサンプルした時のデータを得るようにしてい
るので、周波数8fscで動作させなければならない部分は
無く、高速素子を用いる必要がない。
また、スイッチ回路95及び98を固定させておけば、１
ライン760画素のCCD撮像素子２の出力を、 なる特性のフィルタを介されたデータが得られる。した
がって、画素数の異なるCCD撮像素子２に対して、共通
なハードウェアを用いることができる。
【図面の簡単な説明】
第１図は１ライン510画素のCCD撮像素子を用いた場合の
乗換フィルタの構成を示すブロック図，第２図は１ライ
ン760画素のCCD撮像素子を用いた場合の乗換フィルタの
構成を示すブロック図，第３図はこの発明が適用できる
ビデオカメラの一例の全体構成を示すブロック図，第４
図はこの発明が適用できるビデオカメラにおけるレンズ
構成の説明に用いる側面図，第５図はこの発明が適用で
きるビデオカメラにおける撮像素子の画素配列の説明に
用いる略線図，第６図はこの発明が適用できるビデオカ
メラにおけるオプティカルディテクタの説明に用いるタ
イミング図，第７図はこの発明が適用できるビデオカメ
ラにおけるオプティカルディテクタの構成を示すブロッ
ク図，第８図はコアリングの説明に用いる波形図，第９
図は高輝度圧縮の説明に用いる波形図，第10図は露光検
出エリアの説明に用いる略線図，第11図はニー回路の説
明に用いるグラフ，第12図はヒスト回路の説明に用いる
略線図及び波形図，第13図は自動露光制御の説明に用い
る機能ブロック図，第14図はニー回路の制御の説明に用
いるグラフ，第15図はワンプッシュオートホワイトバラ
ンスの説明に用いる略線図，第16図はＹ分離回路の説明
に用いるスペクトラム図，第17図は１ライン510画素のC
CD撮像素子を用いた場合のＹ分離回路の構成を示すブロ
ック図，第18図は１ライン760画素のCCD撮像素子を用い
た場合のＹ分離回路の構成を示すブロック図，第19図は
乗換フィルタの説明に用いる略線図，第20図は１ライン
510画素のCCD撮像素子を用いた場合の乗換フィルタの説
明に用いるタイミング図，第21図は１ライン760画素のC
CD撮像素子を用いた場合の乗換フィルタの説明に用いる
タイミング図，第22図は１ライン510画素のCCD撮像素子
を用いた場合のＹ分離回路の説明に用いる周波数特性
図，第23図は１ライン760画素のCCD撮像素子を用いた場
合のＹ分離回路の説明に用いる周波数特性図である。 図面における主要な符号の説明 11:オプティカルディテクタ， 32:Y分離回路,84:乗換フィルタ， 85:リサンプル回路， 94,96,99,100,102,104〜106:Dフリップフロップ， 95,98:スイッチ回路， 101:加算器。
フロントページの続き (72)発明者 加藤 文昭 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 廣田 克明 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 平１−261908（ＪＰ，Ａ) 特開 昭64−80137（ＪＰ，Ａ) 特開 昭63−197112（ＪＰ，Ａ) 特開 昭64−77331（ＪＰ，Ａ) 特開 昭64−77330（ＪＰ，Ａ) 特開 平１−259689（ＪＰ，Ａ) 特開 昭63−86932（ＪＰ，Ａ) 特開 昭63−261912（ＪＰ，Ａ) 特開 昭63−26119（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 17/00 - 17/08 H04N 5/335

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】入力ディジタル信号の位相を所定量遅延さ
    せる遅延手段と、上記入力ディジタル信号のサンプリン
    グ周波数を乗せ換えるための第１のフリップフロップ
    と、上記遅延手段を介して入力される入力側のデータと
    上記第１のフリップフロップから出力される帰還側のデ
    ータとを選択して上記第１のフリップフロップに供給す
    る第１のスイッチ手段とからなる第１の経路と、 上記入力ディジタル信号のサンプリング周波数を乗せ換
    えるための第２のフリップフロップと、上記入力ディジ
    タル信号が入力される入力側のデータと上記第２のフリ
    ップフロップから出力される帰還側のデータとを選択し
    て上記第２のフリップフロップに供給する第２のスイッ
    チ手段とからなる第２の経路と、 上記第１の経路を介された入力ディジタル信号と、上記
    第２の経路を介された入力ディジタル信号とを加算する
    加算手段と、 上記入力ディジタル信号のサンプリング周波数と等しい
    サンプリング周波数で出力ディジタル信号を出力させる
    ときには、上記第１のスイッチ手段及び上記第２のスイ
    ッチ手段を上記入力側に固定させるように制御し、上記
    入力ディジタル信号のサンプリング周波数と異なるサン
    プリング周波数で出力させるときには、出力ディジタル
    信号のサンプリング周波数のクロックで上記入力ディジ
    タル信号のサンプリング周波数のクロックを取り込んで
    生成されたスイッチ制御信号を互いに異なる位相で上記
    第１及び第２のスイッチ制御手段に与えて上記第１及び
    第２のスイッチ手段を制御するスイッチ制御手段と を備えるようにしたサンプリング周波数乗換フィルタ回
    路。
JP02047010A 1990-02-27 1990-02-27 サンプリング周波数乗換フィルタ回路 Expired - Fee Related JP3143907B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP02047010A JP3143907B2 (ja) 1990-02-27 1990-02-27 サンプリング周波数乗換フィルタ回路
KR1019910002780A KR0184887B1 (ko) 1990-02-27 1991-02-21 샘플링 주파수 승환 필터 회로
US07/660,016 US5144450A (en) 1990-02-27 1991-02-25 Auto focus frequency conversion filter for ccd imagers having different numbers of pixels
EP91400542A EP0449682B1 (en) 1990-02-27 1991-02-27 A sampling frequency conversion filter
DE69122981T DE69122981T2 (de) 1990-02-27 1991-02-27 Filter zur Änderung der Abtastfrequenz

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02047010A JP3143907B2 (ja) 1990-02-27 1990-02-27 サンプリング周波数乗換フィルタ回路

Publications (2)

Publication Number Publication Date
JPH03249813A JPH03249813A (ja) 1991-11-07
JP3143907B2 true JP3143907B2 (ja) 2001-03-07

Family

ID=12763200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02047010A Expired - Fee Related JP3143907B2 (ja) 1990-02-27 1990-02-27 サンプリング周波数乗換フィルタ回路

Country Status (5)

Country Link
US (1) US5144450A (ja)
EP (1) EP0449682B1 (ja)
JP (1) JP3143907B2 (ja)
KR (1) KR0184887B1 (ja)
DE (1) DE69122981T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221961B1 (en) 1997-06-19 2001-04-24 Mitsui Chemicals, Inc. Molding resin composition

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395184B2 (ja) * 1991-01-25 2003-04-07 ソニー株式会社 ビデオカメラ
US6512791B1 (en) * 1991-05-15 2003-01-28 Canon Kabushiki Kaisha Image processing apparatus having means for controlling exposure using an orthogonal transformation coefficient
US5694168A (en) * 1991-09-04 1997-12-02 Fuji Photo Film Co., Ltd. Auto focus control device and method including selecting a zone for detecting an evaluative value for focusing in accordance with photographing direction
GB9121504D0 (en) * 1991-10-10 1991-11-27 Snell & Wilcox Ltd Signal sampling
JPH05292382A (ja) * 1992-04-15 1993-11-05 Sony Corp オートフォーカス装置
EP0679021B1 (en) * 1994-04-19 2010-12-15 Eastman Kodak Company Automatic camera exposure control using variable exposure index CCD sensor
US5874994A (en) * 1995-06-30 1999-02-23 Eastman Kodak Company Filter employing arithmetic operations for an electronic sychronized digital camera
US5926209A (en) * 1995-07-14 1999-07-20 Sensormatic Electronics Corporation Video camera apparatus with compression system responsive to video camera adjustment
US6657668B1 (en) * 1997-11-19 2003-12-02 Ricoh Company, Ltd. Method, system, and computer readable medium for controlling automatic focusing of a digital camera
JP5132507B2 (ja) * 2008-09-26 2013-01-30 オリンパス株式会社 焦点検出装置およびカメラシステム
US8049811B2 (en) * 2009-01-28 2011-11-01 Board Of Regents, The University Of Texas System Automatic focusing apparatus and method for digital images using automatic filter switching
JP5271165B2 (ja) * 2009-06-15 2013-08-21 富士フイルム株式会社 撮影装置および撮影制御方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660767A (en) * 1969-12-18 1972-05-02 Matsushita Electric Ind Co Ltd Frequency divider circuit system
US4355228A (en) * 1978-03-06 1982-10-19 Artek Systems Corporation Image analyzer with light pen or the like and shading corrector
NL8204728A (nl) * 1982-12-07 1984-07-02 Philips Nv Televisieschakeling voor raster- en lijnfrekwentieverdubbeling en beelddeelvergroting.
JPS60183876A (ja) * 1984-03-02 1985-09-19 Konishiroku Photo Ind Co Ltd ビデオカメラのオ−トフオ−カス装置
US4845437A (en) * 1985-07-09 1989-07-04 Minolta Camera Kabushiki Kaisha Synchronous clock frequency conversion circuit
JPS6319830U (ja) * 1986-07-18 1988-02-09
JP2592810B2 (ja) * 1986-09-30 1997-03-19 株式会社東芝 サンプルレート変換回路
JP2611269B2 (ja) * 1987-10-23 1997-05-21 ソニー株式会社 固体撮像装置の信号処理装置
JP2696901B2 (ja) * 1988-04-08 1998-01-14 ソニー株式会社 サンプリング周波数変換回路
JP2584019B2 (ja) * 1988-06-17 1997-02-19 富士写真フイルム株式会社 カメラおよびその合焦制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221961B1 (en) 1997-06-19 2001-04-24 Mitsui Chemicals, Inc. Molding resin composition

Also Published As

Publication number Publication date
US5144450A (en) 1992-09-01
JPH03249813A (ja) 1991-11-07
DE69122981D1 (de) 1996-12-12
DE69122981T2 (de) 1997-03-06
EP0449682B1 (en) 1996-11-06
EP0449682A1 (en) 1991-10-02
KR0184887B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
JP2822256B2 (ja) ビデオカメラの露光補正装置
US5767899A (en) Image pickup device
US5235428A (en) Auto-focus system for video camera
JP3143907B2 (ja) サンプリング周波数乗換フィルタ回路
US5182636A (en) Color video camera with auto-white balance control
JPS63158982A (ja) 固体テレビカメラ装置
KR100254962B1 (ko) 포커스 검출 신호 발생 장치
KR100504974B1 (ko) 자동-아이리스제어에사용되는브라이트니스정보를용이하게추출가능한비디오카메라장치
JP2979567B2 (ja) ビデオカメラの露光補正装置
JP3057257B2 (ja) ディジタルフィルタ
JPH03243072A (ja) オートフォーカス回路
JP2005051393A (ja) 撮像装置
JPH05183805A (ja) 撮像装置
JP3410638B2 (ja) ビデオカメラシステム
JP3000576B2 (ja) 撮像装置
JP3507110B2 (ja) 映像信号処理装置
JPH03238981A (ja) ディジタル信号レベル検出回路
JP4214558B2 (ja) 撮像装置
JP3484059B2 (ja) カラービデオカメラ
JPH0630303A (ja) 輪郭補正装置及び中心周波数可変型バンドパスフィルタ
JP2005051394A (ja) 撮像装置および撮像方法
Wang et al. New color image processor for the video camera
JPH11168643A (ja) 映像信号処理方法及び映像信号処理装置
JPH0955951A (ja) ビデオカメラ
JPH06197360A (ja) 撮像装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080105

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees