KR0184887B1 - 샘플링 주파수 승환 필터 회로 - Google Patents

샘플링 주파수 승환 필터 회로 Download PDF

Info

Publication number
KR0184887B1
KR0184887B1 KR1019910002780A KR910002780A KR0184887B1 KR 0184887 B1 KR0184887 B1 KR 0184887B1 KR 1019910002780 A KR1019910002780 A KR 1019910002780A KR 910002780 A KR910002780 A KR 910002780A KR 0184887 B1 KR0184887 B1 KR 0184887B1
Authority
KR
South Korea
Prior art keywords
output
circuit
flip
frequency
flop
Prior art date
Application number
KR1019910002780A
Other languages
English (en)
Inventor
아끼히로 기꾸찌
도시하루 곤도
다까시 고하시
후미아끼 가또
가쯔아끼 히로따
Original Assignee
오오가 노리오
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼 가이샤 filed Critical 오오가 노리오
Application granted granted Critical
Publication of KR0184887B1 publication Critical patent/KR0184887B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0102—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/63—Control of cameras or camera modules by using electronic viewfinders
    • H04N23/633—Control of cameras or camera modules by using electronic viewfinders for displaying additional information relating to control or operation of the camera
    • H04N23/635—Region indicators; Field of view indicators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/673—Focus control based on electronic image sensor signals based on contrast or high frequency components of image signals, e.g. hill climbing method
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H04N25/136—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements using complementary colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Automatic Focus Adjustment (AREA)
  • Color Television Image Signal Generators (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 예들들면 1 라인 760 화소의 CCD 촬상소자(샘플링 주파수 4fsc)에서 얻어지는 디지탈신호와, 1 라인 510 화소의 CCD 촬상소자(샘플링 주파수 (8/3)fsc)에서 얻어지는 디지탈 신호를, 동일 샘플링 주파수의 디지탈신호로서 처리할 수 있도록 하기 위한 샘플림 주파수 승환필터에 관한 것이다.
종래의 오토 포커스회로에서는 CCD 촬상소자에서의 휘도 신호중, 중고역 성분을 취출하는데 아날로그의 고주파 통과 필터가 사용되고 있다. 그런데, 아날로그회로는 온도특성이 양호하지 않고, 소형화가 곤란하나, 그래서 CCD 촬상소자에서의 비디오 신호를 디지탈화하고, 오토 포커스 제어를 디지탈 회로로서 행하도록 한 것이 제안되어 있다.

Description

샘플링 주파수 승환필터회로
제1도는 1 라인 510 화소의 CCD 촬상소자를 사용한 경우의 승환필터의 구성을 나타내는 블럭도.
제2도는 1 라인 760 화소의 CCD 촬상소자를 사용한 경우의 승환필터의 구성을 나타내는 블럭도.
제3도는 본 발명을 적용할 수 있는 비디오 카메라의 일예의 전체구성을 나타내는 블럭도.
제4도는 본 발명을 적용할 수 있는 카메라에 있어서 렌즈구성의 설명에 사용하는 측면도.
제5도는 본 발명을 적용할 수 있는 비디오 카메라에 있어서 촬상소자의 화소배열의 설명에 사용하는 약선도.
제6a 및 6b도는 본 발명을 적용할 수 있는 비디오 카메라에 있어서 옵티칼 디텍터의 설명에 사용하는 타이밍도.
제7도는 본 발명을 적용할 수 있는 비디오 카메라에 있어서 옵티칼 디텍터의 구성을 나타내는 블럭도.
제8a 및 8b도는 코아링의 설명에 사용하는 파형도.
제9a 내지 9d도는 고휘도압의 설명에 사용하는 파형도.
제10a 및 10b도는 노광검출영역 설명에 사용하는 약선도.
제11도는 니회로의 설명에 사용하는 그래프.
제12a 및 12b도는 히스트회로의 설명에 사용하는 약선도 및 파형도.
제13도는 자동노광 제어의 설명에 사용하는 기능블럭도.
제14a 및 14b도는 니회로의 제어설명에 사용하는 그래프.
제15a 및 15b도는 원푸시 오토화이트 밸런스의 설명에 사용하는 약선도.
제16a 및 16b도는 Y 분리회로의 설명에 사용하는 스펙트럼도.
제17도는 1 라인 510 화소의 CCD 촬상소자를 사용한 경우의 Y 분리회로의 구성을 나타내는 블럭도.
제18도는 1 라인 760 화소의 CCD 촬상소자를 사용한 경우의 Y 분리회로의 구성을 나타내는 블럭도.
제19a 내지 19c도는 승환필터의 설명에 사용하는 약선도.
제20a 내지 20o도는 1 라인 510 화소의 CCD 촬상소자를 사용한 경우의 승환필터의 설명에 사용하는 타이밍도.
제21a 내지 21j도는 1 라인 760 화소의 CCD 촬상소자를 사용한 경우의 승환필터의 설명에 사용하는 타이밍도.
제22도는 1 라인 510 화소의 CCD 촬상소자를 사용한 경우의 Y 분리회로의 설며에 사용하는 주파수 특성도.
제23도 1 라인 760 화소의 CCD 촬상소자를 사용한 경우의 Y 분리회로의 설명에 사용하는 주파수 특성도.
* 도면의 주요부분에 대한 부호의 설명
11 : 옵티칼 디텍터 32 : Y 분리회로
84 : 승환필터 85 : 리샘플회로
94,96,99,100,102,104,105,106 : D 플립플롭
95,98 : 스위치회로
101 : 가산기
본 발명은 예를들면 1 라인 760 화소의 CCD 촬상소자(샘플링 주파수 4fsc)에서 얻어지는 디지탈신호와, 1 라인 510 화소의 CCD 촬상소자(샘플링 주파수 (8/3)fsc)에서 얻어지는 디지탈신호를, 동일샘플링 주파수의 디지탈신호로서 처리할 수 있도록 하기 위한 샘플링주파수 승환필터에 관한것이다.
본 발명은 제 1 샘플링 주파수 (예를 들면 샘플링 주파수 (8/3)fsc)의 디지탈신호를 제 2 샘플링 주파수 (예를들면 샘플링 주파수 4fsc)로 승환하고, 제 1 샘플링 주파수의 디지탈신호에 대하여, 소정의 주파수 특성을 가지도록한 샘플링 주파수 승환필터회로에서, 입력된 제 1샘플링 주파수의 디지탈신호를 소정량 지연시키는 지연회로와, 입력된 제 1의 샘플링 주파수의 디지탈신호를 제 2 샘플링 주파수로서 취입하는 제 1 플립플롭과, 지연회로를 거쳐 소정량 지연시킨 제 1 샘플링 주파수의 디지탈신호를 제 2 샘플링 주파수로서 취입하는 제 2 플립플롭과, 제 1 플립플롭의 출력과 제 2 플립플롭의 출력을 가산하는 가산회로와, 제 1 샘플링 주파수와 제 2 샘플링 주파수의 공배수 관계에 있는 주파수로서 제 1 샘플링 주파수의 디지탈신호를 오버샘플링하고, 이것을 소정의 주파수특성의 필터를 거쳐, 제 2 샘플링 주파수로서 샘플링한것과 등가인 출력이 가산회로에서 얻을수 있도록, 제 1 및 제 2 플립플롭에 입력되는 신호를 제어하는 제어회로를 갖추도록함으로서 예를들면 1 라인 510 화소의 CCD 촬상소자(샘플링 주파수 (8/3)fsc)에서 얻어지는 디지탈신호와, 1 라인 760 화소의 CCD 촬상소자(샘플링 주파수 4fsc)에서 얻어지는 디지탈신호를 샘플링 주파수로서 처리할 수 있도록하고, 주파수 2fsc 로서 리샘플링했을때에 발생하는 절반왜곡의 영향을 경감할 수 있도록 한것이다.
합초위치에서는 CCD 촬상소자에서의 휘도신호중의 종고역레벨이 최대로되므로, CCD 촬상소자에서의 휘도신호중의 중고역 성분을 고주파 통과필터로서 취출하고, 이중 고역성분의 레벨을 소정의 포커스영역내에서 적분하여 평가치를 구하고, 이 평가치가 최대로 되도록, 렌즈를 위치제어하여, 합초위치를 얻도록한 오토포커스회로가 알려져 있다. 종래 이런종류의 오토포터스회로에서는 CCD 촬상소자에서의 휘도신호중, 중고역 성분을 취출하는데 아날로그의 고주파 통과 필터가 사용되고 있다. 그런데, 아날로그회로는 온도특성이 양호하지 않고, 소형화가 곤란하다. 그래서 CCD 촬상소자에서의 비디오신호를 디지탈화하고, 오토포커스제어를 디지탈회로로서 행하도록 한것이 제안되어 있다.
오토포커스회로를 디지탈회로화하는 경우, CCD 촬상소자에서의 휘도신호중, 중고역성분을 취출하는데, 디지탈 고주파 통과필터가 사용된다. 디지탈 고주파 통과 필터의 특성은 디지탈신호의 샘플링 주파수에 의하여 변화하여 간다. CCD 촬상소자에는, 예를들면 1 라인 510 화소의 것과, 1 라인 760 화소의 것이 있으며, 1 라인 510 화소의 CCD 촬상소자의 경우, 샘플링 주파수는 (8/3)fsc (fsc : 색부반송파 주파수)로되고, 1 라인 760 화소의 CCD 촬상소자에서는 샘플링 주파수는 4fsc 로된다.
따라서, 예를들면 1 라인 510 화소의 CCD 촬상소자와 1 라인 760 화소의 CCD 촬상소자에 대하여 동일구성의 디지탈 고주파 통과필터를 사용하여 오토포커스회로를 구성하는 경우에는 CCD 촬상소자에서의 샘플링 주파수 (8/3)fsc 또는 샘플링 주파수는 4fsc 의 디지탈 신호를, 공통의 샘플링 주파수를 승환시킬 필요가 있다.
그래서 CCD 촬상소자에서의 샘플링 주파수 (8/3) 또는 샘플링 주파수 4fsc 의 디지탈 신호를, 공통인 샘플링 주파수 (2fsc)에 승환시키는 것을 고려할 수 있다.
그런데, 샘플링 주파수 (8/3)fsc 또는 샘플링 주파수 (4fsc)의 디지탈신호를, 그대로 샘플링 주파수 (2fsc)로 승환시키면, 절반 왜곡의 영향을 받는다는 문제가 생긴다.
이러한 절반 왜곡의 영향을 제거하기 위하여 샘플링 주파수 (8/3)fsc 의 경우와 샘플링 주파수 (4fsc)의 디지탈 신호의 경우이고, 별개의 필터를 준비하면, 회로규모가 크게된다는 문제가 생긴다.
따라서, 본 발명의 목적은 화소수가 다른 CCD 촬상소자에서의 디지탈 신호를 동일의 샘플링 주파수로 승환시키고, 회로규모를 증대시키지않고, 절반왜곡의 영향을 경감할 수 있는 샘플링 주파수 승환필터를 제공하는데 있다.
본 발명의 제 1 샘플링 주파수의 디지탈신호를 제 2 샘플링 주파수로 승환시키고, 제 1 샘플링 주파수의 디지탈 신호에 대하여, 소정의 주파수 특성을 가지도록한 샘플링 주파수 승환필터회로에서, 입력된 제 1 샘플링 주파수의 디지탈신호를 소정량 지연시키는 지연회로(96)와, 입력된 제 1 샘플링 주파수의 디지탈신호를 제 2 샘플링 주파수의 클럭으로 회수하는 제 1 플립플롭(99)과, 지연회로(96)를 거쳐 소정량 지연시킨 제 1 샘플링 주파수의 디지탈신호를 제 2 샘플링 주파수의 클럭으로 회수하는 제 2 플립플롭(100)과, 제 1 플립플롭(99)의 출력과 제 2 플립플롭(100)의 출력은 가산하는 가산회로(101)와, 제 1 샘플링 주파수와 제 2 샘플링 주파수의 공배수의 관계에 있는 주파수로서 제 1 샘플링 주파수의 디지탈신호를 오버 샘플링하고, 이것을 소정의 주파수 특성의 필터를 거쳐, 제 2 샘플링 주파수로서 리샘플링한것과 등가인 출력이 가산회로(101)에서 얻어지도록, 제 1 및 제 2 플립플롭(99, 100)의 입력의 제어하는 제어회로(95,98,104,105,106)를 갖추도록 한것을 특징으로하는 샘플링 주파수 승환필터이다.
샘플링 주파수 (8/3fsc)의 디지탈 신호를, 샘플링 주파수 (4fsc)와 공배수의 관계에 있는 샘플링 주파수 (8fsc)로서 오버 샘플링하고,
H(Z) = 1/6(1 + 2Z-1+ 2Z-1+ 2Z-2+ Z-3)
로서 나타내는 전달함수의 필터를 거쳐 출력시키면,
출력데이타 D1, d1, D2, d2, .... 는,
D1= (A1+ 2a1+ 2a2+ A2)
d1= (a1+ 2a2+ 2A2+ a3)
D2= (a2+ 2A2+ 2a3+ a3)
d2= (A2+ 2a3+ 2a4+ A3)
D3= (a3+ 2a4+ 2A3+ a5)
d3= (a4+ 2A3+ 2a5+ a6)
D4= (A3+ 2a5+ 2a6+ A4)
로된다.
데이타 a1, a2, a3, a4, a5, a6...... 는 0 이므로,
D1= A1+ A2
d1= 2A2
D2= 2A2
d2= A2+ A3
D3= 2A3
d3= 2A3
D4= A3+ A4
로된다.
이러한 디지탈신호를 샘플링 주파수 4fsc 로서 리샘플하면,
D1= A1+ A2
D2= 2A2
D3= 2A3
D4= A3+ A4
D5= 2A4
D6= 2A5
로된다.
샘플링 주파수 (8/3)fsc 의 입력신호인 경우, 대역제한을 하여 샘플링 주파수를 4fsc 로 변환하는 데는 이러한 데이타가 순차출력되록하는 하드웨어를 실현하면 좋다.
플립플롭(96)에 의하여, 위상이 다른 입력데이타가 형성되고, 이것이 스위치회로(95) 및 (98)를 각각거쳐 플립플롭(99) 및 (100)에 각각 회수된다. 플립플롭(99)의 출력과 플립플롭(100)의 출력이 가산된다. 스위치회로(95) 및 (98)를 제어하여 입력데이타 및 플립플롭(96)에 의하여 소정량 지연된 입력데이타 신호와 전회까지 플립플롭(93) 및 (100)에 각각 축적되어 있던 데이타가 선택적으로 플립플롭(99) 및 (100)에 각각 회수된다. 이것에 의하여 상술하듯이 디지탈신호 D1, D2, D3, D4... 가 얻어진다.
샘플링 주파수가 4fsc 인 경우에는 스위치회로(95) 및 (98)가 한쪽으로 고정된다. 이것에 의하여,
H(Z) = 1/2 (1 + Z-1)
인 특성의 필터를 거친 데이타가 얻어진다.
본 발명의 실시예에 의하여, 아래의 순서에 따라 설명한다.
a. 비디오 카메라의 전체구성
b. 옵티칼 디텍터에 대하여
b1. 영역 설정회로
b2. Y 분리회로, C 분리회로
b3. AF 검출회로
b4. AE 검출회로
b5. AWB 검출회로
c. 승환필터에 대하여
c1. Y 분리회로의 구성
c2. 1 라인 510 화소의 CCD 촬상소자을 사용한 경우의 승환필터의 구성
c3. 1 라인 760 화소의 CCD 촬상소자를 사용한 경우의 승환필터의 구성
c4. Y 분리회로의 특성
a. 비디오 카메라의 전체구성
제3도는 본 발명을 적용할 수 있는 비디오 카마레의 전체구성을 나타내는 것이다. 제3도에서, (1)은 렌즈, (2)를 CCd 촬상소자이다. CCD 촬상소자(2)의 수광도에 렌즈(1)를 거친 피사체상이 결상되고, CCD 촬상소자(2)에서 촬상신호가 얻어진다.
렌즈(1)에는 제4도에 나타나듯이, 고정렌즈 F1(1군 렌즈), 줌렌즈 F2(2군 렌즈), 고정렌즈 F3(3군 렌즈), 포커스렌즈 F4(4군 렌즈)가 설치된다.
줌렌즈(F2)와 고정렌즈(F3)사이에, PN 필터(17), 아이리스링(18)이 설치된다. 포커스렌즈(F4)에 대향하여 적외선 카트용의 다미글래스(19)가 설치된다.
포커스렌즈(F4)를 이동시키는 것이에스 합초위치가 얻어진다. 이포커스렌즈(F4)의 위치는 포커스 구동모터(3)에 의하여 이동가능하게 된다. 포커스 구동모터(3)로서는 정도가 높은 제어를 쉽게 행할 수 있도록, 스텝모터가 사용된다. 이 스텝모터는 진동이나 잡음의 저감을 위하여, 드라이버(13)에 의하여 정현파로서 구동된다. 렌즈(1)내의 아이리스링(18)의 개폐가 아이리스 구동데이타(4)에 의하여 제어된다. 아이리스링(18)의 개폐상태는 예를들면 홀소자에서 되는 아이리스 위치검출기(5)에서 검출된다. 또한 줌렌즈(F4)의 위치가 줌위치 검출기(6)에서 검출된다. 아이리스 위치검출기(5), 줌위치검출기(6)의 출력이 시스템 제어기(12)에 공급된다.
CCD 촬상소자(2)로서는 예를들면 보색시송격자상의 화소배열의 것이 사용된다. 이러한 화소배열의 CCD 촬상소자(2)에는 제5도에 나타나듯이 시안(Cy)의 화소와 황색(Ye)의 화소가 반복되는 라인(L1)이 1 라인마다 배열되고, 이시안(Cy)의 화소와 황색(Ye)의 화소가 반복되는 라인(L1)사이에, 연(G)의 화소와 마젠터(M)의 화소가 반복되는 라인(L2)과, 마젠터(M)의 화소와 연(G)의 화소가 반복되는 라인(L3)이 교대로 배열된다.
CCD 촬상소자(2)의 화소수로서는 예를들면 1 라인 510 화소의 것과, 1 라인 760 화소의 것을 사용할 수 있다.
1 라인 510 화소의 CCD 촬상소자를 사용한 경우, 주파수 (8/3)fsc(≒9.55MHz)의 전송클럭이 CCD 촬상소자(2)에 부여된다. 1 라인 760 화소의 CCD 촬상소자를 사용한 경우, 주파수 4fsc(≒14.32MHz)의 전송클럭이 CCD 촬상소자(2)에 부여된다.
CCD 촬상소자(2)의 출력이 샘플홀드회로(7)에 공급된다. CCD 촬상소자(2)로서 보색시송 격자상의 화소배열의 것을 사용한 경우, 샘플홀드회로(7)에서, 2 화소분씩 출력되는 CCD 촬상소자(2)의 출력신호가 샘플홀드된다. 샘플홀드회로(7)의 출력이 AGC 회로(8)를 거쳐 A/D 컨버터(9)에 공급된다. A/D 컨버터(9)에서, CCD 촬상소자(2)의 출력이 예를들면 10 비트로서 디지탈화된다.
A/D 컨버터(9)의 출력이 디지탈 비디오 신호처리회로(10)에 공급되고, 옵티칼 디텍터(11)에 공급된다. 옵티칼디텍터(11)에서, 오토포커스 제어를 위한 AF 검출신호화, 자동노광을 위한 AE 검출신호와, 오토화이트 밸런스 위한 AWB 검출신호가 형성된다.
옵티칼 디텍터(11)와 시스템제어기(12)는 시리알 인터페이스를 거쳐 쌍방향으로 접속된다. 이 시리알 인터페이스를 거쳐, 옵티칼 디텍터(11)와 시스템제어기(12)는, 예를들면 1 수직기간마다 신호의 주고받음이 행하여진다.
시스템 제어기(12)에서 옵티칼 디텍터(11)에, 포커스 검출영역 설정신호, 노광검출영역 설정신호, 화이트밸런스 검출레이어 설정신등이 공급된다. 옵티칼 디텍터(11)에서 시스템제어기(12)에, AF(오토포커스)검출신호, AE(오토엑스포져) 검출회로, AWB(오토 화이트 밸런스)검출신호등이 공급된다.
옵티칼 디텍터(11)에서 시스템제어기(12)에 보내어져 오는 AF 검출신호에 의하여, 시스템 제어기(12)에서 렌즈 구동신호가 출력된다. 이 렌즈 구동신호가 드라이버(13)를 거쳐 포커스 구동모터(3)에 공급된다. 이 것에 의하여, 포커스렌즈(F4)의 위치가 합초위치되도록 제어된다.
옵티칼 디텍터(11)에서 시스템제어기(12)에 보내어져 오는 AE 검출신호에 의하여, 시스템제어기(12)에서 아이리스 제어신호가 출력되고, AGC 제어신호가 출력된다. 이 아이리스 제어신호가 드라이버(14)를 거쳐 아이리스 구동모터(4)에 공급된다.
AGC 제어신호가 D/A 컨버터(15)를 거쳐 AGC 회로(8)에 공급된다. 이것에 의하여, CCD 촬상소자(2)에서의 촬상신호 레벨에 따라 아이리스링(18)에 개폐되고, AGC 회로(8)의 이득이 설정된다.
디지탈 비디오 신호처리회로(10)에서, 휘도신호 및 크로마신호가 신호처리된다. 이 신호처리된 휘도신호 및 크로마신호가 D/A 컨버터(15A) 및 (15B)를 거쳐 각각 아날로그 신호로 변환되고, 출력단자(16A) 및 (16B)에서 각각 출력된다.
b. 옵티칼 디텍터에 대하여
제7도는 옵티칼 디텍터(11)의 구성을 나타내는 것이다. 이 옵티칼 디텍터(11)는, 상술했듯이 오토포커스 제어를 위한 AF 검출신호, 자동노광을 위한 AE 검출신호, 오토화이트 밸런스를 위한 AWB 검출신호등, 광학적 제어를 위한 검출신호를 형성하는 것이다. 옵티칼 디텍터(11)에는 파선으로 둘러싸여 나타내는 AF 검출회로(21), AE 검출회로(22) AWB 검출회로(23)가 설치된다.
b1. 영역 설정회로
옵티칼 디텍터(11)에는 오토포커스를 행하기 위한 포커스 검출에리어를 설정하기 위한 AF 영역 설정회로(24), 자동노광을 위한 노광검출 영역을 설정하기 위한 AE 에리어 설정회로(25), 오토화이트 밸런스제어를 위한 화이트 밸런스 검출 에리어를 설정하는 AWB 영역 설정회로(26)가 설치된다. 표시용의 영역을 설정하기 위한 표시용 영역 설정회로(27)가 설치된다.
AF 영역 설정회로(24), AE 영역 설정회로(25), AWB 영역 설정회로(26)에는 입력포트(28)를 거쳐 시스템제어기(12)에서 포커스 검출 에리어 설정신호, 노광검출 에리어 설정신호, 화이트 밸런스 검출에리어 설정신호가 각각 공급된다.
포커스 검출영역 설정신호에 의하여, AF 영역 설정히로(24)에서, 예를들면 2 개의 포커스 검출에리어가 설정된다. 노광검출 영역 설정신호에 의하여, AE 영역 설정회로(25)에서, 예를들면 2 개의 노광검출영역이 설정된다. 화이트 밸런스 검출영역 설정신호에 의하여, AWB 영역 설정회로(26)에서 화이트 밸런스 검출에리어가 설정된다. 이들 영역의 위치나 크기는, 임의로 설정하는 것이 가능하다.
표시용 영역 설정회로(27)에는 입력포트(28)를 거쳐, 시스템제어기(12)에서 표시용 영역 설정신호가 공급된다. 이 표시용 영역의 위치나 크기는 임의로 설정할 수 있다.
AF 영역 설정회로(24), AE 영역 설정회로(25), AWB 영역 설정회로(26), 표시용 영역 설정회로(27)의 출력은 셀렉터(30)를 거쳐, 출력단자(47)에서 선택적으로 출력가능하게 된다. 또한 셀렉터(30)에서는 복수의 영역 설정용의 신호를 선택하는 것도 가능하다. 셀렉터(30)에서 선택된 영역설정신호에 의한 영역이 화인더에 표시된다.
따라서, 제어에 사용하고 있는 영역과 동일 영역을 화인더에 표시되는 것도, 제어와 다른 영역을 화인더에 표시시키는 것도 가능하다. 이 표시용 영역을 이용하여, 타이트라등의 취입위치, 전자줌의 취입위치 등을 지정할 수 있다.
옵티칼 디텍터(11)에서 시스템 제어기(12)에는 순차 출력포트(29)를 거쳐, AF 검출신호, AE 검출신호, AWB 검출신호가 공급된다.
b2. Y 분리회로, c 분리회로
제7도에서, 입력단자(31)에, 제3도에 있어서 A/D 컨버터(9)에서의 디지탈 촬상신호가 공급된다. 이 디지탈 촬상신호가 Y 분리회로(32)에 공급되고, C 분리회로(33)에 공급된다. Y 분리회로(32)에서, 이 디지탈 촬상신호에서 디지탈 휘도신호(Y)가 형성된다. C 분리회로(33)에서, 디지탈 촬상신호에서 크로마신호(CR, CB)가 형성된다.
상술하듯이, CCD 촬상소자(2)로서는 제5도에 나타나듯이 보색시송격자상의 화소배열의 것이 사용된다. 그리고, 샘플홀드회로(7)에서는 2 화소분씩 출력되는 신호가 샘플홀드되고, 샘플홀드회로(7)에서는 수직방향으로 2 화소분의 출력이 가산되어 출력된다.
제5도에 나타낸 화소배열의 경우, 수직방향의 2 화소분에 대한 출력이 가산되어 출력되면, 제6a도에 나타나듯이, 시안(Cy)과 연(G)의 조화신호(Cy+G)와, 황색(Ye)과 마젠터(M)의 조화신호(Ye+M)가 교대로 출력되는 라인과, 제6b도에 나타나듯이 시안(Cy)과 마젠터(M)의 조화신호(Cy+M), 황색(Ye)과 연(G)의 조화신호(Ye+G)가 교대로 출력되는 라인이 1 라인마다 반복된다.
제7도에서, C 분리회로(33)이고, 서로 1 샘플 다른신호가 감산된다. 이것에 의하여, 크로마신호(CR, CB)가 형성된다.
즉, 시안과 연의 조화신호(Cy+G)와, 황색과 마젠터의 조화신호(Ye+M)가 교대로 출력되는 라인(제6a도)에서는 서로 1 샘플 다른 신호를 감산함으로서, 크로마신호(CR)가 아래와 같이 하여 얻어진다. 즉
Ye = R + G, M = R + B, Cy = B + G 이므로
(Ye + M) - (Cy + G)
= ((R + G) + (R + B)) - ((B + G) + G)
= 2R - G
= CR
시안과 마젠터의 조화신호(Cy+M)와, 황색과 연의 조화신호(Yfe+G)가 교대로 출력되는 라인(제6b도)에서는 서로 1 샘플 다른신호를 감산함으로서, 크로머신호(CB)가 아래와 같이 하여 얻어진다.
(Ye + G) - (Cy + M)
= ((R + G) + G) - ((B + G) + (R + B))
= -2B + G
= -CB
Y 분리회로(32)에서, 서로 1 샘플다른 신호가 가산된다. 이것에 의하여 휘도신호(Y)가 형성된다.
즉, 시안과 연의 조화산호(Cy+G)와 황색과 마젠터의 조화신호(Ye+M)가 교대로 출력되는 라인(제6a도)에서는 서로 1 샘플다른 신호를 가산함으로서, 휘도신호(Y)가 아래와 같이하여 얻어진다.
(Ye + M) + (Cy + G)
= ((R + G) + (R + B)) + ((B + G) + G)
= 3G + 2R + B
= Y
시안과 마젠터의 조화신호(Cy+M)와 황색과 연의 조화신호(Ye+G)가 교대로 출력되는 라인(제6b도)에서는, 서로 1 샘플 다른신호를 가산함으로서, 휘도신호(Y)가 아래와 같이하여 얻어진다.
(Ye + G) + (Cy + M)
= ((R + G) + G) + ((B + G) + (R + B))
= 3G + 2B + R
= Y
Y 분리회로(32) 및 C 분리회로(33)이고, 샘플링 주파수의 변환이 행하여 진다.
즉, 입력단자(31)에는 CCD 촬상소자(2)로서 1 라인 510 화소의 것을 사용한 경우에는 샘플링 주파수 (8/3)fsc 의 디지탈 신호가 공급되고, CCD 촬상소자(2)로서 1 라인 760 화소의 것을 사용한 경우에는 샘플링 주파수 4fsc 의 디지탈신호가 공급된다. Y 분리회로(32) 및 C 분리회로(33)에서, 이 샘플링 주파수(8/3)fsc 혹은 4fsc 가 샘플링 주파수 2fsc 로 변환된다.
Y 분리회로(32)의 출력이 AF 검출회로(21), AE 검출회로(22), AWB 검출회로(23)에 공급된다. C 분리회로(33)의 출력이 AWB 검출회로(23)에 공급된다.
b3. AF 검출회로
합초위치에서는 CCD 촬상소자(2)에서의 휘도신호중의 중고역 성분레벨이 최대로된다. 따라서, CCD 촬상소자(2)에서, 휘도신호중의 중고역 성분의 레벨을 소정의 포커스에리어내에서 적분한 값을 평가치로하고, 이 평가치가 최대로 되도록, 포커스 렌즈(F4)를 위치제어하는 것이고, 합초위치가 얻어진다.
본 발명의 한 실시예에서는 이러한 원리에 의하여, 포커스제어를 행하도록하고 있다.
즉, AF 검출회로(21)에서, 지연회로(34)와 필터연산부(35, 36, 37)에서 3 종류의 특성이 다른 고주파 통과 필터가 구성된다. 지연회로(34)와 필터연산부(37)에서 구성되는 고주파 통과 필터와, 고주파 통광필터(38)가 종속 접속된다. 이들에 의하여, 특성이 다른 4 종류의 고주파 통과 필터가 구성된다. 이들의 고주파 통과 필터에 의하여 휘도신호중의 중고역성분이 취출된다.
그런데 고주파 통과 필터의 특성이 변화하면, 렌즈위치와 평가치의 관계를 나타내는 특성이 변화하여 온다. 이 특성이 온화한 경우, 합초위치에 제어할 수 있는 범위는 넓지만, 정확한 합초위치를 얻기 어렵게 된다. 이것에 대하여 이 특성이 급격한 경우, 정확한 합초위치가 얻어지지만, 합초위치를 제어할 수 있는 범위는 좁게된다.
따라서, 넓은 범위에 걸쳐 정확하게 포커스렌즈(F4)를 합초위치에 제어할 수 있듯이 하기 위하여는 특성이 다른 복수의 고주파 통과필터를 절체하여 사용하는 것이 유효하다. 즉 렌즈위치와 평가치의 관계를 나타내는 특성이 완하하게되는 고주파 통과필터를 사용하여 렌즈를 합초위치 근방까지 이동시키고, 렌즈가 합초위치 근방까지 이동되면, 렌즈위치와 평가치의 관계를 나타내는 특성이 급격하게되는 고주파 통과필터에 절체하고, 이 렌즈위치와 평가치의 관계를 나타내는 특성이 급격하게 되는 고주파 통과필터를 사용하여 렌즈를 합초위치까지 들어가는 제어를 행한다.
본 발명의 한 실시예에서는 셀렉터(39A 내지 39D)에 의하여, 특성이 다른 이들의 4 종류의 고주파 통과필터의 출력이 선택적으로 출력할 수 있도록 되어 있다.
즉, 필터연산부(35)의 출력이 셀렉터(39A) 및 셀렉터(39B)의 a 측 입력단에 공급된다. 필터연산부(36)의 출력이 셀렉터(39A) 및 (39B)의 b 측 입력단에 공급된다. 고주파 통과필터(38)의 출력이 셀렉터(39C) 및 (39D)의 C 측 입력단에 공급된다. 셀렉터(39A 내지 39D)를 절환함으로서, 소망의 특성의 필터출력을 선택할 수 있다.
이 셀렉터(39A 내지 39D)는 순차 입력포트(28)를 거쳐 시스템제어기(12)에서 보내어져오는 필터 셀렉트 신호에 의하여 절체된다.
셀렉터(39A 내지 39D)의 출력이 코아링회로(40A 내지 40D)에 각각 공급된다. 코아링회로(40A 내지 40D)에는 순차 입력포트(28)를 거쳐 시스템제어기(12)에서 코아링 레벨 설정신호가 공급된다. 코아링회로(40A 내지 40D)는 디지탈휘도 신호의 중고역 성분을 검파하고, 노이즈 성분을 해제하는 것이다.
즉, 특히 코트라스트가 작고, 그림이 단조로운 화면에서는 CCD 촬상소자(2)에서의 휘도신호중의 고역성분이 거의 없게됨으로, 신호에 대한 노이즈의 영향이 크게된다. 코아링회로(40A 내지 40D)는 이러한 노이즈에 의한 영향을 방지하기 위하여 설치되어 있다.
즉, 디지탈 고주파 통과필터의 출력신호중에 제8도 A 에 나타나듯이 노이즈성분(N)이 있으면, 이 노이즈 성분(N)의 영향에 의하여, 포커스 검출신호에 오차가 생긴다. 코아링회로(40A 내지 40D)에 의하여, 제8도 B 에 나타나듯이 소정의 코아링 레벨(V1)이하에 있는 노이즈 성분(N)이 제거된다. 또한 이 코아링회로(8)는 감산기에서 구성할 수 있다. 이 코아링 레벨(V1)은 적절하게 가변할 수 있다.
또한, 코아링 레벨(V1)를 일정하게 하지않고, 코아링 레벨(V1)을, 그림등에 따라 가변시키도록 하여도 좋다.
코아링회로(40A 내지 40B)의 출력이 게이트회로(41A 내지 41D)에 각각 공급된다. 게이트회로(41A 내지 41D)에는, AF 영역 설정회로(24)에서 포커스 검출 에리어를 설정하기 위한 게이트신호가 공급된다. 이 게이트신호에 의하여, 게이트회로(41A 내지 41D)의 개폐가 제어된다.
그런데, 점광원과 같은 고휘도부분을 포함하는 피사체를 촬영한 경우에는 고휘도부분의 신호에 의하여 평가치에 오차가 생길 가능성이 있다. 그래서 고휘도 검출회로(46)가 설치된다. 고휘도 검출회로(46)에서, CCD 촬상소자(2)에서의 촬상신호가 소정 레벨이상인지 어떤지가 검출된다. 이 고휘도검출회로(46)의 출력이 AF 에리어 설정회로(24)에 공급되고, CCD 촬상소자(2)에서의 촬상신호가 소정레벨이상이면, 그 부분의 포커스 검출에리어가 마스킹된다.
예를들면, 제9a도에 나타나듯이, 소정치(V2)이상인 고휘도의 신호가 CCD 촬상소자(2)에서 출력된 것으로한다. 이 경우, 제9b도에 나타나듯이, 신호가 디지탈 고주파 통과필터에서 출력된다. CCD 촬상소자(2)가 소정치(V2)이상인 기간(T)에서, 제9c도에 나타나듯이 마스킹 신호가 출력된다. 이 마스킹 신호의 사이, 게이트신호(41A 내지 41D)가 닫혀진다. 이것에 의하여, 제9도 D 에 나타나듯이 고휘도부분의 영향이 제거된다.
게이트회로(41A 내지 41D)이 출력이 스위치회로(42A 내지 42D)를 각각 거쳐 피크검출회로(43A 내지 43D)에 각각 공급된다. 피크검출회로(43A 내지 43D)에서, 게이트회로(41A 내지 41D)의 출력피크차가 검출된다. 피크검출회로(43A 내지 43D)의 출력이 스위치회로(44A 내지 44D)를 각각 거쳐 적분회로(45A 내지 45D)에 각각 공급된다. 적분회로(45A 내지 45D)에서 게이트회로(41A 내지 41B)의 출력 또는 피크 검출회로(43A 내지 43D)의 출력적분치가 구하여진다.
스위치회로(42A 내지 42D, 44A 내지 44D)를 제어하는 것에서, 1 화면에서의 휘도신호중, 중고역 성분의 적분치(평가치)뿐만 아니라, 예를들면 1 라인에서의 휘도신호중, 중고역 성분이 피크치, 1 화면에서, 중고역성분의 피크값에 대한 적분치를 구할 수 있다. 이것들 1 라인에서의 휘도신호중, 중고역성분의 피크값, 화면에서의 중고역성분에 대한 피크값의 적분치를 고주파 통과필터의 적체타이밍을 결정하는데 사용할 수 있다.
이들의 출력은 AF 검출신호로서 순차 출력포트(29)를 거쳐 시스템제어기(12)에 공급된다.
이 포커스제어회로에서는 예를들면 2 개의 포커스 검출영역을 설정하여, 포커스 제어가 행하여진다. 즉, 셀렉터(39A 내지 39D)에서 출력되는 4 개필터의 출력중, 2 개씩의 출력이 동일의 포커스 검출에리어에 설정된다.
그리고, 동일의 포커스 검출영역에 설정된 셀렉터(39A 내지 39D)의 출력중, 한쪽출력이 그 포커스 검출 에리어에서의 휘도신호중, 중고역 성분 레벨의 적분치(평가치)를 얻기 위하여 사용되고, 다른쪽의 출력이 고주파 통과필터의 특성을 절체하는 타이밍를 검출하는데 사용된다. 각 포커스 검출 에리어에서의 평가치에 의하여 포커스렌즈(F4)가 이동되고, 포커스렌즈(F4)가 합초위치근방까지 근접하면, 셀렉터(39A 내지 39D)가 절체되고, 필터특성이 절체된다. 그리고, 평가치가 최대로 되도록 포커스렌즈(F4)가 위치제어된다.
이와 같이, 복수의 포커스 검출에리어를 설정할 수 있으면, 어떠한 카메라 앵글에서도 피사체에 정확하게 합초할 수 있다. 또한 동작의 어느 피사체에 추종하여 합초시키는 것도 가능하다.
b4. AE 검출회로
AE 제어는 CCD 촬상소자(2)에서의 휘도신호 레벨이 소정치로 되도록, 아이리스링(18)의 개폐 및 AGC 회로(8)의 이득을 설정함으로서 이루어진다. 예를들면 역광상태에서는 배경의 휘도레벨이 현저하게 크므로, 소정의 1 개의 노광검출 영역에서 휘도신호레벨을 검출하여 AE 제어를 행하면, 아이리스링(18)이 조여져 AGC 회로(8)의 게인이 작게 설정되어 버리고, 피사체상이 검게 침적하여 버리는 문제가 발생하여 간다.
그래서, 본 발명의 한실시예에서는 역광상태나 순광상태에서도 최적의 AE 제어를 행할수 있도록, 제10a도 및 10b도에 나타나듯이, 노광검출영역 AE1 와 노광검출 영역 AE2 를 설정할 수 있고, 이들의 노광검출에리어 AE1 및 AE2 의 각각의 휘도신호 레벨을 검출할 수 있도록 되어 있다. 노광검출영역 AE1 및 AE2 의 위치나 크기는 시스템제어기(12)에서의 노광검출에리어 설정신호에 의하여 자재로 설정할 수 있다. 제10a도에 나타나듯이, 피사체가 있는 중심부에 노광검출영역 AE1 를 설치하고, 주변부에 노광검출영역 AE2 를 설치하는 것도, 제10b도에 나타나듯이, 피사체가 있는 하부에 노광검출영역 AE1 를 설치하고, 상부에 노광 검출영역 AE2 를 설치하는것도 가능하다.
제7도에서, Y 분리회로(32)의 출력이 L1 회로(51)에 공급되고, 비교기(52)에 공급된다. 비교기(52)에는 시리알 입력포트(28)를 거쳐 비교레벨이 공급된다.
필터연산부(37)의 출력이 게이트회로(53A) 및 (53B)를 거쳐 피크검출회로(54A) 및 (54B)에 각각 공급된다.
필터연산부(37)에서는, 저주파 통광필터에 의하여 고역의 노이즈 성분이 제거된 휘도신호가 출력된다. 즉 피크검출을 행하는 경우, 노이즈 성분을 제거하기 위하여 저주파 통과필터를 설치할 필요가 있다. 지연회로(34)와 필터연산부(37)에서, 디지탈 평균화 저주파 통과필터를 기초로한 디지탈 고주파 통과필터가 구성되어 있으므로, 필터 연산부(37)에서는, 고주파 통과필터 출력과 함께, 저주파 통과필터 출력을 쉽게 취출한다. 저주파 통과필터를 거쳐 고역의 노이즈 성분이 제거된 휘도신호가 게이트회로(53A) 및 (53B)를 거쳐 피크검출회로(54A)에 공급된다. 게이트회로(53A) 및 (53B)에는 AE 검출영역 설정회로(25)에서 노광검출 영역 AE1 및 AE2 를 설정하기 위한 게이트 신호가 공급된다. 이 게이트 신호에 의하여, 게이트회로(53A) 및 (53B)의 개폐가 제어된다.
니회로(51)는 디지탈 휘도 신호에 대하여 제11도에 나타나듯이 비직선 특성을 가지는 것이다. 휘도신호 레벨을 그대로 평균치 검파하면, 화면의 일부에 대한 고휘도 부분에 의하여, 평균치 출력이 크게되고, 화면전체가 어둡게 침적하여 버리는 문제가 생긴다. 회로(51)를 설치하는 것에서, 고휘도부분의 이득이 내려지고, 이러한 문제가 개선된다. 회로(51)에는 순차 입력포트(28)를 거쳐 시스템제어기(12)에서 특성설정신호가 공급된다. 이 특성 설정신호에 의하여, 특성 곡선의 절점(K1)을 가변할 수 있다.
회로(51)의 출력이 게이트회로(55A) 및 (55B)를 각각 거쳐 적분회로(56A) 및 (56B)에 각각 공급된다. 게이트회로(55A) 및 (55B)에는 AE 영역 설정회로(25)에서 노광검출영역 AE1 및 AE2 를 설정하기 위한 게이트 신호가 공급된다. 이 게이트신호에 의하여, 게이트회로(55A) 및 (55B)의 개폐가 제어된다.
비교기(52)는 소정레벨 이상의 휘도신호의 샘플수를 카운트하여 휘도분포상태를 검출하는 것이다. 비교기(52)의 출력이 게이트회로(57A) 및 (57B)를 각각 거쳐 히스트회로(58A) 및 (58B)에 각각 공급된다. 히스트회로(58A) 및 (58B)에서, 소정의 휘도 레벨이상에 대한 휘도신호의 샘플수가 카운트된다. 게이트회로(57A) 및 (57B)에는 AE 영역 설정회로(25)에서 노광검출영역 AE1 및 AE2 를 설정하기 위한 게이트 신호가 공급된다. 이 게이트신호에 의하여, 게이트회로(57A) 및 (57B)의 개폐가 제어된다.
히스트회로(58A) 및 (58B)에서, 휘도신호레벨의 분포상태를 검출할 수 있다. 즉 제12a도에 나타나듯이, 역광상태의 화면을 검출하면, 제12b도에 나타나듯이, 주변부에 휘도신호가 높은 부분이 많이 분포하고, 중심부에 휘도신호가 낮은 부분이 많이 분포한다. 이러한 분포상태는 노광검출영역 AE1 에서의 소정레벨(V3)이상의 샘플수의 카운트값과, 노광검출영역 AE2 에서의 소정레벨(V3) 이상의 샘플수의 카운트값에서 판단할 수 있다.
피크검출회로(54A) 및 (54B)에서 구하여진 노광검출영역 AE1 및 AE2 에서의 휘도신호 피크값 R1 및 P2 가 출력제어기(59A)를 거쳐, 순차 출력포트(29)에 출력된다.
적분회로(56A) 및 (56B)에서 각각 구하여진 노광검출 영역 AE1 및 AE2 에서의 휘도신호 레벨의 적분치 In1 및 In2 가 제어기(59B)를 거쳐 순차 출력 포트(29)에 출력된다.
히스트회로(58A) 및 (58B)에서 각각 구하여진 노광검출영역에서의 소정레벨이상에 대한 샘플링수의 카운트 값(H1) 및 (H2)이 출력제어기(59C)를 거쳐, 순차 출력포트(29)에 출력된다.
적분회로(56A) 및 (56B)에서는 휘도신호의 평균치 검파출력이 얻어진다. AE 제어를 행하는 경우, 평균치 검파에서는 검파레벨이 낮게됨으로 평균치 검파보다 피크검파에 가까운 특성이 요구된다. 그래서 본 발명의 한 실시예에서는 평균치와 피크치를 적당하게 혼합하는 것이고, 피크검파에 가까운 특성에서 휘도신호 레벨을 검출할 수 있도록하고 있다.
즉, 제13도에 기능블록도에 나타나듯이, 피크검출회로(54A) 및 (54B)에서 구하여진 피크값(P1) 및 (P2)과, 적분회로(56A) 및 (56B)에서 구하여진 적분치 In1 및 In2 가 승산수단(71A) 및 (71B), (72A) 및 (72B), 가산수단(73A) 및 (73B)로서 겹쳐가산된다. 이것에 의하여 피크검파에 가까운 검파특성이 얻어진다. 승산수단(71A) 및 (71B, 72A) 및 (72B)의 계수를 가변시키면, 검파레벨은 가변할 수 있다. 또한 이들의 연산은 소프트웨로서 행하여짐으로, 검파레벨의 변경은, 매우 용이하다.
노광검출영역(A1)에서의 휘도신호레벨의 검출치와 노광검출영역(A2)에서의 휘도신호레벨의 검출치를 적당하게 겹침부착 가산한 값에따라 아이리스링(18)의 개폐, AGC 회로(8)의 게인이 설정된다.
즉, 가산수단(73A) 및 (73B)에서, 노광검출영역(A1)에서의 휘도신호레벨의 검출치 및 노광검출영역(A2)에서의 휘도신호레벨의 검출치가 각각 얻어진다. 가산수단(73A) 및 (73B)의 출력이 승산수단(74A) 및 (74B)에 각각 공급된다. 승산수단(74A) 및 (74B), 가산수단(75)에 의하여, 주변부의 노광검출영역 AE1 의 휘도신호 레벨의 검출치와 중심부의 노광검출영역 AE2 의 휘도신호레벨의 검출치가 겹침부착 가산된다. 가산수단(75)의 출력에 따라, 아이리스링(18)의 개폐상태 및 AGC 회로(8)의 게인의 설정이 이루어진다.
순광상태, 역광상태, 과순광상태는 히스트회로(58A) 및 (58B)(제7도)의 출력에서 판단할 수 있다.
즉, 순광의 상태에서, 화면전체에서 대략 균일한 회로도됨으로, 피사체 부분에 있는 노광검출영역 AE1 와 주변부에 있는 노광검출영역 AE2 에서는 휘도신호 레벨의 분포상태가 대략 같게된다. 즉, 히스트회로(58A)의 출력(H1)과 히스트회로(58B)의 출력(H2)의 차가 그다지 크지않다. 이것에 대하여 역광상태로 되면, 배경이 현저하게 밝게됨으로, 휘도신호 레벨이 소정치이상으로 되는 부분이 주변부에 있는 노광검출영역 AE2 로 기울어온다. 과순광에서, 배경이 매우 어둡게됨으로, 휘도신호 레벨이 소정치 이상으로 되는 부분이 피사체부분의 노광검출영역 AE1 로 기울어 온다. 즉, 역광 순광일때에는 히스트회로(58A)의 출력 H1 히스트회로(58B)의 출력(H2)의 차가 크게 된다.
히스트회로(58A) 및 (58B)의 출력(H1) 및 (H2)이 제13도에 있어서 휘도분포상태 판정수단(76)에 공급된다. 이 휘도분포상태 판정수단(76)에 의하여, 순광상태인지, 역광상태인지, 과순광상태인지가 검출된다. 이 휘도 분포 판정수단(76)의 출력에 의하여 역광상태나 과순광상태에 대응하여, 아래와 같이 제어가 행하여진다.
즉, 이 휘도 분포상태판정수단(76)의 출력에 의하여, 승산수단(74A) 및 (74B)의 계수가 설정된다. 역광이나 과순광에서는 피사체 부분의 밝기에 대한 겹침을 행하는 숭산수단(74A)의 계수가 크게 설정되고, 배경부분의 밝기에 대한 겹침을 행하는 승산수단(74B)의 계수가 작게 설정된다. 이것에 의하여 중앙 중점축광에 가깝고, 역광상태나 과순광상태에서는 최적인 AE 제어를 행할 수 있다.
또한, 휘도분포상태 판정수단(76)의 출력에 의하여, 노광검출영역 AE1 및 노광검출영역 AE2 의 위치나 크기가 설정된다. 즉 순광일때에는 제10b도에 나타나듯이, 노광검출영역을 상부와 하부로 나누고, 하부를 피사체가 있는 노광검출 영역 AE1 로 하고, 상부를 배경이 있는 노광검출영역 AE2 로 한다. 이와같이 하면, 패닝하여도 발기의 변동이 생기지 않는다. 순광이 과순광일때에는 제10a도에 나타나듯이 피사체가 있는 노광검출 에리어 AE1 가 중심부에 설치되고, 배경이 있는 노광검출 에리어 AE2 가 주변부에 배치된다. 이것과 함께, 피사체가 있는 노광검출 영역 AE1 가 작게 설정된다. 이렇게 하면 보다 중앙 중점 측광에 가깝다.
휘도분포 상태 판정수단(76)의 출력에 의하여, μ 회로(51)의 절점을 설정하도록 하여도 양호하다. 즉 역광일때에는 제14a도에 나타나듯이, μ 회로(51)의 절점(K1)이 내려진다. 이와같이 하면, 고휘도에서의 게인이 내리므로, 역광상태에서도, 피사체가 검게 침입되지 않는다. 과순광일때에는 제14b도에 나타나듯이, μ 회로(51)의 절점(K1)이 올려진다. 이와같이 하면 고휘도에서의 게인이 올려짐으로, 과순광의 경우에서도 피사체가 포화하지 않는다.
휘도분포상태 판정수단(76)의 출력에 따라 제어계 전체의 이득을 설정하면, 역광상태에서도 피사체가 검게침입하지 않게되고, 과순광일때에도 피사체가 포화하지 않게 된다.
또한, 이들의 역광상태나 과순광상태에 대응한 제어는 모두 행할 필요는 없다. 이들의 제어중에서 적당한 것을 조합하는 것이고, 역광상태나 과순광상태에 대한 문제를 해결할 수 있다.
b5. AWB 검출회로
화이트 밸런스 제어는 적(R), 녹(G), 청(B)의 각 색신호 레벨을 소정의 비율로 되도록 제어함으로서 행하여진다.
본 발명의 한 실시예에서는 풀 오토 화이트 밸런스제어와, 원 푸시오토 화이트 밸런스 제어를 행할 수 있다. 풀 오토 화이트 밸런스 제어는 전체 화면으 적분치가 백색으로서, 이렇게 하면, 고휘도에서의 게인이 올라가게 됨으로, 과순광의 경우에서도 피사체가 포화하지 않는다. 휘도분포상태 판정수단(76)의 출력에 따라 제어계전체의 게인을 설정하면, 역광상태에서도 피사체가 검게침입되지 않고, 과순광일때에도 피사체가 포화하지 않게 된다.
또한, 이들의 역광상태나 과순광 상태에 대응한 제어는 모두행할 필요는 없다. 이들의 제어중에서 적당한 것을 조합하는 것이고, 역광상태나 과순광상태에 대한 문제를 해결할 수 있다.
b5. AWB 검출회로
화이트 밸런스 제어는 적(R), 녹(G), 청(B)의 각 색신호 레벨을 소정의 비율로 되도록 제어함으로서 행하여진다.
본 발명의 한 실시예에서는 풀 오토 화이트 밸런스제어와, 원 푸시오토 화이트 밸런스 제어를 행할 수 있다. 풀 오토 화이트 밸런스제어는 전체 화면의 적분치가 백색으로서, 풀 오토로서 화이트 밸런스제어를 행할 수 있다.
원 푸시오토 화이트 밸런스에서는 제15a 및 15b 도에 나타나듯이 화이트 밸런스 검출영역(WB1)의 위치나 크기는 제15a도에 나타나듯이, 자재로 가변할 수 있다. 제15b도에 나타나듯이 이 화이트 밸런스 검출 에리어(WB1)를 피사체가 흰부분(W1)상에 일치시키고, 원 푸시오토 화이트 밸런스 설정 보턴을 누르면, 이 황이트 밸런스 검출에리어(WB1)에서의 신호에 의하여, 화이트 밸런스 제어가 행하여 진다.
화이트 밸런스 검출영역(WB1)의 위치나 크기는 가변자재이므로, 피사체가 흰부분을 이용하여 화이트 밸런스 제어를 행할 수 있다. 따라서 화이트 조정을 행할 필요는 없게된다. 그리고, 이와같이 흰부분을 이용하여 화이트 밸런스 제어를 행한 경우, 전체화면의 적분치가 백색으로서 화이트 밸런스 제어를 행하는 경우에 비하여, 정확하게 화이트 밸런스 조정를 행할 수 있다. 또한, 황이트 밸런스 검출영역을 복수 설정하고, 복수의 화이트 밸런스 검출에리어 중에서, 보다 흑체 방사거부에 가까운 부분의 것을 선택하여 화이트 밸런스 제어를 행하도록 하여도 좋다.
제7도에서, Y 분리회로(32)에서의 휘도신호(Y)가 게이트회로(61A)를 거쳐 적분회로(62A)에 공급된다. C 분리회로(33)에서의 크로마신호(CR) 및 (CB)가 게이트 회로(61B) 및 (61C)를 각각 거쳐 적분회로(62B) 및 (62C)에 공급된다. 적분회로(62A 내지 62C)의 출력이 AWB 검출신호로서 시리알 출력 포트(29)를 거쳐, 시스템제어기(12)에 공급된다.
게이트회로(61A 내지 61C)에는 AWB 검출영역 설정회로(26)에서 황이트 밸런스 검출영역을 설정하기 위한 게이트 신호가 공급된다. 이 게이트 신호에 의하여 게이트회로(61A 내지 61C)의 개폐가 제어되고, 화이트 밸런스 검출영역이 설정된다. 오토 화이트 밸런스의 경우에는 이 화이트 밸런스 검출영역이 넓게 설정된다. 원 푸시오토 화이트 밸런스 경우에는, 피사체가 흰 부분에 따라 황이트 밸런스 검출영역이 가변 설정된다.
시스템제어기(12)에는 휘도신호 Y 및 크로마신호 CR및 CB에서, 아래와 같이 하여 황이트 밸런스 제어가 행하여진다.
휘도신호 Y, 크로마신호 CR및 CB의 적분치를, 각각 IN(Y), IN(CR) 및 IN(CB)으로 한다. 휘도신호 Y 의 적분치 IN(Y)에서, 크로마신호 CR및 CB의 적분치 IN(CR) 및 IN(CB)를 감산하면, 아래와 같이 연(G) 색신호의 적분치 IN (G)가 산출된다. 즉
IN(Y) - IN(CR) - IN(CB)
= IN(3G + 2R + 2B) - IN(2R - G) - IN(2B - G)
= IN(5G)
크로마신호 CR의 적분치 IN(CR) 에서, 상술하듯이 하여 구하여진 연(G)의 색신호의 적분치 IN(G)를 감산하면, 적(R)을 색신호의 적분치 IN(R)가 산출한다. 즉,
IN(R)가 산출된다. 즉,
IN(CR) - IN(G)
= IN(2R - G) - IN(G)
= IN(2R)
크로마신호 CB의 적분치 IN(CB)에서, 상술하듯이 하여 구하여진 연(G)의 색신호의 적분치 IN(G)를 감산하면, 청(B)의 색신호의 적분치 IN(B)가 산출된다. 즉,
IN(CB) - IN(G)
= IN(2B - G) - IN(G)
= IN(2B)
이와같이 하여 구하여진 3 원색 신호 R, G, B 의 레벨의 적분치가 소정 비율로 되도록, 각 3 원색신호 R, G, B 의 이득이 설정된다.
c. 승환필터에 대하여
상술했듯이, 본 발명의 한 실시예에서는 제7도에 있어서 Y 분리회로(32)에서 CCD 촬상소자(2)에서의 휘도신호에서 디지탈 휘도신호 (Y)가 형성된다. 또한 이 Y 분리회로(32)에서, 샘플링 주파수의 변환이 행하여진다.
즉, 상술하듯이 디지탈 휘도신호의 샘플링 주파수는 CCD 촬상소자(2)로서 1 라인 510 화소의 것을 사용한 경우에는 (8/3)fsc 이고, CCD 촬상소자(2)로서 1 라인 760 화소의 것을 사용한 경우에는 4fsc 이다.
그리고, 옵티칼 디텍터(11)내에서는 샘플링 주파수 2fsc 로서 신호처리가 행하여진다. 따라서 Y 분리회로(32)에서, 샘플링 주파수 (8/3)fsc 에서 샘플링 주파수 2fsc 로의 변환 또는 샘플링 주파수 4fsc 에서 샘플링 주파수 2fsc 로의 변환이 행하여진다.
이와같이 샘플링 주파수의 변환을 행하는 경우, 절반 왜곡이 발생할 가능성이 있다. 즉, 예를들면 CCD 촬상소자(2)로서 1 라인 760 화소의 것을 사용한 경우에는 샘플링 주파수가 4fsc 로 됨으로, 제16a도에 나타나듯이, 촬상신호중에는 주파수 2fsc 까지의 휘도신호 성분이 포함된다. 이러한 신호를 샘플링 주파수 2fsc 에서 리샘플링하면, 제14b도에 나타나듯이, 주파수 fsc를 중심으로서 절반 왜곡이 발생한다. 특히 이 경우 샘플링 주파수를 4fsc 에서 2fsc 로 변환하면, 주파수 2fsc 의 고역성분이 직류 성분으로 절반하고, 평가치에 큰 오차가 생김가능성이 있다.
따라서, Y 분리회로(32)에서 샘플링 주파수의 변환을 행할때에는 특히 저감에 절반하는 고역성분을 억압할 필요가 있다.
c1. Y 분리회로의 구성
제17도 및 제18도는 Y 분리회로(32)의 구성을 나타내는 것이다. 제17도는 CCD 촬상소자(2)로서 1 라인 510 화소의 것을 사용한 경우를 나타내고, 제18도는 CCD 촬상소자(2)로서 1 라인 760 화소의 것을 사용한 경우를 나타낸다.
제17도에서, 입력단자(81)에 CCD 촬상소자(2)에서의 디지탈 촬상신호가 공급된다. 이 디지탈 촬상신호가 가산기(82)에 공급된다. 지연회로(83)를 거쳐 가산기(82)에 공급된다. 가산기(82)에서, 서로 1 샘플 다른 신호가 가산된다. 이것에 의하여, 상술했듯이, 디지탈 휘도신호(Y)가 형성된다.
이 디지탈 휘도신호(Y)가 승환필터(84)에 공급된다. CCD 촬상소자(2)로서 1 라인 510 화소의 것을 사용한 경우에는 승환필터(84)에 주파수 (8/3)fsc의 클럭과 주파수 4fsc 의 클럭이 공급된다. 승환필터(84)에서, 샘플링 주파수가 (8/3)fsc 에서 4fsc 로 변환되고, 주파수 (4/3)fsc 를 중심으로 하는 주파수 성분이 제거된다.
승환필터(84)의 출력이 리샘플회로(85)에 공급된다. 리샘플회로(85)에는 주파수 2fsc 의 클럭이 공급된다. 리샘플회로(85)에서, 승환필터(84)에서 출력되는 주파수 4fsc 의 디지탈 휘도신호가 주파수 2fsc 의 클럭에서 리샘플된다. 리샘플회로(85)의 출력이 출력단자(86)에서 취출된다. CCD 촬상소자(2)로서 1 라인 760 화소의 것을 사용한 경우에는 제18도에 나타나듯이, 승환필터(84)에 주파수 4fsc 의 클럭이 공급된다. 승환필터(84)에서 주파수 2fsc 를 중심으로하는 주파수 성분이 제거된다. 리샘플회로(85)에서, 승환필터(84)에서 출력되는 주파수 4fsc 의 디지탈 휘도신호가 주파수 2fsc 의 클럭에서 리샘플된다.
c2. 1 라인 510 화소의 CCD 촬상소자를 사용한 경우의 승환필터의 구성
제1도 및 제2도는 승환필터(84)의 구성을 나타내는 것이다. 이 승환필터(84)는 상술했듯이 CCD 촬상소자(2)로서 1 라인 510 화소의 것을 사용한 경우에는 샘플링 주파수를 (8/3)fsC 에서 4fsc 로 변환하고, 주파수 (4/3)fsc 를 중심으로하는 주파수 성분을 제거한다. CCD 촬상소자(2)로서 1 라인인 760 화소의 것을 사용한 경우에는 주파수 2fsC 를 중심으로 하는 주파수 성분을 제거한다.
제1도는 CCD 촬상소자(2)로서 1 라인 510 화소의 것을 사용한 경우를 나타내는 것이다. 이 경우에는 입력단자(91)에 CCD 촬상소자(2)에서의 디지탈 휘도신호 A1, A2, A3... 가 공급된다. 제1도에 나타내는 승환필터(84)에서, 이 디지탈 휘도신호 A1, A2, A3... 에서, 데이타 (A1+ A2), 2A2, 2A3, (A3+ A4), 2A4, .... 가 순차 형성된다.
이러한 데이타 출력은 (8/3)fsc 의 디지탈 신호를 주파수 8fsc 로서 오버 샘플링하고, 이 오버 샘플링한 디지탈 신호를,
H(Z) = 1/6 (1 +Z-1+ Z-2)(1 + Z-1)
H(Z) = 1/6(1 + 2Z-1+ 2Z-2+ Z-3) .... (1)
인 특성의 필터를 거쳐 취출하고, 이것을 주파수 4fsc 로서 리샘플링 한것과 등가인 출력이다.
즉, 제19a도에 나타나듯이 샘플링 주파수 (8/3)fsc 의 디지탈 신호 A1, A2, A3.... 가 입력된 것으로 한다. 이것을 주파수 8fsc 로서 오버 샘플링한것으로 하면, 제19b도에 나타나듯이, 디지탈 신호 A1, a1, a2, A2, a3, a4, A3, a5, a6... 가 얻어진다. 이 디지탈신호중, 데이타 a1, a2, a3, a4, a5, a6... 는 0 이다.
제19b도에 나타내는 8fsc 로서 오버 샘플링한 디지탈신호를, 1 식에 나타내는 전달관수의 필터를 거쳐 출력되면, 디지탈 데이타 D1, d1, D2, d2, D3, d3, ... 가 아래와 같이 얻어진다.
D = (A1+ 2a1+ 2a2+ A2)/6
d = (a1+ 2a2+ 2A2+ a3)/6
D = (a2+ 2A2+ 2a3+ a4)/6
d = (A2+ 2a3+ 2a4+ A3)/6
D = (a3+2a4+ 2A3+ a5)/6
d = (a4+ 2A3+ 2a5+ a6)/6
D = (A3+ 2a5+ 2a6+ A4)/6
또한, 1/6 은 전체게인을 결정하고 있으므로 생략한다. 그리고, 데이타 a1, a2, a3, a4, a5, a6.... 는 0 이므로,
D1= A1+ A2
d1= 2A2
D2= 2A2
d2= A2+ A3
D3= 2A3
d3= 2A3
D4= A3+ A4
로 된다.
이러한 디지탈 신호를 샘플링 주파수 4fsc 로서 샘플하면, 제19c도에 나타나듯이, 디지탈 신호 D1, D2, D3, D4.... 가 얻어진다.
D1= A1+ A2
D2= 2A2
D3= 2A3
D4= A3+ A4
D5= 2A4
D6= 2A5
제1도에서, 입력단자(91)에 샘플링 주파수 (8/3)fsc 의 디지탈 휘도신호가 공급된다. 클럭 입력단자(92)에 주파수 (8/3)fsc 의 클럭이 공급된다. 클럭 입력단자(93)에 주파수 4fsc 의 클럭이 공급된다.
입력단자(91)에서의 디지탈 신호가 D 플립플롭(94)의 데이타 입력단에 공급된다.
D 플립플롭(94)의 출력이 스위치회로(95)의 a 측 입력단에 공급되고, D 플립플롭(96)의 데이타 입력단에 공급된다. D 플립플롭(94)의 클럭입력단에는 클럭입력단자(92)에서 주파수 (8/3)fsc 의 클럭이 공급된다. D 플립플롭(96)의 출력이 스위치회로(98)의 a 측 입력단에 공급된다.
스위치회로(95)의 출력이 D 플립플롭(99)의 데이타 입력단에 공급된다. D 플립플롭(99)의 출력이 가산기(101)의 한쪽 입력단에 공급되고, 스위치회로(95)의 b 측 입력단에 공급된다.
스위치회로(98)의 출력이 D 플립플롭(100)의 데이타 입력단에 공급된다. D 플립플롭(100)의 출력이 가산기(101)의 다른쪽 입력단에 공급되고, 스위치회로(98)의 B 측 입력단에 공급된다. D 플립플롭(99) 및 (100)의 클럭 입력단에는 클럭입력단자(93)에서 주파수 4fsc 의 클럭이 공급된다.
가산기(101)의 출력이 D 플립플롭(102)의 데이타 입력단에 공급된다. D 플립플롭(102)의 클럭입력단자(93)에서 주파수 4fsc 의 클럭이 공급된다. D 플립플롭(102)의 출력이 출력단자(103)에서 취출된다.
클럭입력단자(92)에서의 클럭이 D 플립플롭(104)의 데이타 입력단자에 공급된다. D 플립플롭(104)의 출력이 D 플립플롭(105)의 데이타 입력단자에 공급된다. D 플립플롭(105)의 출력이 D 플립플롭(106)의 데이타 입력단에 공급된다. D 플립플롭(104 내지 106)의 클럭입력단에는 클럭입력단자(93)에서 주파수 4fsc 의 클럭이 공급된다. D 플립플롭(105)의 출력이 스위치 제어신호로서 스위치회로(98)에 공급된다. D 플립플롭(106)의 출력이 스위치제어신호로서 스위치회로(95)에 공급된다.
입력단자(91)에서는 제20c도에 나타나듯이, 디지탈 신호 A1, A2, A3... 가 공급된다. 이 입력단자(91)에서의 디지탈 신호 A1, A2, A3... 가 주파수 (8/3)fsc 의 클럭(제20a도)의 입상에서, D 플립플롭(94)에 취입된다. D 플립플롭(94)에서는 제20d도에 나타나듯이 타이밍에서 디지탈 신호 A1, A2, A3... 가 출력된다.
이 D 플립플롭(94)의 출력이 스우치회로(95)의 a 측 입력단에 공급된다.
클럭 입력 단자(92)에 공급되는 주파수 (8/3)fsc 의 클럭은 제20a도에 나타나듯이, 듀티비가 33% 로 되어 있다. 이 클럭이 제20b도에 나타나듯이, 인버터(97)에서 반전된다. 이 반전된 주파수 (8/3)fsc 의 클럭(제20b도)의 입상에서, D 플립플롭(94)에서의 출력 데이타(제20d도)가 D 플립플롭(96)에 취입된다. D 플립플롭(96)에서는 제20e도에 나타내는 타이밍에서 디지탈 신호 A1, A2, A3.... 가 출력된다. 이 D 플립플롭(96)의 출력이 스위치회로(98)의 a 측 입력단에 공급된다.
제20d도 및 제20e도에 나타나듯이, D 플립플롭(96)에서 출력되는 디지탈 신호의 타이밍은 D 플립플롭(96)에서 출력되는 디지탈 신호의 타이밍에 대하여 (8/3)fsc 에서 (1/3)클럭 분지체되어 있다.
클럭 입력 단자(92)에서의 주파수 (8/3)fsc 의 클럭(제20a도)은 클럭 입력 단자(93)에서의 주파수 4fsc 의 클럭(제20f도)의 입상에서 D 플립플롭(104)에 취입된다. D 플립플롭(104)에서는 제20g도에 나타나듯이 신호가 출력된다. 이 D 플립플롭(104)의 출력이 클럭 입력 단자(93)에서의 주파수 4fsc 의 클럭(제20f도)의 입상에서 D 플립플롭(105)에 취입된다. D 플립플롭(105)에서는 제20h도에 나타나듯이 신호가 출력된다. D 플립플롭(105)의 출력이 클럭 입력 단자(93)에서의 주파수 4fsc 의 클럭(제20f도)의 입상에서 D 플립플롭(106)에 취입된다. D 플립플롭(106)에서는 제20i도에 나타나듯이 신호가 출력된다.
D 플립플롭(105)의 출력(제20h도)에 의하여, 제20k도에 나타나듯이, 스위치회로(98)가 절체된다. 스위치회로(98)는 제20k도에 나타나듯이, D 플립플롭(105)의 출력이 로우 레벨일때에는 a 측에 절체되고, D 플립플롭(105)의 출력이 하이 레벨일때에는 b 측으로 절체된다.
D 플립플롭(106)의 출력(제20i도)에 의하여 제20j도에 나타나듯이 스위치회로(95)가 절체된다. D 플립플롭(106)의 출력이 로우 레벨일때에는 스위치회로(95)가 a 측에 절체되고, D 플립플롭(106)의 출력이 하이 레벨일때에는 스위치회로(95)가 b 측에 절체된다.
시점(To)에서, 제20c도에 나타나듯이, 입력단자(91)에 데이타(A1)가 공급되면, 주파수 (8/3)fsc 에서 1 클럭 지체된 시점(T1)에서, 제20d도에 나타나듯이, D 플립플롭(94)에서 데이타(A1)가 출력된다. 이 데이타(A1)가 주파수 (8/3)fsc 에서 (1/30클럭 지체된 시점 T 에서, 제20e도에 나타나듯이, D 플립플롭(96)에 취입된다.
주파수 4fsc 의 클럭(제20f도)이 입상하는 시점(t1)에서, 스위치회로(95)의 출력이 D 플립플롭(99)에 취입되고, 스위치회로(98)의 출력이 D 플립플롭(100)에 취입된다.
시점(t1)에서는 제20j도 및 제20k도에 나타나듯이, 스위치회로(95) 및 스위치회로(98)가 함께 a 측에 절체되어 있다. 따라서 제20l도에 나타나듯이, D 플립플롭(99)에는 이때 D 플립플롭(94)에서 출력되어 있는 데이타(A1)가 취입된다. 제20m도에 나타나듯이 D 플립플롭(100)에는 이때 D 플립플롭(96)에서 출력되어 있는 데이타(A1)가 취입된다.
주파수 (8/3)fsc 의 클럭이 입상하는 시점(T3)에서, 제20d도에 나타나듯이 D 플립플롭(94)에서 데이타(A2)가 출력된다. 이것에서 (8/3)fsc 의 클럭에서 (1/3)클럭 지체된 시점(T4)에서, 제20e도에 나타나듯이 D 플립플롭(96)에서 데이타(A2)가 출력된다.
주파수 4fsc 의 클럭(제20f도)이 입상하는 시점(t2)에서, 스위치회로(95)의 출력이 D 플립플롭(99)에 취입되고, 스위치회로(98)의 출력이 D 플립플롭(100)에 취입된다.
시점(t2)에서는 제20j도 및 제20k도에 나타나듯이 스위치회로(95)가 a 측에 절체되고, 스위치회로(98)가 b 측에 절체되어 있다. 따라서 제20l도에 나타나듯이 D 플립플롭(99)에는 이때 D 플립플롭(94)에서 출력되어 있는 데이타(A2)가 취입된다. 제20m도에 나타나듯이 D 플립플롭(100)에는 D 플립플롭(100)에 축적되어 있던 데이타(A1)가 재차 취입된다.
D 플립플롭(99)의 출력과 D 플립플롭(100)의 출력이 가산기(101)에서 가산된다. D 플립플롭(99)에서 데이타(A2)가 출력되고, D 플립플롭(100)에서는 데이타(A1)가 출력되어 있으므로, 제20n도에 나타나듯이 가산기(101)에서 데이타(A1+ A2)가 구하여 진다.
주파수 (8/3)fsc 의 클럭이 입상하는 시점(T5)에서, 제20d도에 나타나듯이, D 플립플롭(94)에서 데이타(A3)가 출력된다.
주파수 4fsc 의 클럭(제20f도)가 입상하는 시점(t3)에서, 스위치회로(95)의 출력이 D 플립플롭(99)에 취입되고, 스위치회로(98)의 출력이 D 플립플롭(100)에 취입된다.
시점(t3)에서는 제20j도 및 제20k도에 나타나듯이 스위치회로(95)가 b 측에 절체되고, 스위치회로(98)가 a 측에 절체되어 있다. 따라서 제20l도에 나타나듯이 D 플립플롭(99)에는 D 플립플롭(99)에 축적되어 있던 데이타(A2)가 재차 취입된다. 또한, 제20m도에 나타나듯이 D 플립플롭(100)에는 이때 스위치회로(98)에서 출력되어 있는 데이타(A2)가 취입된다.
D 플립플롭(99)에서 데이타(A2)가 출력되고, D 플립플롭(100)에서는 데이타(A2)가 출력됨으로, 제20m도에 나타나듯이, 가산기(101)에서 데이타(2A2)가 구하여 진다.
반전된 주파수 (8/3)fsc 의 클럭이 입상하는 시점(T6)에서, 제20e도에 나타나듯이, D 플립플롭(94)에서 데이타(A3)가 출력된다.
주파수 4fsc 의 클럭(제20f도)이 입상하는 시점(t4)에서, 스위치회로(95)의 출력이 D 플립플롭(99)에 취입되고, 스위치회로(98)의 출력이 D 플립플롭(100)에 취입된다.
시점(t4)에서는 제20j도 및 제20k도에 나타나듯이, 스위치회로(95) 및 스위치회로(98)가 함께 a 측에 절체되어 있다. 따라서 제20l도에 나타나듯이 D 플립플롭(99)에는, 이때 스위치회로(95)에서 출력되어 있는 데이타(A3)가 취입된다. 제20m도에 나타나듯이 D 플립플롭(100)에는, 이때 스위치회로(98)에서 출력되어 있는 데이타(A3)가 취입된다.
D 플립플롭(99)에서 데이타(A3)가 출력되고, D 플립플롭(100)에서는 데이타(A3)가 출력됨으로, 제20n도에 나타나듯이, 가산기(101)에서 데이타(2A3)가 구하여 진다.
주파수 (8/3)fsc 의 클럭이 입상하는 시점(T7)에서, 제20d도에 나타나듯이, D 플립플롭(94)에서 데이타(A4)가 출력된다. 반전된 주파수 (8/3)fsc 의 클럭이 입상하는 시점(T8)에서, 제20e도에 나타나듯이, D 플립플롭(94)에서 데이타(A4)가 출력된다.
주파수 4fsc 의 클럭(제20f도)이 입상하는 시점(t5)에서 스위치회로(95)의 출력이 D 플립플롭(99)에 취입되고, 스위치회로(98)의 출력이 D 플립플롭(100)에 취입된다.
시점(t5)에서는 제20j도 및 제20k도에 나타나듯이, 스위치회로(95)가 a 측에 절체되고, 스위치회로(98)가 b 측에 절체되어 있다. 따라서 제20l도에 나타나듯이 D 플립플롭(99)에는 이때 D 플립플롭(94)에서 출력되어 있는 데이타(A4)가 취입된다. 제20m도에 나타나듯이 D 플립플롭(100)에는 D 플립플롭(100)에 축적되어 있던 데이타(A3)가 재차추입된다.
D 플립플롭(99)의 출력과 D 플립플롭(100)의 출력이 가산기(101)에서 가산된다. D 플립플롭(99)에서 데이타(A4)가 출력되고, D 플립플롭(100)에서는 데이타(A3)가 출력되어 있으므로, 제20n도에 나타나듯이 가산기(101)에 데이타(A3+ A4)가 구하여 진다.
이하 같은 동작이 반복된다.
제20n도에 나타나듯이 가산기(101)에서는 데이타(A1+ A2), 2A2, 2A3, (A3+ A4)... 가 순차 얻어진다. 이 가산기(101)의 출력이 D 플립플롭(102)을 거쳐, 제20o도로 나타나듯이 취출된다.
c3, 1 라인 760 화소의 CCD 촬상소자를 사용한 경우의 승환필터의 구성, 제2도는 CCD 촬상소자(2)로서 1 라인 760 화소의 것을 사용한 경우의 구성을 나타내는 것이다. 이 경우에는 입력단자(91)에 샘플링 주파수 4fsc 의 디지탈 신호가 공급된다. 클럭 입력 단자(92)에는 주파수 4fsc 의 클럭이 공급된다. 스위치회로(95) 및 (98)는 a 측에 고정된다. D 플립플롭(96)의 클럭 입력단에는 클럭 입력 단자(92)에서의 주파수 4fsc 의 클럭이 공급된다. 다른 구성은 상술의 CCD 촬상소자(2)로서 1 라인 510 화소의 것을 사용한 경우의 구성과 같다.
이 경우에는 입력단자(91)에 CCD 촬상소자(2)에서의 디지탈 휘도 신호 B1, B2, B3... 가 공급된다. 제2도에 나타내는 승환 필터(84)에서, 이 디지탈 휘도 신호 B1, B2, B3 ... 에서 데이타(B1+ B2), (B2+ B3), (B3+ B4).... 가 순차 형성된다. 이 데이타 출력은 4fsc 의 디지탈 신호를 전달 관수
H(Z)가
H(Z) = 1/2(1 + Z-1)
인 특성의 필터를 거쳐 취출한 것이다.
제2도에서, 입력 단자(91)에, 제2b도에 나타나듯이 디지탈 휘도 신호 B1, B2, B3.... 가 공급된다. 클럭 입력 단자(92)에, 제21a도에 나타나듯이, 주파수 4fsc 의 클럭이 공급된다. 이 입력 단자(91)에서의 디지탈 신호가 주파수 4fsc 의 클럭(제21a도)의 입상에서, D 플립플롭(94)에 취입된다. D 플립플롭(94)에서는 제21c도에 나타나듯이 타이밍으로서 디지탈 신호 B1, B2, B3.... 가 출력된다.
D 플립플롭(94)의 출력이 주파수 4fsc 의 클럭(제21a도)의 입상에서, D 플립플롭(96)에 취입된다. D 플립플롭(96)에서는 제21d도에 나타나듯이 타이밍에서 디지탈 신호 B1, B2, B3.... 가 출력된다.
제21c도 및 제21d도에 나타나듯이, D 플립플롭(94)의 출력은 D 플립플롭(96)의 출력에 대하여 1 클럭 지연된다. 스위치회로(95) 및 (98)는 제21e도 및 제21f도에 나타나듯이 공히 a 측에 절체되어 있으므로, 이 D 플립플롭(94) 및 (96)의 출력이 주파수 4fsc 의 클럭(제21a도)의 입상으로, D 플립플롭(99) 및 (100)에 각각 취입된다.
D 플립플롭(99) 및 (100)에서는 제21g도 및 제21h도에 나타나듯이 타이밍에서 디지탈 신호 B1, B2, B3... 가 출력된다. D 플립플롭(99) 및 (100)의 출력이 가산기(101)에서 가산된다. 이것에 의하여 제21i도에 나타나듯이 데이타(B1+ B2), (B2+ B3), (B3+ B4) ... 가 순차 형성된다. 이 데이타(B1+ B2), (B2+ B3), (B3+ B4) .... 가 제21j도에 나타나듯이, D 플립플롭(102)을 거쳐 나타내듯이 D 플립플롭(102)을 거쳐 출력 단자(103)에서 취출된다.
c4. Y 분리회로의 특성
제22도는 CCD 촬상소자(2)로서 1 라인 510 화소의 것을 사용한 경우의 Y 분리회로(32)의 특성을 나타내는 것이다. 이 경우에는 상술했듯이, 승환필터(84)는 샘플링 주파수 (8/2)fsc 의 디지탈 신호를 주파수 8fsc 로서 오버 샘플링한 신호에 대하여,
전달함수 H(Z) 가
H(Z) = 1/6(1 + 2Z-1+ 2Z-2+ Z-3)
인 특성으로 된다. 따라서 Y 분리회로(32) 전체에서는 제22도에 나타나듯이 하는 특성으로 된다.
제22도에 나타내는 특성에서 알수 있듯이, Y 분리회로(32)에서는 저역성분에 절반하는 (4/3)fsc 의 성분이 제거되어 있다.
제23도는 CCD 촬상소자(20로서 1 라인 510 의 화소의 것을 사용한 경우의 Y 분리회로(32)의 특성을 나타내는 것이다. 이 경우에는 상술했듯이 승환필터(84)는, 샘플링 주파수 4fsc 의 디지탈 신호에 대하여
H(Z) = 1/2(1 + Z-1)
인 특성으로 된다. 따라서 Y 분리회로(32) 전체에서는 제23도에 나타나듯이 특성이 얻어진다. 제23도에 나타내는 특성에서 알수 있듯이 저역성분에 절반하는 2fsc 의 성분을 제거하는 것이 가능하다.
본 발명에 의하면, 1 라인 510 화소의 CCD 촬상소자를 사용한 경우에는 플립플롭(96)에서 위상이 다른 입력 데이타가 형성되고 스위치회로(95) 및 (98)를 제어하여 입력 데이타 및 위상이 다른 데이타 신호와, 전회까지 플립플롭(99) 및 (100)에 각각 출력되어 있던 데이타가 선택적으로 플립플롭(99) 및 (100)에 각각 취입된다. 그리고, 플립플롭(99) 및 (100)의 출력이 가산기(101)에서 가산된다. 이것에 의하여 샘플링 주파수 (8/3) fsc 의 디지탈 신호를 샘플링 주파수 4fsc 와 공배수의 관계에 있는 주파수 8fsc 에서 오버샘플링 하고,
H(Z) = 1/6(1 + 2Z-1+ 2Z-2+ Z-3)
에서 나타내는 전달함수의 필터를 거친것과 등가인 출력이 얻어진다.
주파수 8fsc 에서 오버 샘플링하여, 주파수 4fsc 에서 샘플링했을 때의 데이타를 얻도록하고 있으므로, 주파수 8fsc 로서 동작되지 않으면 안되는 부분은 없고, 고속소자를 사용할 필요가 없다.
스위치회로(95) 및 (98)를 고정시켜두면, 1 라인 760 화소의 CCD 촬상소자(2)의 출력을,
H(Z) = 1/2(1 + Z-1)
인 특성의 필터를 거친 데이타가 얻어진다. 따라서, 화소수가 다른 CCD 촬상소자(2)에 대하여, 공통의 하드웨어를 사용할 수 있다.

Claims (1)

  1. 제1샘플링 주파수의 디지탈 신호가 제2샘플링 주파수로 승환되고, 상기 제1의 샘플링 주파수의 디지탈 신호에 대하여, 소정의 주파수 특성을 가지도록한 한 샘플링 주파수 승환필터회로에 있어서, 입력된 상기 제1샘플링 주파수의 디지탈신호를 소정량 지연시키는 지연회로와, 입력된 상기 제1샘플링 주파수의 디지탈 신호를 상기 제2샘플링 주파수의 클럭으로 회수하는 제1플립플롭과, 상기 지연회로를 거쳐 소정량 지연된 상기 제1샘플링 주파수의 디지탈신호를 상기 제2샘플링 주파수의 클럭으로 회수하는 제2플립플롭과, 상기 제1플립플롭의 출력과 상기 제2플립플롭의 출력을 가산하는 가산회로와, 상기 제1샘플링 주파수와 상기 제2샘플링 주파수의 공배수의 관계에 있는 주파수로서 상기 제1샘플링 주파수의 디지탈 신호를 오버샘플링하고, 이것을 소정의 주파수 특성의 필터를 거쳐, 상기 제2샘플링 주파수로서 샘플링한 것과 등가인 출력을 상기 가산회로에서 얻을 수 있도록, 상기 제1 및 제2플립플롭의 입력을 제어하는 제어회로를 갖추도록 한것을 특징으로하는 샘플링 주파수 승환필터 회로.
KR1019910002780A 1990-02-27 1991-02-21 샘플링 주파수 승환 필터 회로 KR0184887B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02047010A JP3143907B2 (ja) 1990-02-27 1990-02-27 サンプリング周波数乗換フィルタ回路
JP47010 1990-02-27

Publications (1)

Publication Number Publication Date
KR0184887B1 true KR0184887B1 (ko) 1999-04-15

Family

ID=12763200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002780A KR0184887B1 (ko) 1990-02-27 1991-02-21 샘플링 주파수 승환 필터 회로

Country Status (5)

Country Link
US (1) US5144450A (ko)
EP (1) EP0449682B1 (ko)
JP (1) JP3143907B2 (ko)
KR (1) KR0184887B1 (ko)
DE (1) DE69122981T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395184B2 (ja) * 1991-01-25 2003-04-07 ソニー株式会社 ビデオカメラ
US6512791B1 (en) 1991-05-15 2003-01-28 Canon Kabushiki Kaisha Image processing apparatus having means for controlling exposure using an orthogonal transformation coefficient
US5694168A (en) * 1991-09-04 1997-12-02 Fuji Photo Film Co., Ltd. Auto focus control device and method including selecting a zone for detecting an evaluative value for focusing in accordance with photographing direction
GB9121504D0 (en) * 1991-10-10 1991-11-27 Snell & Wilcox Ltd Signal sampling
JPH05292382A (ja) * 1992-04-15 1993-11-05 Sony Corp オートフォーカス装置
DE69536129D1 (de) * 1994-04-19 2011-01-27 Eastman Kodak Co Kamera mit automatischer Belichtungssteuerung unter Verwendung von CCD-Sensor mit verstellbarem Belichtungsindex
US5874994A (en) * 1995-06-30 1999-02-23 Eastman Kodak Company Filter employing arithmetic operations for an electronic sychronized digital camera
US5926209A (en) * 1995-07-14 1999-07-20 Sensormatic Electronics Corporation Video camera apparatus with compression system responsive to video camera adjustment
DE69834305T2 (de) 1997-06-19 2007-02-01 Mitsui Chemicals, Inc. Harz-formmasse
US6657668B1 (en) * 1997-11-19 2003-12-02 Ricoh Company, Ltd. Method, system, and computer readable medium for controlling automatic focusing of a digital camera
JP5132507B2 (ja) * 2008-09-26 2013-01-30 オリンパス株式会社 焦点検出装置およびカメラシステム
US8049811B2 (en) * 2009-01-28 2011-11-01 Board Of Regents, The University Of Texas System Automatic focusing apparatus and method for digital images using automatic filter switching
JP5271165B2 (ja) * 2009-06-15 2013-08-21 富士フイルム株式会社 撮影装置および撮影制御方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660767A (en) * 1969-12-18 1972-05-02 Matsushita Electric Ind Co Ltd Frequency divider circuit system
US4355228A (en) * 1978-03-06 1982-10-19 Artek Systems Corporation Image analyzer with light pen or the like and shading corrector
NL8204728A (nl) * 1982-12-07 1984-07-02 Philips Nv Televisieschakeling voor raster- en lijnfrekwentieverdubbeling en beelddeelvergroting.
JPS60183876A (ja) * 1984-03-02 1985-09-19 Konishiroku Photo Ind Co Ltd ビデオカメラのオ−トフオ−カス装置
US4845437A (en) * 1985-07-09 1989-07-04 Minolta Camera Kabushiki Kaisha Synchronous clock frequency conversion circuit
JPS6319830U (ko) * 1986-07-18 1988-02-09
JP2592810B2 (ja) * 1986-09-30 1997-03-19 株式会社東芝 サンプルレート変換回路
JP2611269B2 (ja) * 1987-10-23 1997-05-21 ソニー株式会社 固体撮像装置の信号処理装置
JP2696901B2 (ja) * 1988-04-08 1998-01-14 ソニー株式会社 サンプリング周波数変換回路
JP2584019B2 (ja) * 1988-06-17 1997-02-19 富士写真フイルム株式会社 カメラおよびその合焦制御装置

Also Published As

Publication number Publication date
DE69122981T2 (de) 1997-03-06
US5144450A (en) 1992-09-01
DE69122981D1 (de) 1996-12-12
JP3143907B2 (ja) 2001-03-07
JPH03249813A (ja) 1991-11-07
EP0449682B1 (en) 1996-11-06
EP0449682A1 (en) 1991-10-02

Similar Documents

Publication Publication Date Title
JP2822256B2 (ja) ビデオカメラの露光補正装置
KR0184887B1 (ko) 샘플링 주파수 승환 필터 회로
US5235428A (en) Auto-focus system for video camera
US4990947A (en) Automatic focusing apparatus
US4998162A (en) Video camera
US5767899A (en) Image pickup device
KR100202337B1 (ko) 칼라 비디오 카메라 및 백색 바란스 검출신호 발생방법
JPS63158982A (ja) 固体テレビカメラ装置
JP2725933B2 (ja) オートフォーカス装置
KR100254962B1 (ko) 포커스 검출 신호 발생 장치
US5739858A (en) Automatic focusing device using a plurality of different frequency components extracted at the same point
KR100504974B1 (ko) 자동-아이리스제어에사용되는브라이트니스정보를용이하게추출가능한비디오카메라장치
KR100393879B1 (ko) 전자 스틸 카메라
JP2979567B2 (ja) ビデオカメラの露光補正装置
JPH03243072A (ja) オートフォーカス回路
JP3057257B2 (ja) ディジタルフィルタ
JP3000576B2 (ja) 撮像装置
JP3134307B2 (ja) オートフォーカス回路
KR100261236B1 (ko) 캠코더장치
JPH03238981A (ja) ディジタル信号レベル検出回路
Wang et al. New color image processor for the video camera
JPH06141328A (ja) 自動感度調整装置
JPH07162891A (ja) 黒バランスの調整方法
KR20000013246A (ko) 칼라 비디오 카메라 시스템
JPH11187413A (ja) カラービデオカメラ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081120

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee