JP3130792B2 - 薄膜回路基板 - Google Patents
薄膜回路基板Info
- Publication number
- JP3130792B2 JP3130792B2 JP08082747A JP8274796A JP3130792B2 JP 3130792 B2 JP3130792 B2 JP 3130792B2 JP 08082747 A JP08082747 A JP 08082747A JP 8274796 A JP8274796 A JP 8274796A JP 3130792 B2 JP3130792 B2 JP 3130792B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- thin
- film
- thin film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Waveguide Connection Structure (AREA)
- Non-Reversible Transmitting Devices (AREA)
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜抵抗を内蔵し
た高周波機器用の薄膜回路基板に関する。
た高周波機器用の薄膜回路基板に関する。
【０００２】
【従来の技術】高周波機器などに使用される薄膜回路基
板は、薄膜形成技術を利用して誘電体基板上の薄膜導電
層をパターン化し、伝送線路が形成される。このような
構造の薄膜回路基板を例えば電界効果トランジスタのバ
イアス回路に用いる場合、バイアス電圧を調整できるよ
うに伝送線路の一部に薄膜抵抗層が構成される。
板は、薄膜形成技術を利用して誘電体基板上の薄膜導電
層をパターン化し、伝送線路が形成される。このような
構造の薄膜回路基板を例えば電界効果トランジスタのバ
イアス回路に用いる場合、バイアス電圧を調整できるよ
うに伝送線路の一部に薄膜抵抗層が構成される。
【０００３】ここで、伝送線路の一部に薄膜抵抗が構成
された従来の薄膜回路基板について図２を参照して説明
する。符号２１は、セラミックやガラスなどで形成され
た誘電体基板で、誘電体板基板２１の表面に、薄膜抵抗
層２２と薄膜導電層２３が２層構造でパターン化され、
伝送線路が構成されている。薄膜抵抗層２２としてはＮ
ｉＣｒ、Ｔａ2 Ｎ等の、誘電体板基板２１との接着性の
よい導電率の低い材料が使用される。また、薄膜導電層
２３としてはＡｕ、Ａｇ、Ｃｕ等の比較的導電率の高い
材料が使用される。なお、薄膜抵抗層２２や薄膜導電層
２３は、これらを形成する材料の膜が蒸着などによって
単層あるいは多層に形成されている。
された従来の薄膜回路基板について図２を参照して説明
する。符号２１は、セラミックやガラスなどで形成され
た誘電体基板で、誘電体板基板２１の表面に、薄膜抵抗
層２２と薄膜導電層２３が２層構造でパターン化され、
伝送線路が構成されている。薄膜抵抗層２２としてはＮ
ｉＣｒ、Ｔａ2 Ｎ等の、誘電体板基板２１との接着性の
よい導電率の低い材料が使用される。また、薄膜導電層
２３としてはＡｕ、Ａｇ、Ｃｕ等の比較的導電率の高い
材料が使用される。なお、薄膜抵抗層２２や薄膜導電層
２３は、これらを形成する材料の膜が蒸着などによって
単層あるいは多層に形成されている。
【０００４】誘電体基板２１の裏面は、表面と同様に、
薄膜抵抗層２４が形成され、その上に薄膜導電層２５が
形成され、薄膜抵抗層２４と薄膜導電層２５の２層構造
になっている。誘電体基板２１の裏面はパターン化され
ず、薄膜抵抗層２４と薄膜導電層２５の２層構造が全面
に構成されている。なお、薄膜導電層２５は接地面を構
成する。
薄膜抵抗層２４が形成され、その上に薄膜導電層２５が
形成され、薄膜抵抗層２４と薄膜導電層２５の２層構造
になっている。誘電体基板２１の裏面はパターン化され
ず、薄膜抵抗層２４と薄膜導電層２５の２層構造が全面
に構成されている。なお、薄膜導電層２５は接地面を構
成する。
【０００５】上記した構造によれば、誘電体基板２１を
挟んで、誘電体基板２１表面にパターン化された薄膜導
電層２３が形成され、誘電体基板２１裏面に接地面を構
成する薄膜導電層２５が形成され、高周波用の伝送線路
が構成されている。また、エッチング技術によって薄膜
導電層２３の一部が除去され、薄膜導電層２３間に薄膜
抵抗層２２即ち抵抗Ｒが接続される。
挟んで、誘電体基板２１表面にパターン化された薄膜導
電層２３が形成され、誘電体基板２１裏面に接地面を構
成する薄膜導電層２５が形成され、高周波用の伝送線路
が構成されている。また、エッチング技術によって薄膜
導電層２３の一部が除去され、薄膜導電層２３間に薄膜
抵抗層２２即ち抵抗Ｒが接続される。
【０００６】上記した構成の薄膜回路基板を、例えば電
界効果トランジスタのバイアス回路に用いる場合、薄膜
回路基板上の伝送線路の一端に電界効果トランジスタの
電極が接続される。そして、電極に印加されるバイアス
電圧の調整は、例えば、薄膜抵抗層２２の抵抗Ｒを跨ぐ
ように薄膜導電層２３間をリード線で接続した場合とし
ない場合の抵抗Ｒ部分の電位降下の有無を利用して行わ
れる。
界効果トランジスタのバイアス回路に用いる場合、薄膜
回路基板上の伝送線路の一端に電界効果トランジスタの
電極が接続される。そして、電極に印加されるバイアス
電圧の調整は、例えば、薄膜抵抗層２２の抵抗Ｒを跨ぐ
ように薄膜導電層２３間をリード線で接続した場合とし
ない場合の抵抗Ｒ部分の電位降下の有無を利用して行わ
れる。
【０００７】
【発明が解決しようとする課題】上記した従来の薄膜回
路基板では、誘電体基板２１は両面とも、薄膜抵抗層２
２、２４と薄膜導電層２３、２５の２層構造になってい
る。このような構造の場合、パターン化された伝送線路
に高周波電流が流れると、高周波電流は表皮効果によっ
て薄膜抵抗層２２の部分に流れ、高周波損失が大きくな
る。このため、高出力や低雑音が要求される回路に使用
した場合、高周波損失による影響が大きくなる。このよ
うな高周波損失を補償するために、例えば、性能のすぐ
れた能動素子を使用しなければならず、コスト増大の原
因になる。
路基板では、誘電体基板２１は両面とも、薄膜抵抗層２
２、２４と薄膜導電層２３、２５の２層構造になってい
る。このような構造の場合、パターン化された伝送線路
に高周波電流が流れると、高周波電流は表皮効果によっ
て薄膜抵抗層２２の部分に流れ、高周波損失が大きくな
る。このため、高出力や低雑音が要求される回路に使用
した場合、高周波損失による影響が大きくなる。このよ
うな高周波損失を補償するために、例えば、性能のすぐ
れた能動素子を使用しなければならず、コスト増大の原
因になる。
【０００８】本発明は、上記した欠点を解決するもの
で、高周波損失の少ない薄膜回路基板を提供することを
目的とする。
で、高周波損失の少ない薄膜回路基板を提供することを
目的とする。
【０００９】
【課題を解決するための手段】本発明の薄膜回路基板
は、接地面を構成する薄膜導電層が裏面に形成された誘
電体基板と、この誘電体基板の表面にパターン化されて
形成された下層薄膜導電層と、この下層薄膜導電層と相
違した導電率の低い材料で構成され、前記下層薄膜導電
層に連結して形成された薄膜抵抗層と、前記下層薄膜導
電層および前記下層薄膜導電層側の前記薄膜抵抗層の端
部に重畳するように形成され、前記下層薄膜導電層とと
もに、高周波電流が流れる伝送線路を形成する上層薄膜
導電層とを具備している。
は、接地面を構成する薄膜導電層が裏面に形成された誘
電体基板と、この誘電体基板の表面にパターン化されて
形成された下層薄膜導電層と、この下層薄膜導電層と相
違した導電率の低い材料で構成され、前記下層薄膜導電
層に連結して形成された薄膜抵抗層と、前記下層薄膜導
電層および前記下層薄膜導電層側の前記薄膜抵抗層の端
部に重畳するように形成され、前記下層薄膜導電層とと
もに、高周波電流が流れる伝送線路を形成する上層薄膜
導電層とを具備している。
【００１０】また、本発明の薄膜回路基板は、接地面を
構成する薄膜導電層が裏面に形成された誘電体基板と、
この誘電体基板の表面に、一部が切断された構造にパタ
ーン化されて形成された下層薄膜導電層と、この下層薄
膜導電層と相違した導電率の低い材料で構成され、前記
下層薄膜導電層の切断された部分に形成された薄膜抵抗
層と、前記下層薄膜導電層および前記下層薄膜導電層側
の前記薄膜抵抗層の端部に重畳するように形成され、前
記下層薄膜導電層とともに、高周波電流が流れる伝送線
路を形成する上層薄膜導電層とを具備している。
構成する薄膜導電層が裏面に形成された誘電体基板と、
この誘電体基板の表面に、一部が切断された構造にパタ
ーン化されて形成された下層薄膜導電層と、この下層薄
膜導電層と相違した導電率の低い材料で構成され、前記
下層薄膜導電層の切断された部分に形成された薄膜抵抗
層と、前記下層薄膜導電層および前記下層薄膜導電層側
の前記薄膜抵抗層の端部に重畳するように形成され、前
記下層薄膜導電層とともに、高周波電流が流れる伝送線
路を形成する上層薄膜導電層とを具備している。
【００１１】
【００１２】
【００１３】また、下層薄膜導電層を構成する材料より
上層薄膜導電層を構成する材料の方が導電率が高くなっ
ている。
上層薄膜導電層を構成する材料の方が導電率が高くなっ
ている。
【００１４】上記した薄膜回路基板によれば、誘電体板
基板表面の伝送線路がパターン化される側には薄膜抵抗
層が形成されていない。このため、誘電体板基板表面の
伝送線路に高周波電流が流れる場合、高周波電流は導電
率の高い薄膜導電層のみを流れることになり、高周波損
失が少なくなる。
基板表面の伝送線路がパターン化される側には薄膜抵抗
層が形成されていない。このため、誘電体板基板表面の
伝送線路に高周波電流が流れる場合、高周波電流は導電
率の高い薄膜導電層のみを流れることになり、高周波損
失が少なくなる。
【００１５】また、誘電体板基板表面の伝送線路を材料
が異なる下層薄膜導電層と上層薄膜導電層の２層構造に
した場合、例えば、下層薄膜導電層として誘電体板基板
との接着性のよい材料を選び、上層薄膜導電層として導
電率のよい材料を選ぶことができる。この場合、誘電体
板基板と伝送線路間の機械的強度が強くなり、また、導
電率のよい上層薄膜導電層によって損失の少ない伝送線
路が構成できる。
が異なる下層薄膜導電層と上層薄膜導電層の２層構造に
した場合、例えば、下層薄膜導電層として誘電体板基板
との接着性のよい材料を選び、上層薄膜導電層として導
電率のよい材料を選ぶことができる。この場合、誘電体
板基板と伝送線路間の機械的強度が強くなり、また、導
電率のよい上層薄膜導電層によって損失の少ない伝送線
路が構成できる。
【００１６】また、上層薄膜導電層が薄膜抵抗層の端部
に重畳する構造の場合は、薄膜導電層部分と薄膜抵抗層
間の電気的、あるいは機械的な接続が良好になり、特性
のよい伝送線路が構成できる。
に重畳する構造の場合は、薄膜導電層部分と薄膜抵抗層
間の電気的、あるいは機械的な接続が良好になり、特性
のよい伝送線路が構成できる。
【００１７】
【発明の実施の形態】本発明の実施形態について図１を
参照して説明する。符号１１は、セラミックやガラスな
どで形成された誘電体基板である。そして、誘電体板基
板１１表面に抵抗Ｒが一部に接続された伝送線路が形成
される。このとき、例えば、抵抗Ｒを構成するＮｉＣ
ｒ、Ｔａ2 Ｎ等の導電率の低い材料の膜が、誘電体板基
板１１の表面全体に蒸着などの方法によって単層あるい
は多層に形成され、抵抗層が形成される。そして、エッ
チング技術で不要な抵抗層を除去し、抵抗Ｒが接続され
る部分の薄膜抵抗層１２が残される。その後、抵抗Ｒ部
分に薄膜抵抗層１２が残された誘電体板基板１１表面
に、Ｔｉのような誘電体基板１１との接着性のよい材料
の膜を、蒸着などの方法で単層あるいは多層に形成し、
導電層を形成する。そして、誘電体板基板１１表面の導
電層をエッチング技術でパターン化し、下層薄膜導電層
１３を構成する。このとき、下層薄膜導電層１３が一部
で切断され、その切断部分に薄膜抵抗層１２が接続され
るようにする。
参照して説明する。符号１１は、セラミックやガラスな
どで形成された誘電体基板である。そして、誘電体板基
板１１表面に抵抗Ｒが一部に接続された伝送線路が形成
される。このとき、例えば、抵抗Ｒを構成するＮｉＣ
ｒ、Ｔａ2 Ｎ等の導電率の低い材料の膜が、誘電体板基
板１１の表面全体に蒸着などの方法によって単層あるい
は多層に形成され、抵抗層が形成される。そして、エッ
チング技術で不要な抵抗層を除去し、抵抗Ｒが接続され
る部分の薄膜抵抗層１２が残される。その後、抵抗Ｒ部
分に薄膜抵抗層１２が残された誘電体板基板１１表面
に、Ｔｉのような誘電体基板１１との接着性のよい材料
の膜を、蒸着などの方法で単層あるいは多層に形成し、
導電層を形成する。そして、誘電体板基板１１表面の導
電層をエッチング技術でパターン化し、下層薄膜導電層
１３を構成する。このとき、下層薄膜導電層１３が一部
で切断され、その切断部分に薄膜抵抗層１２が接続され
るようにする。
【００１８】その後、さらに、薄膜抵抗層１２や下層薄
膜導電層１３が形成された誘電体基板１１表面にＡｕ、
Ａｇ、Ｃｕ等の下層薄膜導電層１３より導電率が高い材
料の膜を、蒸着などの方法で単層あるいは多層に導電層
を形成する。そして、薄膜抵抗層１２の端部や下層薄膜
導電層１３以外の導電層をエッチング技術でパターン化
し、上層薄膜導電層１４を構成する。このとき、下層薄
膜導電層１３と上層薄膜導電層１４の２層構造の伝送線
路が構成される。なお、上層薄膜導電層１４は、薄膜抵
抗層１２上で切断された形になり、この部分に、薄膜抵
抗層１２即ち抵抗Ｒが接続される。
膜導電層１３が形成された誘電体基板１１表面にＡｕ、
Ａｇ、Ｃｕ等の下層薄膜導電層１３より導電率が高い材
料の膜を、蒸着などの方法で単層あるいは多層に導電層
を形成する。そして、薄膜抵抗層１２の端部や下層薄膜
導電層１３以外の導電層をエッチング技術でパターン化
し、上層薄膜導電層１４を構成する。このとき、下層薄
膜導電層１３と上層薄膜導電層１４の２層構造の伝送線
路が構成される。なお、上層薄膜導電層１４は、薄膜抵
抗層１２上で切断された形になり、この部分に、薄膜抵
抗層１２即ち抵抗Ｒが接続される。
【００１９】なお、誘電体板基板１１の裏面は、Ｔｉの
ような誘電体基板１１との接着性のよい材料の導電層１
５がまず全面に形成され、その後、Ａｕ、Ａｇ、Ｃｕ等
の導電率のより高い材料の導電層１６が、下層の導電層
１５上に形成される。
ような誘電体基板１１との接着性のよい材料の導電層１
５がまず全面に形成され、その後、Ａｕ、Ａｇ、Ｃｕ等
の導電率のより高い材料の導電層１６が、下層の導電層
１５上に形成される。
【００２０】上記した構造によれば、誘電体板基板１１
表面に構成された伝送線路は下層薄膜導電層１３と上層
薄膜導電層１４で構成され薄膜抵抗層がない。このた
め、伝送線路を高周波電流が流れる場合、高周波電流は
導電率の高い下層薄膜導電層１３部分のみを流れ、高周
波損失が少なくなる。
表面に構成された伝送線路は下層薄膜導電層１３と上層
薄膜導電層１４で構成され薄膜抵抗層がない。このた
め、伝送線路を高周波電流が流れる場合、高周波電流は
導電率の高い下層薄膜導電層１３部分のみを流れ、高周
波損失が少なくなる。
【００２１】また、上記の実施形態では、上下の薄膜導
電層１３、１４の切断された部分を連結するように薄膜
抵抗層１２が設けられている。しかし、薄膜抵抗層１２
が終端抵抗を構成する場合は、薄膜抵抗層１２は薄膜導
電層の端部に形成された形になる。
電層１３、１４の切断された部分を連結するように薄膜
抵抗層１２が設けられている。しかし、薄膜抵抗層１２
が終端抵抗を構成する場合は、薄膜抵抗層１２は薄膜導
電層の端部に形成された形になる。
【００２２】
【発明の効果】本発明によれば、高周波損失の小さい薄
膜抵抗内蔵の薄膜回路基板を実現できる。
膜抵抗内蔵の薄膜回路基板を実現できる。
【図１】本発明の実施形態を示す斜視図である。
【図２】従来例を示す斜視図である。
１１…誘電体基板 １２…薄膜抵抗層 １３…下層薄膜導電層 １４…上層薄膜導電層 １５、１６…導電層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｐ 3/08 Ｈ０１Ｐ 3/08 (56)参考文献 特開 昭63−186492（ＪＰ，Ａ) 特開 昭58−56387（ＪＰ，Ａ) 特開 昭64−11394（ＪＰ，Ａ) 特開 平４−162793（ＪＰ，Ａ) 特開 平１−179353（ＪＰ，Ａ) 特開 昭61−26301（ＪＰ，Ａ) 特開 昭59−201503（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 7/00 H01C 1/14 H01P 1/00 H01P 1/22 H01P 1/26 H01P 3/08 H05K 1/09 H05K 1/16 H05K 1/18 H05K 3/10 H05K 3/38
Claims (3)
- 【請求項１】 接地面を構成する薄膜導電層が裏面に形
成された誘電体基板と、この誘電体基板の表面にパター
ン化されて形成された下層薄膜導電層と、この下層薄膜
導電層と相違した導電率の低い材料で構成され、前記下
層薄膜導電層に連結して形成された薄膜抵抗層と、前記
下層薄膜導電層および前記下層薄膜導電層側の前記薄膜
抵抗層の端部に重畳するように形成され、前記下層薄膜
導電層とともに、高周波電流が流れる伝送線路を形成す
る上層薄膜導電層とを具備したことを特徴とする薄膜回
路基板。 - 【請求項２】 接地面を構成する薄膜導電層が裏面に形
成された誘電体基板と、この誘電体基板の表面に、一部
が切断された構造にパターン化されて形成された下層薄
膜導電層と、この下層薄膜導電層と相違した導電率の低
い材料で構成され、前記下層薄膜導電層の切断された部
分に形成された薄膜抵抗層と、前記下層薄膜導電層およ
び前記下層薄膜導電層側の前記薄膜抵抗層の端部に重畳
するように形成され、前記下層薄膜導電層とともに、高
周波電流が流れる伝送線路を形成する上層薄膜導電層と
を具備したことを特徴とする薄膜回路基板。 - 【請求項３】 下層薄膜導電層を構成する材料より上層
薄膜導電層を構成する材料の方が導電率が高いことを特
徴とする請求項１または請求項２記載の薄膜回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08082747A JP3130792B2 (ja) | 1996-04-04 | 1996-04-04 | 薄膜回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08082747A JP3130792B2 (ja) | 1996-04-04 | 1996-04-04 | 薄膜回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09275001A JPH09275001A (ja) | 1997-10-21 |
| JP3130792B2 true JP3130792B2 (ja) | 2001-01-31 |
Family
ID=13783029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08082747A Expired - Lifetime JP3130792B2 (ja) | 1996-04-04 | 1996-04-04 | 薄膜回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3130792B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1326286C (zh) | 2002-08-01 | 2007-07-11 | 松下电器产业株式会社 | 传送线路和半导体集成电路装置 |
| JP2007267229A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | マイクロストリップ伝送線路 |
-
1996
- 1996-04-04 JP JP08082747A patent/JP3130792B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09275001A (ja) | 1997-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3307307B2 (ja) | 多層型高周波電子部品 | |
| JP3073003U (ja) | 表面実装型電気装置 | |
| JPH11126976A (ja) | プリント回路基板の積層構造体 | |
| WO2006073029A1 (ja) | 電子部品及び電子部品製造方法 | |
| JPH06350312A (ja) | 同軸コネクタと多層プリント基板の接続構造 | |
| JP3130792B2 (ja) | 薄膜回路基板 | |
| JP4433678B2 (ja) | ３端子複合電子部品 | |
| JPS62199043A (ja) | 薄膜回路及びその製造法 | |
| JPH07245240A (ja) | 電子部品 | |
| JP2836536B2 (ja) | 誘電体フィルタ及びこれを実装した実装体 | |
| JP3031957B2 (ja) | ノイズ・フイルタ | |
| JP3144596B2 (ja) | 薄膜電子部品及びその製造方法 | |
| JPH06188603A (ja) | マイクロ波回路 | |
| JPS6116415A (ja) | 配線体 | |
| JP2556044Y2 (ja) | 電子素子搭載基板 | |
| JPS59169157A (ja) | 高周波回路 | |
| JP3880505B2 (ja) | 薄膜高周波回路及びその製造方法 | |
| JPH08139562A (ja) | チップ型圧電共振部品 | |
| JP2961896B2 (ja) | 伝送線路 | |
| JP3136760B2 (ja) | チップ型３端子コンデンサ | |
| JPH0529808A (ja) | 高周波多層回路基板調整法 | |
| JP2747112B2 (ja) | 高周波用混成集積回路装置 | |
| JP2024516585A (ja) | 伝送線路コンデンサおよび伝送線路コンデンサを内部に埋め込んだ回路板 | |
| JPH11176640A (ja) | 積層型電子部品 | |
| JPH0749810Y2 (ja) | モノリシックマイクロ波集積回路 |