JP2961896B2 - 伝送線路 - Google Patents
伝送線路Info
- Publication number
- JP2961896B2 JP2961896B2 JP2409021A JP40902190A JP2961896B2 JP 2961896 B2 JP2961896 B2 JP 2961896B2 JP 2409021 A JP2409021 A JP 2409021A JP 40902190 A JP40902190 A JP 40902190A JP 2961896 B2 JP2961896 B2 JP 2961896B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- strip
- layer
- transmission line
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Waveguides (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、抵抗素子を用いるマ
イクロ波回路などを形成する伝送線路に関するものであ
る。
イクロ波回路などを形成する伝送線路に関するものであ
る。
【０００２】
【従来の技術】従来、この種の伝送線路として図８に示
すようなものがあった。この図は、G.
すようなものがあった。この図は、G.
【０００３】このようなストリップ線路においては、電
磁界はストリップ導体５近傍に閉じ込められて、ストリ
ップ導体の長さ方向に伝搬する。また、このようなスト
リップ線路は地導体によって外部と遮断されているの
で、マイクロストリップ線路などに比べて放射による伝
送損失が少なく、また、漏洩電力によって外部の機器に
影響を与えないという特徴がある。
磁界はストリップ導体５近傍に閉じ込められて、ストリ
ップ導体の長さ方向に伝搬する。また、このようなスト
リップ線路は地導体によって外部と遮断されているの
で、マイクロストリップ線路などに比べて放射による伝
送損失が少なく、また、漏洩電力によって外部の機器に
影響を与えないという特徴がある。
【０００４】図９に抵抗素子を含んだマイクロ波回路を
形成する場合の構成例として、図８に示したストリップ
線路に抵抗素子を装着し、無反射終端を形成した例を示
す。図において、６は入力端子、７は抵抗素子、８は１
／４波長ストリップ導体、９は抵抗素子７を避けるため
の穴である。抵抗素子７は、一方の端がストリップ導体
５に、他方の端が１／４波長ストリップ導体８に半田付
けされている。
形成する場合の構成例として、図８に示したストリップ
線路に抵抗素子を装着し、無反射終端を形成した例を示
す。図において、６は入力端子、７は抵抗素子、８は１
／４波長ストリップ導体、９は抵抗素子７を避けるため
の穴である。抵抗素子７は、一方の端がストリップ導体
５に、他方の端が１／４波長ストリップ導体８に半田付
けされている。
【０００５】次に動作について説明する。入力端子６に
与えられたマイクロ波信号はストリップ導体の長さ方向
に伝搬し、抵抗素子７の一端に加えられる。抵抗素子の
もう一方の端子は、１／４波長ストリップ導体８によっ
て、等価的に地導体３，４に接地される。従って、抵抗
素子７の抵抗値がストリップ線路の特性インピーダンス
に一致している場合には、ストリップ線路を伝搬してき
たマイクロ波信号は抵抗素子７によって吸収される。こ
れにより抵抗素子７はストリップ線路の無反射終端とな
る。
与えられたマイクロ波信号はストリップ導体の長さ方向
に伝搬し、抵抗素子７の一端に加えられる。抵抗素子の
もう一方の端子は、１／４波長ストリップ導体８によっ
て、等価的に地導体３，４に接地される。従って、抵抗
素子７の抵抗値がストリップ線路の特性インピーダンス
に一致している場合には、ストリップ線路を伝搬してき
たマイクロ波信号は抵抗素子７によって吸収される。こ
れにより抵抗素子７はストリップ線路の無反射終端とな
る。
【０００６】
【発明が解決しようとする課題】以上のように、従来の
伝送線路の一例であるストリップ線路において、無反射
終端などの抵抗素子を用いるマイクロ波回路を構成する
場合には、抵抗素子を半田付けによってストリップ線路
に装着する必要があり、部品点数が増し、寸法が大きく
なり、製作が面倒であるため、信頼性あるいは歩留りが
低くなり、また、製作コストが高くなるという問題点が
あった。
伝送線路の一例であるストリップ線路において、無反射
終端などの抵抗素子を用いるマイクロ波回路を構成する
場合には、抵抗素子を半田付けによってストリップ線路
に装着する必要があり、部品点数が増し、寸法が大きく
なり、製作が面倒であるため、信頼性あるいは歩留りが
低くなり、また、製作コストが高くなるという問題点が
あった。
【０００７】また、図１０は誘電体基板１０とストリッ
プ導体５等を形成する銅箔１１の間に抵抗層１２を備え
た基板であり、図１０（ａ）は抵抗層１２が誘電体基板
１０の一方の面上にだけ形成されている基板を示し、図
１０（ｂ）は抵抗層１２が誘電体基板１０の両方の面上
に形成されている基板を示している。図１０（ｂ）に示
した基板は、抵抗素子を用いるマイクロ波回路を基板両
面にに形成するためのものである。このような基板を用
いれば、抵抗素子を用いるマイクロ波回路などをエッチ
ング加工により不要部分の銅箔や抵抗層１２を除去する
ことにより製造でき、上記の問題点を解決できる。
プ導体５等を形成する銅箔１１の間に抵抗層１２を備え
た基板であり、図１０（ａ）は抵抗層１２が誘電体基板
１０の一方の面上にだけ形成されている基板を示し、図
１０（ｂ）は抵抗層１２が誘電体基板１０の両方の面上
に形成されている基板を示している。図１０（ｂ）に示
した基板は、抵抗素子を用いるマイクロ波回路を基板両
面にに形成するためのものである。このような基板を用
いれば、抵抗素子を用いるマイクロ波回路などをエッチ
ング加工により不要部分の銅箔や抵抗層１２を除去する
ことにより製造でき、上記の問題点を解決できる。
【０００８】しかしながら、図１０（ａ）に示した基板
を用いて形成した上記のような抵抗素子を用いるマイク
ロ波回路において、伝送線路の構成をストリップ線路と
した場合に、線路を伝搬するマイクロ波の電界の分布は
図１１の線路部分の断面図に示すようになり、抵抗層１
２のある部分に電界が存在する。また、マイクロストリ
ップ線路とした場合にも電磁界の集中する部分に抵抗層
１２を設けなければならない。従って、抵抗層１２によ
るマイクロ波電力の吸収が大きく、伝送損失が増加する
という問題点があった。
を用いて形成した上記のような抵抗素子を用いるマイク
ロ波回路において、伝送線路の構成をストリップ線路と
した場合に、線路を伝搬するマイクロ波の電界の分布は
図１１の線路部分の断面図に示すようになり、抵抗層１
２のある部分に電界が存在する。また、マイクロストリ
ップ線路とした場合にも電磁界の集中する部分に抵抗層
１２を設けなければならない。従って、抵抗層１２によ
るマイクロ波電力の吸収が大きく、伝送損失が増加する
という問題点があった。
【０００９】この発明は上記のような問題点を解消する
ためになされたもので、抵抗素子を含んだマイクロ波回
路などを簡単な加工で容易に構成できる伝送損失の少な
い伝送線路を得ることを目的とする。
ためになされたもので、抵抗素子を含んだマイクロ波回
路などを簡単な加工で容易に構成できる伝送損失の少な
い伝送線路を得ることを目的とする。
【００１０】
【課題を解決するための手段】誘電体板の両面上の対向
する位置のそれぞれに、少なくとも一方の面上において
は抵抗層、導体層の順に抵抗層を介して設けられた第１
の導体層と、第２の導体層とを有する第１の部分と、上
記第１の導体層に対向させ、上記第１の部分と絶縁して
設けられた第３の導体層と、上記第２の導体層に対向さ
せ、上記第１の部分と絶縁して設けられた第４の導体層
とを備え、上記第１の導体層と第２の導体層とをその対
向する位置を同電位として一組で内導体とし、上記第３
の導体層と第４の導体層とを外導体として電磁波を伝送
するものである。
する位置のそれぞれに、少なくとも一方の面上において
は抵抗層、導体層の順に抵抗層を介して設けられた第１
の導体層と、第２の導体層とを有する第１の部分と、上
記第１の導体層に対向させ、上記第１の部分と絶縁して
設けられた第３の導体層と、上記第２の導体層に対向さ
せ、上記第１の部分と絶縁して設けられた第４の導体層
とを備え、上記第１の導体層と第２の導体層とをその対
向する位置を同電位として一組で内導体とし、上記第３
の導体層と第４の導体層とを外導体として電磁波を伝送
するものである。
【００１１】
【作用】上記のように構成された伝送線路において、第
１の導体層と第２の導体層とをその対向する位置を同電
位として一組で内導体とし、上記第３の導体層と第４の
導体層とを外導体として電磁波を伝送するので、電界は
第１の導体層と第３の導体層および第２の導体層と第４
の導体層との間に生じ、第１の導体層と第２の導体層と
の間に配置されている抵抗層に電界が印加されないの
で、抵抗素子を用いるマイクロ波回路などを形成する抵
抗層による伝送線路の伝送損失を低減する。
１の導体層と第２の導体層とをその対向する位置を同電
位として一組で内導体とし、上記第３の導体層と第４の
導体層とを外導体として電磁波を伝送するので、電界は
第１の導体層と第３の導体層および第２の導体層と第４
の導体層との間に生じ、第１の導体層と第２の導体層と
の間に配置されている抵抗層に電界が印加されないの
で、抵抗素子を用いるマイクロ波回路などを形成する抵
抗層による伝送線路の伝送損失を低減する。
【００１２】
【実施例】実施例１． 図１はこの発明の伝送線路の一実施例を示す斜視図であ
り、ここでは図１０（ｂ）に示した両面に抵抗層１２
ａ，１２ｂを有する基板を用い、エッチング加工により
抵抗素子を用いるマイクロ波回路を形成し、伝送線路の
構成をストリップ線路様とした場合の例である。図にお
いて、１〜５は上記図８に示したものと同様であり、１
０は誘電体基板、１２ａ，１２ｂは抵抗層である。抵抗
層１２ａ，１２ｂは誘電体基板１０に密着しており、ス
トリップ導体５ａ，５ｂは抵抗層１２ａ，１２ｂに密着
している。なお、ストリップ導体５ａ，５ｂおよび抵抗
層１２ａ，１２ｂは誘電体基板１０の両面の対応する位
置にほぼ対称に形成されている。
り、ここでは図１０（ｂ）に示した両面に抵抗層１２
ａ，１２ｂを有する基板を用い、エッチング加工により
抵抗素子を用いるマイクロ波回路を形成し、伝送線路の
構成をストリップ線路様とした場合の例である。図にお
いて、１〜５は上記図８に示したものと同様であり、１
０は誘電体基板、１２ａ，１２ｂは抵抗層である。抵抗
層１２ａ，１２ｂは誘電体基板１０に密着しており、ス
トリップ導体５ａ，５ｂは抵抗層１２ａ，１２ｂに密着
している。なお、ストリップ導体５ａ，５ｂおよび抵抗
層１２ａ，１２ｂは誘電体基板１０の両面の対応する位
置にほぼ対称に形成されている。
【００１３】次に、動作について説明する。図１に伝送
線路において、線路の一端において、ストリップ導体５
ａとストリップ導体５ｂとを半田付けなどして接続し
て、ストリップ導体５ａとストリップ導体５ｂが同電位
になるようにマイクロ路波信号を加えると、図８に示し
たストリップ線路と同様にストリップ導体の長さ方向に
マイクロ波が伝搬する。このとき、伝送線路を伝搬する
マイクロ波の電界の分布は図２の断面図に矢印で示すよ
うになる。ストリップ導体５ａとストリップ導体５ｂと
をその対向する位置を同電位として一組で内導体とし、
地導体３と地導体４とを外導体としてマイクロ波信号を
加え電磁波を伝送するので、マイクロ波の電磁界はスト
リップ導体５ａと地導体３の間およびストリップ導体５
ｂと地導体４の間に集中して抵抗層１２ａ，１２ｂのあ
る部分には電磁界がほとんどない。従って、抵抗層１２
ａ，１２ｂによるマイクロ波電力の吸収は少なく、抵抗
層１２ａ，１２ｂを用いたことによる線路の損失増加は
ほとんど無く、伝送損失の少ない伝送線路が得られる。
線路において、線路の一端において、ストリップ導体５
ａとストリップ導体５ｂとを半田付けなどして接続し
て、ストリップ導体５ａとストリップ導体５ｂが同電位
になるようにマイクロ路波信号を加えると、図８に示し
たストリップ線路と同様にストリップ導体の長さ方向に
マイクロ波が伝搬する。このとき、伝送線路を伝搬する
マイクロ波の電界の分布は図２の断面図に矢印で示すよ
うになる。ストリップ導体５ａとストリップ導体５ｂと
をその対向する位置を同電位として一組で内導体とし、
地導体３と地導体４とを外導体としてマイクロ波信号を
加え電磁波を伝送するので、マイクロ波の電磁界はスト
リップ導体５ａと地導体３の間およびストリップ導体５
ｂと地導体４の間に集中して抵抗層１２ａ，１２ｂのあ
る部分には電磁界がほとんどない。従って、抵抗層１２
ａ，１２ｂによるマイクロ波電力の吸収は少なく、抵抗
層１２ａ，１２ｂを用いたことによる線路の損失増加は
ほとんど無く、伝送損失の少ない伝送線路が得られる。
【００１４】実施例２． 図３は、この発明の伝送線路の他の実施例を示す斜視図
であり、抵抗素子を含んだマイクロ波回路の例として無
反射終端を形成した場合の構成例である。図４は図３の
Ａ−Ａ線上の断面を示す断面図である。図中１〜８は、
図９に示したものと、また、１０，１２は図１に示した
ものと同様のものであり、１３ａはストリップ導体５ａ
とストリップ導体５ｂを電気的に接続するためのスルー
ホール、１３ｂは１／４波長ストリップ導体８ａと１／
４波長ストリップ導体８ｂを電気的に接続するためのス
ルーホールである。ストリップ導体５ａ，５ｂ、１／４
波長ストリップ導体８ａ，８ｂは誘電体基板１０の両面
に抵抗層１２ａ，１２ｂを介して密着されている。抵抗
素子７ａ，７ｂは抵抗層１２ａ，１２ｂに密着したスト
リップ導体を部分的に取り除き、抵抗層１２ａ，１２ｂ
のみを残すことによって形成されている。なお、ストリ
ップ導体５ａ，５ｂ、１／４波長ストリップ導体８ａ，
８ｂ、抵抗層１２ａ，１２ｂ、抵抗素子７ａ，７ｂ、お
よびスルーホール１３ａ，１３ｂは誘電体基板１０の両
面の対応する位置にほぼ対称に形成されている。
であり、抵抗素子を含んだマイクロ波回路の例として無
反射終端を形成した場合の構成例である。図４は図３の
Ａ−Ａ線上の断面を示す断面図である。図中１〜８は、
図９に示したものと、また、１０，１２は図１に示した
ものと同様のものであり、１３ａはストリップ導体５ａ
とストリップ導体５ｂを電気的に接続するためのスルー
ホール、１３ｂは１／４波長ストリップ導体８ａと１／
４波長ストリップ導体８ｂを電気的に接続するためのス
ルーホールである。ストリップ導体５ａ，５ｂ、１／４
波長ストリップ導体８ａ，８ｂは誘電体基板１０の両面
に抵抗層１２ａ，１２ｂを介して密着されている。抵抗
素子７ａ，７ｂは抵抗層１２ａ，１２ｂに密着したスト
リップ導体を部分的に取り除き、抵抗層１２ａ，１２ｂ
のみを残すことによって形成されている。なお、ストリ
ップ導体５ａ，５ｂ、１／４波長ストリップ導体８ａ，
８ｂ、抵抗層１２ａ，１２ｂ、抵抗素子７ａ，７ｂ、お
よびスルーホール１３ａ，１３ｂは誘電体基板１０の両
面の対応する位置にほぼ対称に形成されている。
【００１５】上記のように構成されているため、入力端
子６に加られ、ストリップ導体５ａ，５ｂを長さ方向に
流れてきた電流は、抵抗素子７ａ，７ｂの部分で抵抗層
１２ａ，１２ｂの中を流れ、１／４波長ストリップ導体
８ａ，８ｂによって等価的に地導体３，４に接地され
る。従って、抵抗素子７ａ，７ｂの部分の寸法を選ぶこ
とにより抵抗値を設定でき、無反射終端とすることがで
きる。従って、抵抗素子を含んだマイクロ波回路をエッ
チングなどの簡単な加工によって構成することが可能
で、伝送損失の少ない伝送線路を得られる効果がある。
子６に加られ、ストリップ導体５ａ，５ｂを長さ方向に
流れてきた電流は、抵抗素子７ａ，７ｂの部分で抵抗層
１２ａ，１２ｂの中を流れ、１／４波長ストリップ導体
８ａ，８ｂによって等価的に地導体３，４に接地され
る。従って、抵抗素子７ａ，７ｂの部分の寸法を選ぶこ
とにより抵抗値を設定でき、無反射終端とすることがで
きる。従って、抵抗素子を含んだマイクロ波回路をエッ
チングなどの簡単な加工によって構成することが可能
で、伝送損失の少ない伝送線路を得られる効果がある。
【００１６】実施例３． 図５は、この発明の伝送線路のまた他の実施例を示す斜
視図であり、上記図１と同様の場合の構成について示し
たものである。図において、３，４，５，１０，１２は
図１に示したものと同様のものであり、１４はスペーサ
である。この実施例においては、誘電体基板１０は外導
体である地導体３と地導体４との間にスペーサ１４によ
って地導体３，４と略平行に支持されている。
視図であり、上記図１と同様の場合の構成について示し
たものである。図において、３，４，５，１０，１２は
図１に示したものと同様のものであり、１４はスペーサ
である。この実施例においては、誘電体基板１０は外導
体である地導体３と地導体４との間にスペーサ１４によ
って地導体３，４と略平行に支持されている。
【００１７】次に、動作について説明する。図５の伝送
線路において、線路の一端において、ストリップ導体５
ａとストリップ導体５ｂとを半田付けなどによって接続
して、ストリップ導体５ａとストリップ導体５ｂが同電
位になるようにマイクロ波信号を加えると、図１に示し
た伝送線路と同様にストリップ導体の長さ方向にマイク
ロ波が伝搬する。このとき、伝送線路を伝搬するマイク
ロ波の電界の分布は図２と同様であり、ストリップ導体
５ａとストリップ導体５ｂとをその対向する位置を同電
位として一組で内導体とし、地導体３と地導体４とを外
導体としてマイクロ波信号を加え電磁波を伝送するの
で、マイクロ波の電磁界はストリップ導体５ａと地導体
３の間およびストリップ導体５ｂと地導体４の間に集中
して抵抗層１２ａ，１２ｂのある部分には電磁界がほと
んどない。従って、抵抗層１２ａ，１２ｂによるマイク
ロ波電力の吸収は少なく、抵抗層１２ａ，１２ｂを用い
たことによる伝送線路の損失増加はほとんど無く、伝送
損失の少ない伝送線路が得られる効果がある。さらに、
この実施例においては、地導体３と地導体４とは空間に
支持されており、誘電体基板の誘電体損による伝送線路
の伝送損失が低減できる効果がある。
線路において、線路の一端において、ストリップ導体５
ａとストリップ導体５ｂとを半田付けなどによって接続
して、ストリップ導体５ａとストリップ導体５ｂが同電
位になるようにマイクロ波信号を加えると、図１に示し
た伝送線路と同様にストリップ導体の長さ方向にマイク
ロ波が伝搬する。このとき、伝送線路を伝搬するマイク
ロ波の電界の分布は図２と同様であり、ストリップ導体
５ａとストリップ導体５ｂとをその対向する位置を同電
位として一組で内導体とし、地導体３と地導体４とを外
導体としてマイクロ波信号を加え電磁波を伝送するの
で、マイクロ波の電磁界はストリップ導体５ａと地導体
３の間およびストリップ導体５ｂと地導体４の間に集中
して抵抗層１２ａ，１２ｂのある部分には電磁界がほと
んどない。従って、抵抗層１２ａ，１２ｂによるマイク
ロ波電力の吸収は少なく、抵抗層１２ａ，１２ｂを用い
たことによる伝送線路の損失増加はほとんど無く、伝送
損失の少ない伝送線路が得られる効果がある。さらに、
この実施例においては、地導体３と地導体４とは空間に
支持されており、誘電体基板の誘電体損による伝送線路
の伝送損失が低減できる効果がある。
【００１８】実施例４． 図６は、この発明の伝送線路のさらに他の実施例を示す
斜視図であり、上記図５の構成によって抵抗素子を含ん
だマイクロ波回路の例として無反射終端を形成した場合
の構成例である。図７は図６のＡ−Ａ線上の断面を示す
断面図である。図において、３〜１３は図３に示したも
のと同様であり、１４はスペーサである。ストリップ導
体５ａ，５ｂ、１／４波長ストリップ導体８ａ，８ｂは
誘電体基板１０の両面に抵抗層１２ａ，１２ｂを介して
密着されている。抵抗素子７ａ，７ｂは抵抗層１２ａ，
１２ｂに密着した銅箔１１を部分的に取り除き、抵抗層
１２ａ，１２ｂのみを残すことによって形成されてい
る。
斜視図であり、上記図５の構成によって抵抗素子を含ん
だマイクロ波回路の例として無反射終端を形成した場合
の構成例である。図７は図６のＡ−Ａ線上の断面を示す
断面図である。図において、３〜１３は図３に示したも
のと同様であり、１４はスペーサである。ストリップ導
体５ａ，５ｂ、１／４波長ストリップ導体８ａ，８ｂは
誘電体基板１０の両面に抵抗層１２ａ，１２ｂを介して
密着されている。抵抗素子７ａ，７ｂは抵抗層１２ａ，
１２ｂに密着した銅箔１１を部分的に取り除き、抵抗層
１２ａ，１２ｂのみを残すことによって形成されてい
る。
【００１９】この実施例は上記のように構成されてお
り、実施例２と同様、入力端子６に加られ、ストリップ
導体５ａ，５ｂを長さ方向に流れてきた電流は、抵抗素
子７ａ，７ｂの部分で抵抗層の中を流れ、１／４波長ス
トリップ導体８ａ，８ｂによって、等価的に地導体３，
４に接地される。従って、抵抗素子７ａ，７ｂの部分の
寸法を選ぶことにより、無反射終端とすることができ
る。この実施例においても上記実施例同様の効果を奏す
る。
り、実施例２と同様、入力端子６に加られ、ストリップ
導体５ａ，５ｂを長さ方向に流れてきた電流は、抵抗素
子７ａ，７ｂの部分で抵抗層の中を流れ、１／４波長ス
トリップ導体８ａ，８ｂによって、等価的に地導体３，
４に接地される。従って、抵抗素子７ａ，７ｂの部分の
寸法を選ぶことにより、無反射終端とすることができ
る。この実施例においても上記実施例同様の効果を奏す
る。
【００２０】ところで上記実施例においては、基板とし
て図１０（ｂ）を用いた場合を示したが、基板として図
１０（ａ）を用いた場合も同様としてこの発明に係わる
伝送線路が得られることはいうまでもない。
て図１０（ｂ）を用いた場合を示したが、基板として図
１０（ａ）を用いた場合も同様としてこの発明に係わる
伝送線路が得られることはいうまでもない。
【００２１】
【発明の効果】以上のように、この発明の伝送線路によ
れば、第１の導体層と第２の導体層とをその対向する位
置を同電位として一組で内導体とし、第３の導体層と第
４の導体層とを外導体として電磁波を伝送するので、第
１の導体層と第２の導体層との間に配置されている抵抗
層に電界が印加されず、抵抗層による伝送損失の低減さ
れた伝送線路を得られる効果がある。
れば、第１の導体層と第２の導体層とをその対向する位
置を同電位として一組で内導体とし、第３の導体層と第
４の導体層とを外導体として電磁波を伝送するので、第
１の導体層と第２の導体層との間に配置されている抵抗
層に電界が印加されず、抵抗層による伝送損失の低減さ
れた伝送線路を得られる効果がある。
【図１】この発明の実施例１を示す斜視図である。
【図２】この発明の実施例１の動作を説明するための断
面図である。
面図である。
【図３】この発明の実施例２を示す斜視図である。
【図４】この発明の実施例２の断面図である。
【図５】この発明の実施例３を示す斜視図である。
【図６】この発明の実施例４を示す斜視図である。
【図７】この発明の実施例４の断面図である。
【図８】従来の伝送線路を示す斜視図である。
【図９】従来の抵抗素子を含んだマイクロ波回路の構成
例を示す斜視図である。
例を示す斜視図である。
【図１０】従来の抵抗素子を含んだマイクロ波回路を形
成するための基板を示す斜視図である。
成するための基板を示す斜視図である。
【図１１】従来の抵抗素子を含んだマスク路波回路を形
成するための基板によるストリップ線路の動作を説明す
るための断面図である。
成するための基板によるストリップ線路の動作を説明す
るための断面図である。
１，２，１０ 誘電体基板 ３，４ 地導体 ５ ストリップ導体 ６ 入力端子 ７ 抵抗素子 ８ １／４波長ストリップ導体 １１ 銅箔 １２ 抵抗層 １３ スルーホール １４ スペーサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 春山 鉄男 鎌倉市大船五丁目１番１号 三菱電機株 式会社電子システム研究所内 (72)発明者 津田 喜秋 鎌倉市大船五丁目１番１号 三菱電機株 式会社電子システム研究所内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01P 1/22 - 1/26 H01P 3/08
Claims (1)
- 【請求項１】 誘電体板の両面上の対向する位置のそれ
ぞれに、少なくとも一方の面上においては抵抗層、導体
層の順に抵抗層を介して設けられた第１の導体層と、第
２の導体層とを有する第１の部分と、上記第１の導体層
に対向させ、上記第１の部分と絶縁して設けられた第３
の導体層と、上記第２の導体層に対向させ、上記第１の
部分と絶縁して設けられた第４の導体層とを備え、上記
第１の導体層と第２の導体層とをその対向する位置を同
電位として一組で内導体とし、上記第３の導体層と第４
の導体層とを外導体として電磁波を伝送することを特徴
とする伝送線路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2409021A JP2961896B2 (ja) | 1990-12-28 | 1990-12-28 | 伝送線路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2409021A JP2961896B2 (ja) | 1990-12-28 | 1990-12-28 | 伝送線路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04261201A JPH04261201A (ja) | 1992-09-17 |
| JP2961896B2 true JP2961896B2 (ja) | 1999-10-12 |
Family
ID=18518401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2409021A Expired - Lifetime JP2961896B2 (ja) | 1990-12-28 | 1990-12-28 | 伝送線路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2961896B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4952577B2 (ja) * | 2005-03-04 | 2012-06-13 | 日本電気株式会社 | 伝送線路型ノイズフィルタ、その製造方法及びプリント基板 |
| CN101223671B (zh) * | 2005-07-15 | 2010-06-16 | 艾利森电话股份有限公司 | 用于峰值电场抑制的装置 |
-
1990
- 1990-12-28 JP JP2409021A patent/JP2961896B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04261201A (ja) | 1992-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3654573A (en) | Microwave transmission line termination | |
| US4150345A (en) | Microstrip coupler having increased coupling area | |
| GB2307102A (en) | High frequency module package | |
| JP2000510299A (ja) | コプレーナ導波路結合器 | |
| US4309677A (en) | Microstrip "T" type attenuator network | |
| US5907266A (en) | Alignment tolerant overlay directional coupler | |
| JP2961896B2 (ja) | 伝送線路 | |
| JP3217677B2 (ja) | 高周波用半導体装置 | |
| US3857115A (en) | Semiconductor device mounting arrangements | |
| JP3031957B2 (ja) | ノイズ・フイルタ | |
| JPH07202520A (ja) | マイクロ波回路 | |
| JP3234835B2 (ja) | マイクロ波回路 | |
| JP3158031B2 (ja) | マイクロストリップ線路の結合構造 | |
| JP3132877B2 (ja) | 伝送線路 | |
| JP2002368507A (ja) | 積層型伝送線路交差チップ | |
| JP2758321B2 (ja) | 回路基板 | |
| JP6282944B2 (ja) | 配線基板およびこれを用いた高周波装置 | |
| JP4540493B2 (ja) | プリント配線基板 | |
| JP2770815B2 (ja) | バンドパスフィルタ | |
| JP2002111329A (ja) | 誘電体共振器およびフィルタ | |
| JP7077137B2 (ja) | 伝送線路およびコネクタ | |
| JP2631883B2 (ja) | Ｒｆ整合終端装置 | |
| JPS5892101A (ja) | マイクロ波回路 | |
| JP3462397B2 (ja) | 高周波モジュール | |
| JPH03276745A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |