JP3129053B2 - 雑音除去回路 - Google Patents
雑音除去回路Info
- Publication number
- JP3129053B2 JP3129053B2 JP05231687A JP23168793A JP3129053B2 JP 3129053 B2 JP3129053 B2 JP 3129053B2 JP 05231687 A JP05231687 A JP 05231687A JP 23168793 A JP23168793 A JP 23168793A JP 3129053 B2 JP3129053 B2 JP 3129053B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- analog signal
- pulse
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Relating To Insulation (AREA)
- Locating Faults (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、部分放電を検出する高
周波波形から雑音成分を取り除いてパルス状信号を抽出
する雑音除去回路に係り、特に、Ｓ／Ｎ比が小さくても
パルス状信号を抽出でき、しかも、位相、振幅の情報を
失うことなくパルス状信号を抽出できる雑音除去回路に
関するものである。
周波波形から雑音成分を取り除いてパルス状信号を抽出
する雑音除去回路に係り、特に、Ｓ／Ｎ比が小さくても
パルス状信号を抽出でき、しかも、位相、振幅の情報を
失うことなくパルス状信号を抽出できる雑音除去回路に
関するものである。
【０００２】
【従来の技術】この種の雑音除去回路は、部分放電検出
に用いられている。従来一般の部分放電検出装置におい
て、パルス状信号抽出段は、図３に示されるように、広
帯域のパルス性の信号を高周波に搬送させてピックアッ
プする部分放電検出器１、所定の周波数に同調された同
調増幅器２、アナログ信号を検波する検波回路３、及び
雑音成分を取り除いてパルス状信号を抽出する雑音除去
回路１２から構成されている。このパルス状信号抽出段
で抽出されたパルス状信号を基に、部分放電検出装置
が、パルス状信号の位相、振幅等の波形情報を解析して
部分放電の状態を検出するようになっている。
に用いられている。従来一般の部分放電検出装置におい
て、パルス状信号抽出段は、図３に示されるように、広
帯域のパルス性の信号を高周波に搬送させてピックアッ
プする部分放電検出器１、所定の周波数に同調された同
調増幅器２、アナログ信号を検波する検波回路３、及び
雑音成分を取り除いてパルス状信号を抽出する雑音除去
回路１２から構成されている。このパルス状信号抽出段
で抽出されたパルス状信号を基に、部分放電検出装置
が、パルス状信号の位相、振幅等の波形情報を解析して
部分放電の状態を検出するようになっている。
【０００３】雑音除去回路１２における雑音除去の様子
を図４のグラフを用いて説明する。まず、図４（ａ）に
示される波形（イ）は、同調増幅器２で得られた中間周
波信号の典型的な波形である。この中間周波信号が検波
回路３で検波されると、図４（ｂ）のように中間周波信
号の片側の包絡線をたどるようなアナログ信号（ロ）と
なる。このアナログ信号（ロ）のなかで、Ｓで示した部
分が所望とするパルス状信号であり、Ｎで示した部分が
雑音である。パルス状信号Ｓの部分に一点鎖線で雑音Ｎ
が示されており、これはパルス状信号Ｓが雑音Ｎに重畳
されていることを表している。図のように、パルス状信
号Ｓは急峻な立上がり及び立下がりを有し、かつ振幅が
高い。これに対し、雑音Ｎは比較的なだらかに変化し、
全般に振幅が小さい。これはＳ／Ｎ比が大きい状態であ
る。
を図４のグラフを用いて説明する。まず、図４（ａ）に
示される波形（イ）は、同調増幅器２で得られた中間周
波信号の典型的な波形である。この中間周波信号が検波
回路３で検波されると、図４（ｂ）のように中間周波信
号の片側の包絡線をたどるようなアナログ信号（ロ）と
なる。このアナログ信号（ロ）のなかで、Ｓで示した部
分が所望とするパルス状信号であり、Ｎで示した部分が
雑音である。パルス状信号Ｓの部分に一点鎖線で雑音Ｎ
が示されており、これはパルス状信号Ｓが雑音Ｎに重畳
されていることを表している。図のように、パルス状信
号Ｓは急峻な立上がり及び立下がりを有し、かつ振幅が
高い。これに対し、雑音Ｎは比較的なだらかに変化し、
全般に振幅が小さい。これはＳ／Ｎ比が大きい状態であ
る。
【０００４】検波されたアナログ信号（ロ）の処理方法
は２種類ある。第１の方法は、雑音除去回路１２に不感
帯回路を用いる方法である。不感帯回路は、図４（ｂ）
に示されたスレシホルドレベルＶTHが設定されていると
き、アナログ信号（ロ）からスレシホルドレベルＶTH以
下の成分を切り取り、図４（ｃ）の信号（ハ）を得る。
この信号（ハ）を抽出されたパルス状信号とする。
は２種類ある。第１の方法は、雑音除去回路１２に不感
帯回路を用いる方法である。不感帯回路は、図４（ｂ）
に示されたスレシホルドレベルＶTHが設定されていると
き、アナログ信号（ロ）からスレシホルドレベルＶTH以
下の成分を切り取り、図４（ｃ）の信号（ハ）を得る。
この信号（ハ）を抽出されたパルス状信号とする。
【０００５】第２の方法は雑音除去回路１２に高域通過
フィルタを用いる方法である。アナログ信号（ロ）を高
域通過フィルタに通過させると、図４（ｄ）の信号
（ニ）が得られる。この信号（ニ）を抽出されたパルス
状信号とする。
フィルタを用いる方法である。アナログ信号（ロ）を高
域通過フィルタに通過させると、図４（ｄ）の信号
（ニ）が得られる。この信号（ニ）を抽出されたパルス
状信号とする。
【０００６】このように所望とするパルス状信号Ｓの振
幅が雑音Ｎの振幅に比べて大きい場合、また、パルス状
信号Ｓの周波数成分が雑音Ｎの周波数成分に比べて高い
場合、上記いずれかの方法で雑音Ｎを除去し、パルス状
信号Ｓのみを抽出することができる。
幅が雑音Ｎの振幅に比べて大きい場合、また、パルス状
信号Ｓの周波数成分が雑音Ｎの周波数成分に比べて高い
場合、上記いずれかの方法で雑音Ｎを除去し、パルス状
信号Ｓのみを抽出することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来技術には欠点があった。
来技術には欠点があった。
【０００８】第１の方法では、所望とするパルス状信号
Ｓが雑音Ｎに比べて十分に大きい場合に効果があるが、
この差が小さい場合、即ちＳ／Ｎ比が小さい場合にはパ
ルス状信号Ｓと雑音Ｎとを分離することが難しくなり、
不具合を生じる。また、逆に雑音Ｎのほうが大きいよう
な場合、スレシホルドレベルＶTHの値によってはパルス
状信号Ｓのほうが除去されてしまう。
Ｓが雑音Ｎに比べて十分に大きい場合に効果があるが、
この差が小さい場合、即ちＳ／Ｎ比が小さい場合にはパ
ルス状信号Ｓと雑音Ｎとを分離することが難しくなり、
不具合を生じる。また、逆に雑音Ｎのほうが大きいよう
な場合、スレシホルドレベルＶTHの値によってはパルス
状信号Ｓのほうが除去されてしまう。
【０００９】第２の方法では、周波数成分に着目したこ
とにより、振幅の影響がないため上記の欠点がなく、一
般的には効果的とされている。しかし、信号（ニ）は、
高域通過フィルタを通過したことにより、図４（ｄ）の
ように波形が変形している。即ち、位相、振幅等の波形
情報が失われている。位相、振幅等の波形情報が失われ
ると、正確な部分放電の検出ができなくなってしまう。
とにより、振幅の影響がないため上記の欠点がなく、一
般的には効果的とされている。しかし、信号（ニ）は、
高域通過フィルタを通過したことにより、図４（ｄ）の
ように波形が変形している。即ち、位相、振幅等の波形
情報が失われている。位相、振幅等の波形情報が失われ
ると、正確な部分放電の検出ができなくなってしまう。
【００１０】そこで、本発明の目的は、上記課題を解決
し、Ｓ／Ｎ比が小さくてもパルス状信号を抽出でき、し
かも、位相、振幅の情報を失うことなくパルス状信号を
抽出できる雑音除去回路を提供することにある。
し、Ｓ／Ｎ比が小さくてもパルス状信号を抽出でき、し
かも、位相、振幅の情報を失うことなくパルス状信号を
抽出できる雑音除去回路を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明は、アナログ信号の高周波成分が所定値を越え
たときから所定期間のあいだ矩形波を発生する期間設定
回路と、アナログ信号を遅延させる第１の遅延回路と、
上記矩形波の期間はその期間の開始時点での第１の遅延
アナログ信号の値を維持し、かつ期間外は第１の遅延ア
ナログ信号に等しい値となるような比較用信号を形成す
る比較用信号回路と、アナログ信号を遅延させる第２の
遅延回路と、上記比較用信号を不感帯として第２の遅延
アナログ信号から上記パルス状信号を切り出す不感帯回
路とを備えたものである。
に本発明は、アナログ信号の高周波成分が所定値を越え
たときから所定期間のあいだ矩形波を発生する期間設定
回路と、アナログ信号を遅延させる第１の遅延回路と、
上記矩形波の期間はその期間の開始時点での第１の遅延
アナログ信号の値を維持し、かつ期間外は第１の遅延ア
ナログ信号に等しい値となるような比較用信号を形成す
る比較用信号回路と、アナログ信号を遅延させる第２の
遅延回路と、上記比較用信号を不感帯として第２の遅延
アナログ信号から上記パルス状信号を切り出す不感帯回
路とを備えたものである。
【００１２】また、パルス状信号と雑音とからなるアナ
ログ信号からパルス状信号を抽出するための雑音除去回
路において、アナログ信号の高周波成分が所定値を越え
たときから所定期間のあいだ矩形波を発生する期間設定
回路と、アナログ信号を遅延させる第１の遅延回路と、
上記矩形波の期間はその期間の開始時点での第１の遅延
アナログ信号の値を維持し、かつ期間外は第１の遅延ア
ナログ信号に等しい値となるような比較用信号を形成す
る比較用信号回路と、アナログ信号を遅延させる第２の
遅延回路と、この比較用信号を第２の遅延アナログ信号
から差し引き、その差からなる信号を上記パルス状信号
として抽出する引算回路とを備えたものである。
ログ信号からパルス状信号を抽出するための雑音除去回
路において、アナログ信号の高周波成分が所定値を越え
たときから所定期間のあいだ矩形波を発生する期間設定
回路と、アナログ信号を遅延させる第１の遅延回路と、
上記矩形波の期間はその期間の開始時点での第１の遅延
アナログ信号の値を維持し、かつ期間外は第１の遅延ア
ナログ信号に等しい値となるような比較用信号を形成す
る比較用信号回路と、アナログ信号を遅延させる第２の
遅延回路と、この比較用信号を第２の遅延アナログ信号
から差し引き、その差からなる信号を上記パルス状信号
として抽出する引算回路とを備えたものである。
【００１３】
【作用】本発明の主旨は、アナログ信号にパルス状信号
Ｓが現れたとき、その少し前の時点からパルス状信号Ｓ
の終わる時点までの期間でアナログ信号を切り取り、そ
の期間中の雑音Ｎをほぼ一定とみなして、切り取ったア
ナログ信号から一定の雑音Ｎを差し引いてパルス状信号
Ｓを抽出するものである。
Ｓが現れたとき、その少し前の時点からパルス状信号Ｓ
の終わる時点までの期間でアナログ信号を切り取り、そ
の期間中の雑音Ｎをほぼ一定とみなして、切り取ったア
ナログ信号から一定の雑音Ｎを差し引いてパルス状信号
Ｓを抽出するものである。
【００１４】上記構成により、アナログ信号の高周波成
分はアナログ信号の変化の激しさを表す。高周波成分が
所定値を越えたときには、パルス状信号Ｓの特徴である
急峻で大きい立上がりが検出されたことになる。この立
上がり検出時点からパルス状信号Ｓが終わると思われる
十分に余裕のある時点までのあいだ矩形波が出力され
る。この矩形波は、パルス状信号Ｓを抽出する抽出期間
を定めるために出力されるものである。
分はアナログ信号の変化の激しさを表す。高周波成分が
所定値を越えたときには、パルス状信号Ｓの特徴である
急峻で大きい立上がりが検出されたことになる。この立
上がり検出時点からパルス状信号Ｓが終わると思われる
十分に余裕のある時点までのあいだ矩形波が出力され
る。この矩形波は、パルス状信号Ｓを抽出する抽出期間
を定めるために出力されるものである。
【００１５】立上がり検出時点には、アナログ信号が既
に大きく立ち上がっているので、その少し前の時点から
抽出期間とするのがよい。そこで、アナログ信号を遅延
させ、この遅延アナログ信号に上記矩形波による抽出期
間を適用する。第１の遅延回路は前記立上がり検出のた
めに遅れた時間に相当させるか余裕をもって遅延させた
第１の遅延アナログ信号を生成する。第１の遅延アナロ
グ信号を入力された比較用信号回路は、上記矩形波の開
始時点での第１の遅延アナログ信号の値を保持して出力
する。矩形波が終了するまでこの値が保持される。矩形
波が終了すると第１の遅延アナログ信号に等しい信号が
出力される。比較用信号回路が形成する比較用信号は、
ちょうど第１の遅延アナログ信号からパルス状信号Ｓを
取り去り、一定の雑音Ｎを残したようなものとなる。不
感帯回路は、この比較用信号を不感帯のスレシホルドと
して用いる。他方、第２の遅延回路は、アナログ信号を
遅延させ、第１の遅延アナログ信号とほぼ同様か回路の
遅れの差を考慮した遅延時間を有する第２の遅延アナロ
グ信号を生成する。不感帯回路により第２の遅延アナロ
グ信号から比較用信号を越えない分だけが取り除かれ
る。第２の遅延アナログ信号には雑音Ｎに重畳されたパ
ルス状信号Ｓが含まれており、比較用信号には雑音Ｎ及
び抽出期間の一定の雑音Ｎしか含まれていないので、雑
音Ｎの成分はほぼ除去され、パルス状信号Ｓが抽出され
ることになる。
に大きく立ち上がっているので、その少し前の時点から
抽出期間とするのがよい。そこで、アナログ信号を遅延
させ、この遅延アナログ信号に上記矩形波による抽出期
間を適用する。第１の遅延回路は前記立上がり検出のた
めに遅れた時間に相当させるか余裕をもって遅延させた
第１の遅延アナログ信号を生成する。第１の遅延アナロ
グ信号を入力された比較用信号回路は、上記矩形波の開
始時点での第１の遅延アナログ信号の値を保持して出力
する。矩形波が終了するまでこの値が保持される。矩形
波が終了すると第１の遅延アナログ信号に等しい信号が
出力される。比較用信号回路が形成する比較用信号は、
ちょうど第１の遅延アナログ信号からパルス状信号Ｓを
取り去り、一定の雑音Ｎを残したようなものとなる。不
感帯回路は、この比較用信号を不感帯のスレシホルドと
して用いる。他方、第２の遅延回路は、アナログ信号を
遅延させ、第１の遅延アナログ信号とほぼ同様か回路の
遅れの差を考慮した遅延時間を有する第２の遅延アナロ
グ信号を生成する。不感帯回路により第２の遅延アナロ
グ信号から比較用信号を越えない分だけが取り除かれ
る。第２の遅延アナログ信号には雑音Ｎに重畳されたパ
ルス状信号Ｓが含まれており、比較用信号には雑音Ｎ及
び抽出期間の一定の雑音Ｎしか含まれていないので、雑
音Ｎの成分はほぼ除去され、パルス状信号Ｓが抽出され
ることになる。
【００１６】比較用信号回路の遅れを考慮しなければ、
第１の遅延アナログ信号と第２の遅延アナログ信号に同
一の遅延アナログ信号を使用してもよい。また、不感帯
回路を使用せず、遅延アナログ信号から直接比較用信号
を差し引いてもよい。
第１の遅延アナログ信号と第２の遅延アナログ信号に同
一の遅延アナログ信号を使用してもよい。また、不感帯
回路を使用せず、遅延アナログ信号から直接比較用信号
を差し引いてもよい。
【００１７】
【実施例】以下本発明の一実施例を添付図面に基づいて
詳述する。
詳述する。
【００１８】本発明による部分放電検出装置において、
パルス状信号抽出段は、図１に示されるように、図３で
説明した部分放電検出器１、同調増幅器２、検波回路
３、及び本発明による雑音除去回路４から構成されてい
る。
パルス状信号抽出段は、図１に示されるように、図３で
説明した部分放電検出器１、同調増幅器２、検波回路
３、及び本発明による雑音除去回路４から構成されてい
る。
【００１９】雑音除去回路４は、検波回路３から出力さ
れるアナログ信号が、第１の遅延回路７、第２の遅延回
路５、及び高域通過フィルタ９に入力されている。第１
の遅延回路７、第２の遅延回路５はそれぞれアナログ信
号を所定の時間だけ遅延させる回路であり、この実施例
ではどちらも遅延時間はＴｄに設定されている。高域通
過フィルタ９は、アナログ信号から低周波をカットし高
周波のみを通過させるものであり、その遮断周波数には
パルス状信号Ｓを特徴付ける周波数が選ばれている。高
域通過フィルタ９は、その後段のゲートパルス発生回路
１０と共に期間設定回路２１を構成している。ゲートパ
ルス発生回路１０は、スレシホルドＶT が設定されてお
り、高域通過フィルタ９で得られたアナログ信号の高周
波成分がスレシホルドＶT を越えたときトリガされて期
間Ｔの矩形波からなるゲートパルスを出力するものであ
る。
れるアナログ信号が、第１の遅延回路７、第２の遅延回
路５、及び高域通過フィルタ９に入力されている。第１
の遅延回路７、第２の遅延回路５はそれぞれアナログ信
号を所定の時間だけ遅延させる回路であり、この実施例
ではどちらも遅延時間はＴｄに設定されている。高域通
過フィルタ９は、アナログ信号から低周波をカットし高
周波のみを通過させるものであり、その遮断周波数には
パルス状信号Ｓを特徴付ける周波数が選ばれている。高
域通過フィルタ９は、その後段のゲートパルス発生回路
１０と共に期間設定回路２１を構成している。ゲートパ
ルス発生回路１０は、スレシホルドＶT が設定されてお
り、高域通過フィルタ９で得られたアナログ信号の高周
波成分がスレシホルドＶT を越えたときトリガされて期
間Ｔの矩形波からなるゲートパルスを出力するものであ
る。
【００２０】第１の遅延回路７にはホールド回路８が接
続されている。ホールド回路８はゲートパルス発生回路
１０からゲートパルスが出力されているとき、第１の遅
延アナログ信号をホールドし、ゲートパルスがないとき
に第１の遅延アナログ信号をそのまま通過させるもので
ある。ホールド回路８は、比較用信号回路２２を構成す
るものである。
続されている。ホールド回路８はゲートパルス発生回路
１０からゲートパルスが出力されているとき、第１の遅
延アナログ信号をホールドし、ゲートパルスがないとき
に第１の遅延アナログ信号をそのまま通過させるもので
ある。ホールド回路８は、比較用信号回路２２を構成す
るものである。
【００２１】第２の遅延回路５には不感帯回路６が接続
されている。不感帯回路６はホールド回路８からの比較
用信号を不感帯のスレシホルドとして用い、第２の遅延
アナログ信号から比較用信号を越えない分を取り除くも
のである。不感帯回路６のパルス状信号出力は、図示さ
れない波形解析回路に導かれている。
されている。不感帯回路６はホールド回路８からの比較
用信号を不感帯のスレシホルドとして用い、第２の遅延
アナログ信号から比較用信号を越えない分を取り除くも
のである。不感帯回路６のパルス状信号出力は、図示さ
れない波形解析回路に導かれている。
【００２２】次に実施例の作用を述べる。
【００２３】雑音除去回路４における雑音除去の様子を
図２のグラフを用いて説明する。図２（ａ）に示される
波形（い）は、同調増幅器２で得られた中間周波信号で
あり、図２（ｂ）に示される波形（ろ）は、検波回路３
で検波されたアナログ信号である。ここまでは図４の波
形（イ）、（ロ）と同じである。アナログ信号（ろ）
は、高域通過フィルタ９を通過して図２（ｃ）の高周波
成分（は）となる。高周波成分（は）がスレシホルドＶ
T を越えたとき、ゲートパルス発生回路１０がトリガさ
れて、図２（ｃ）のように期間Ｔの幅を持つゲートパル
ス（に）が発生する。ゲートパルス（に）はホールド回
路８に入力される。
図２のグラフを用いて説明する。図２（ａ）に示される
波形（い）は、同調増幅器２で得られた中間周波信号で
あり、図２（ｂ）に示される波形（ろ）は、検波回路３
で検波されたアナログ信号である。ここまでは図４の波
形（イ）、（ロ）と同じである。アナログ信号（ろ）
は、高域通過フィルタ９を通過して図２（ｃ）の高周波
成分（は）となる。高周波成分（は）がスレシホルドＶ
T を越えたとき、ゲートパルス発生回路１０がトリガさ
れて、図２（ｃ）のように期間Ｔの幅を持つゲートパル
ス（に）が発生する。ゲートパルス（に）はホールド回
路８に入力される。
【００２４】図２（ｅ）には、第１の遅延回路７から得
られる第１の遅延アナログ信号（ほ）が示されている。
第１の遅延アナログ信号（ほ）は、併記されたアナログ
信号（ろ）に比べてＴｄの遅延時間を有している。ホー
ルド回路８は、ゲートパルス（に）を使用して第１の遅
延アナログ信号（ほ）から図２（ｆ）に示される比較用
信号（へ）を形成する。図２（ｆ）には第２の遅延回路
５からの第２の遅延アナログ信号が併記されているが、
この実施例では第１の遅延回路７と第２の遅延回路５の
遅延時間が共にＴｄであるので、第２の遅延アナログ信
号は（ほ）で示される。比較用信号（へ）はゲートパル
ス（に）の期間Ｔ、即ち遅延されたパルス状信号Ｓの前
後に亘る期間Ｔで一定値を維持している。
られる第１の遅延アナログ信号（ほ）が示されている。
第１の遅延アナログ信号（ほ）は、併記されたアナログ
信号（ろ）に比べてＴｄの遅延時間を有している。ホー
ルド回路８は、ゲートパルス（に）を使用して第１の遅
延アナログ信号（ほ）から図２（ｆ）に示される比較用
信号（へ）を形成する。図２（ｆ）には第２の遅延回路
５からの第２の遅延アナログ信号が併記されているが、
この実施例では第１の遅延回路７と第２の遅延回路５の
遅延時間が共にＴｄであるので、第２の遅延アナログ信
号は（ほ）で示される。比較用信号（へ）はゲートパル
ス（に）の期間Ｔ、即ち遅延されたパルス状信号Ｓの前
後に亘る期間Ｔで一定値を維持している。
【００２５】不感帯回路６は、比較用信号（へ）を不感
帯のスレシホルドとし、第２の遅延アナログ信号（ほ）
から、図２（ｇ）に示される波形（と）を切り出す。こ
の波形（と）は、図４の信号（ハ）或いは（ニ）と比較
して、パルス状信号Ｓの波形を忠実に再現していること
がわかる。即ち、本発明は、アナログ信号（ろ）から波
形を変えることなくパルス状信号Ｓを抽出することがで
きる。
帯のスレシホルドとし、第２の遅延アナログ信号（ほ）
から、図２（ｇ）に示される波形（と）を切り出す。こ
の波形（と）は、図４の信号（ハ）或いは（ニ）と比較
して、パルス状信号Ｓの波形を忠実に再現していること
がわかる。即ち、本発明は、アナログ信号（ろ）から波
形を変えることなくパルス状信号Ｓを抽出することがで
きる。
【００２６】なお、上記実施例において、不感帯回路６
を引算回路に置き換えると、遅延アナログ信号（ほ）か
ら直接比較用信号（へ）を差し引いて波形（と）を得る
ことができる。この場合、引算の結果が負になることも
あるので、負の信号は消去してから後段の波形解析回路
に出力するか、後段の波形解析回路が負の信号を排除で
きるようであれば引算の結果をそのまま出力すればよ
い。
を引算回路に置き換えると、遅延アナログ信号（ほ）か
ら直接比較用信号（へ）を差し引いて波形（と）を得る
ことができる。この場合、引算の結果が負になることも
あるので、負の信号は消去してから後段の波形解析回路
に出力するか、後段の波形解析回路が負の信号を排除で
きるようであれば引算の結果をそのまま出力すればよ
い。
【００２７】また、第１の遅延回路７と第２の遅延回路
５の遅延時間が等しい場合、第１の遅延回路７の出力を
不感帯回路６とホールド回路８とに入力してもよい。
５の遅延時間が等しい場合、第１の遅延回路７の出力を
不感帯回路６とホールド回路８とに入力してもよい。
【００２８】
【発明の効果】本発明は次の如き優れた効果を発揮す
る。
る。
【００２９】（１）雑音成分をそっくり除去することが
でき、このことは実質上、Ｓ／Ｎ比を改善したことにな
り、アナログ信号のＳ／Ｎ比が小さくてもパルス状信号
を失うことなく検出できる。
でき、このことは実質上、Ｓ／Ｎ比を改善したことにな
り、アナログ信号のＳ／Ｎ比が小さくてもパルス状信号
を失うことなく検出できる。
【００３０】（２）フィルタ等の波形を変形させる回路
を使用しないので、アナログ信号の持つ情報量を減ずる
ことなくパルス状信号が検出できる。
を使用しないので、アナログ信号の持つ情報量を減ずる
ことなくパルス状信号が検出できる。
【００３１】（３）パルス状信号を切り出すレベルが雑
音成分の大きさに応じて自動的に変動するので、手動操
作が必要なく、しかも常に最適の雑音除去ができる。
音成分の大きさに応じて自動的に変動するので、手動操
作が必要なく、しかも常に最適の雑音除去ができる。
【図１】本発明の一実施例を示すブロック回路図であ
る。
る。
【図２】本発明の動作内容を示す波形グラフである。
【図３】従来例を示すブロック回路図である。
【図４】従来例を示す波形グラフである。
５ 第２の遅延回路 ６ 不感帯回路 ７ 第１の遅延回路 ８ ホールド回路 ９ 高域通過フィルタ １０ ゲートパルス発生回路 ２１ 期間設定回路 ２２ 比較用信号回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−83183（ＪＰ，Ａ) 実開 昭63−21874（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】 パルス状信号と雑音とからなるアナログ
信号からパルス状信号を抽出するための雑音除去回路に
おいて、アナログ信号の高周波成分が所定値を越えたと
きから所定期間のあいだ矩形波を発生する期間設定回路
と、アナログ信号を遅延させる第１の遅延回路と、上記
矩形波の期間はその期間の開始時点での第１の遅延アナ
ログ信号の値を維持し、かつ期間外は第１の遅延アナロ
グ信号に等しい値となるような比較用信号を形成する比
較用信号回路と、アナログ信号を遅延させる第２の遅延
回路と、上記比較用信号を不感帯として第２の遅延アナ
ログ信号から上記パルス状信号を切り出す不感帯回路と
を備えたことを特徴とする雑音除去回路。 - 【請求項２】 パルス状信号と雑音とからなるアナログ
信号からパルス状信号を抽出するための雑音除去回路に
おいて、アナログ信号の高周波成分が所定値を越えたと
きから所定期間のあいだ矩形波を発生する期間設定回路
と、アナログ信号を遅延させる第１の遅延回路と、上記
矩形波の期間はその期間の開始時点での第１の遅延アナ
ログ信号の値を維持し、かつ期間外は第１の遅延アナロ
グ信号に等しい値となるような比較用信号を形成する比
較用信号回路と、アナログ信号を遅延させる第２の遅延
回路と、この比較用信号を第２の遅延アナログ信号から
差し引き、その差からなる信号を上記パルス状信号とし
て抽出する引算回路とを備えたことを特徴とする雑音除
去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05231687A JP3129053B2 (ja) | 1993-09-17 | 1993-09-17 | 雑音除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05231687A JP3129053B2 (ja) | 1993-09-17 | 1993-09-17 | 雑音除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786971A JPH0786971A (ja) | 1995-03-31 |
| JP3129053B2 true JP3129053B2 (ja) | 2001-01-29 |
Family
ID=16927425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05231687A Expired - Fee Related JP3129053B2 (ja) | 1993-09-17 | 1993-09-17 | 雑音除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3129053B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4631732B2 (ja) * | 2005-03-28 | 2011-02-16 | パナソニック電工株式会社 | 無線受信装置 |
-
1993
- 1993-09-17 JP JP05231687A patent/JP3129053B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786971A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2615186B2 (ja) | Ａｍラジオ受信機用雑音ブランキングシステム | |
| KR930007298B1 (ko) | 펄스형 간섭 검출장치 | |
| JPH0142548B2 (ja) | ||
| JP3129053B2 (ja) | 雑音除去回路 | |
| KR910005056A (ko) | 셀프-타이밍을 인정하는 채널 | |
| EP0701324A1 (en) | Clock multiplying signal control circuit | |
| JP2793547B2 (ja) | ノイズ除去装置およびその除去方法 | |
| JPH11341447A (ja) | データスライス装置及びデータスライス方法 | |
| JPS607572Y2 (ja) | パルス性ノイズ信号低減装置 | |
| JPH0648994Y2 (ja) | ノイズブランカ回路 | |
| JPH0110024Y2 (ja) | ||
| KR970002195B1 (ko) | 디지탈기기의 음소거장치 및 음소거 제어방법 | |
| JP2834461B2 (ja) | 波形整形回路 | |
| JPS59211322A (ja) | ミユ−テイング方式 | |
| JP4200226B2 (ja) | 垂直同期信号分離回路 | |
| JPH0117160B2 (ja) | ||
| JP2735612B2 (ja) | ゴースト除去装置 | |
| JPH04336879A (ja) | 同期分離回路 | |
| JPH0250575A (ja) | 直流再生・同期分離回路 | |
| JPS61177499A (ja) | 音声区間検出方式 | |
| JPH05335908A (ja) | ゼロクロス検出装置 | |
| JPS5946457B2 (ja) | パルス性雑音抑圧回路 | |
| JP2003283347A (ja) | ノイズ除去回路及び信号処理回路 | |
| JPH0749874Y2 (ja) | ノイズブランカ回路 | |
| JP2702446B2 (ja) | ノイズ除去回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |