JP3124538B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置の製造方法に係り、特に電極取
出し方法に関するものである。

（従来の技術） 従来の半導体装置の製造方法として、第４図に示す従
来のバイポーラ型半導体装置の製造方法を以下説明す
る。

まず、第４図（Ａ）に示すように、P^-型シリコン基板
201上にN⁺型埋込拡散層202を形成し、このN⁺型埋込拡散
層202上にN^-型エピタキシャル層203を形成し、更にこの
N^-型エピタキシャル層203上にCVD酸化膜204を形成した
後、当該CVD酸化膜204の将来分離領域になる部分に開口
部205〜207を設けて、N^-型エピタキシャル層203の一部
表面を露出させる。

次に、第４図（Ｂ）に示すように、将来コレクタ・ベ
ース間分離領域になる開口部206の部分を公知のフォト
リソ技術を用いてレジスト208で覆って、該レジスト208
とCVD酸化膜204をマスクにして開口部205,207の部分に
公知のRIE技術を用いて概ね垂直な素子間分離溝209,210
を形成する。

次に、第４図（Ｃ）に示よように、レジスト208を除
去した後に、更にRIE技術を用いてシリコンのエッチン
グを行ない、コレクタ・ベース間分離溝211を得る。

次に、素子間分離溝209,210及びコレクタ・ベース間
分離溝211の内壁面を酸化膜212で覆った後、ポリシリコ
ン213で前記溝209,210,211溝を充填し、エッチバック技
術を用いて表面を平坦化した後、キャップ酸化膜214で
溝209,210,211上部を覆うという、所謂トレンチ分離技
術を施す。更に表面のCVD酸化膜204を除去して、N^-型エ
ピタキシャル層203を露出せしめた後、再び表面にパッ
ド酸化膜215及び窒化膜216を積層して形成し、該積層膜
の一部を公知のフォトリソ技術を用いてエッチング除去
し、残存した積層膜（窒化膜216aとパッド酸化膜215a、
窒化膜216bとパッド酸化膜215b）をマスクにして露出し
たシリコン表面のエッチングを行ない、シリコン溝217
a,217b,217cを形成する。この状態を第４図（Ｄ）に示
す。

次に、残存する窒化膜216a及び216bを耐酸化性マスク
として熱酸化を行ない、分離酸化膜218a,218b,218cを得
る。次いで、窒化膜216a,216b及びパッド酸化膜215a,21
5bを除去した後、再度表面をポリシリコン層219及び耐
酸化性膜である窒化膜220で覆う。更に、窒化膜220の一
部を公知のフォトリソ技術を用いてエッチング除去し
て、窒化膜220を窒化膜パターン220a,220bとした後、熱
酸化を施して、ポリシリコン層219の一部をポリシリコ
ン選択酸化膜221a,221b,221cに変える。これにより、ポ
リシリコン層219はポリシリコンパターン219a,219bとな
る。次に、図示しないレジストをマスクに、ポリシリコ
ンパターン219bに燐原子等のＮ型不純物を、又ポリシリ
コンパターン219aに硼素原子等のＰ型不純物をイオン注
入する。その後、公知のフォトリソ技術を用いて図示し
ないレジストマスクパターンを形成し、該パターンをマ
スクにして公知のRIE技術を用いて窒化膜パターン220a
およびポリシリコンパターン219aの一部をエッチング除
去することにより、概ね垂直な側壁を有するベース電極
ポリシリコン219a−1,219a−２を得る。この状態を第４
図（Ｅ）に示す。

その後、表面全面に酸化膜を生成し、これを公知のRI
E技術によりエッチングしてサイドウォール絶縁物222を
形成した後、砒素等のＮ型不純物を含んだポリシリコン
層を全面に付着形成して、公知のフォトリソ技術により
その一部をエッチング除去して、エミッタ電極ポリシリ
コン223a及びコレクタ電極ポリシリコン223bを得る。こ
の間に、ベース電極ポリシリコン219a−1,219a−２から
の拡散でP⁺拡散層224、イオン注入法により活性ベース
層225、更にポリシリコンパターン219bからの拡散でN⁺
拡散層227を形成する。次いで、エミッタ電極ポリシリ
コン223aからの拡散でエミッタ領域としてのN⁺拡散層22
6を形成した後、必要に応じて表面を絶縁膜で覆い、ベ
ースコンタクト228に示されるようなコンタクトホール
を開口した後、金属電極229a,229b,229cを形成して、第
４図（Ｆ）に示す従来技術による半導体装置を得る。

尚、第４図に於ては、ベース電極ポリシリコン219a−
２には金属電極を接続せず、片方のベース電極ポリシリ
コン219a−１のみにベース金属電極229aを接続した所謂
シングルベースコンタクト型の半導体装置の構造断面を
用いて説明したが、ベース電極ポリシリコン219a−２に
も金属電極を接続した所謂ダブルベースコンタクト型の
半導体装置の場合も同様に作製可能である。

（発明が解決しようとする課題） しかしながら、以上述べた従来の半導体装置の製造方
法では、第４図（Ｆ）において示されるごとく、エミッ
タ領域（N⁺拡散層226）、ベース領域（P⁺拡散層224と活
性ベース層225）、コレクタ領域（N⁺拡散層227）のすべ
てが半導体基板表面よりポリシリコン電極（ポリシリコ
ン219a−1,219a−2,223a,ポリシリコンパターン219b,ポ
リシリコン233b）で金属電極229a,229b,229cと接続され
る素子構造となるため、必然的に素子形成領域（アクテ
ィブ領域）の平面寸法が第４図（Ｆ）にS3で示すように
大きくなる問題点がある。半導体装置が能動素子として
動作する領域は、エミッタ領域（N⁺拡散層226）直下の
領域のみであることを考慮すると、第４図（Ｆ）におい
て示される構造は、ベース電極及びコレクタ電極を半導
体基板表面より取り出すために、素子動作上は不要な大
きなベース領域およびコレクタ領域を有する構造といえ
る。

加えて、上記従来の製造方法では、第４図（Ｅ）にお
いてポリシリコンパターン219aの一部をエッチング除去
する工程でベース電極ポリシリコン219a−1,219a−２が
形成されると同時に、活性ベースおよびエミッタを形成
するために素子形成領域の表面が露出されるが、このエ
ッチング工程において、素子間分離溝209とコレクタ・
ベース間分離溝211に対してマスク合わせが必要とな
る。このため、素子間分離溝209とコレクタ・ベース間
分離溝211の間隔を設計する際に当然のことながらマス
ク合わせ余裕を含んだ大きな間隔が必要になる。現在で
は、前述のポリシリコンパターン219aのエッチング幅S1
は１μｍ程度であるのに対して、マスク合わせ余裕を含
んだ素子間分離溝209とコレクタ・ベース間分離溝211の
間隔S2は３μｍ程度必要になり、この点からも素子形成
領域の平面寸法S3が大きくなる問題点があった。

この発明は上記の点に鑑みなされたもので、素子形成
領域の平面寸法を小さくし得る半導体装置の製造方法を
提供することを目的とする。

（課題を解決するための手段） この発明では、半導体基板に溝を形成し、この溝内に
多結晶シリコンを充填し、前記溝の側面でもある半導体
基板の素子形成領域の側面より、前記多結晶シリコンを
通して、素子の電極を引出すようにする。

またこの発明では、基板上の酸化膜をマスクとして、
基板の素子形成領域（島領域）を囲むように前記溝を形
成し、この溝を前記酸化膜と同一平面になるように多結
晶シリコンで埋込む。

（作 用） 上記この発明においては、半導体基板の素子形成領域
の側面から、溝内に充填した多結晶シリコンを通して電
極を引出すようにしたので、電極を引出す上で素子形成
領域の平面寸法が広がることがなくなる。したがって、
素子形成領域の平面寸法を小さくでき、多結晶シリコン
引出し電極部も含めた素子部全体の平面寸法も従来の素
子部全体に比較して平面寸法が小さくなる。

また、基板上の酸化膜をマスクとして、基板の素子形
成領域（島領域）を囲むように溝を形成し、その溝を前
記酸化膜と同一平面となるように多結晶シリコンで埋込
むようにしたので、素子形成領域上に残存するマスク酸
化膜は、溝中の多結晶シリコン（その多結晶シリコンを
一部酸化膜に変換して複数の領域に分けた場合は、その
溝内の厚い酸化膜と多結晶シリコン）で囲まれた構造と
なり、したがって、必要により以後、素子形成領域上の
前記残存酸化膜を除去して素子形成領域の表面を露出さ
せる際は、例えば第１図（Ｋ）の左側の平面図で示すよ
うに、前記溝内の多結晶シリコンと厚い酸化膜上に開口
部の縁がかかるようにレジストパターン（エッチングマ
スク）をラフに形成して自己整合的に、素子形成領域上
の酸化膜を除去できる。すなわち、この時にマスク合わ
せ余裕が不要となるもので、したがって、マスク合わせ
余裕の必要性により素子形成領域の平面寸法が広がるこ
とがなくなる。

（実施例） 以下この発明の実施例を図面を参照して説明する。

第１図はこの発明の第１の実施例を製造工程順に示す
断面図である。この第１の実施例は、この発明をNPNト
ランジスタの製造および構造に適用した場合である。

この第１の実施例を説明すると、まず、第１図（Ａ）
に示すように、比抵抗が10〜20Ω−cm程度のP^-型シリコ
ン基板部101の表面部分に、シート抵抗が20〜30Ω／
□，厚みが１μｍのN⁺型埋込拡散層102を形成し、その
上に比抵抗が１Ω−cm,厚みが１μｍのN^-型エピタキシ
ャル層103を形成する。更にそのN^-型エピタキシャル層1
03上に10000ÅのCVD酸化膜104を積層形成する。そし
て、このCVD酸化膜104の一部を公知のRIE技術を用いて
除去して概略垂直な側壁を有する開口部105,106を形成
する。この時、開口部105,106は、第１図（Ａ）の左側
の平面図に示すように、CVD酸化膜104の一部であるCVD
酸化膜島104aを取り囲む様に形成され、該島104aの周囲
に一繋がりの開口部を構成するように形成される。尚、
第１図（Ａ）の左側の平面図に示すＸ−Ｙ断面が同図
（Ｂ）の右側の断面図に相当する。以下同様に平面図と
断面図を適宜用いて本発明の第１の実施例を説明する。

次に、第１図（Ｂ）に示す様に、CVD酸化膜104をマス
クとして、開口部105,106の底部に露出したN^-型エピタ
キシャル層103よりP^-型シリコン基板部101に到達するト
レンチ溝107,108を公知のRIE技術を用いて形成し、さら
にそのトレンチ溝107,108の内壁表面に熱酸化により500
〜1000Åの薄い酸化膜109,110を形成する。ここで、ト
レンチ溝107,108は、開口部105,106に対応して、シリコ
ン基板部101,埋込拡散層102,エピタキシャル層103の一
部、すなわち半導体基板の島領域100を取り囲むように
形成される。

次に、全面に１〜２μｍのポリシリコン膜を生成した
後、エッチバックすることにより、トレンチ溝107,108
の底部に厚みが8000Å程度の充填ポリシリコン111,112
を残存せしめる。更に2000Å程度の窒化膜を全面に付着
形成した後、公知のRIE技術を用いて窒化膜をエッチン
グすることにより、トレンチ溝107,108の側壁およびCVD
酸化膜104の側壁に側壁窒化膜113,114を形成する。この
状態を第１図（Ｃ）に示す。

続いて、熱酸化により充填ポリシリコン111,112の表
面に3000Å程度のポリシリコン酸化膜115,116を形成し
た後、公知のホトリソ技術により形成したレジストパタ
ーン117を用いて、トレンチ溝107部分の島領域100側の
側壁の一部である側壁部分118にある側壁窒化膜113をエ
ッチング除去する。この状態を第１図（Ｄ）に示す。

次に、全面に１〜２μｍのポリシリコン膜を生成した
後、エッチバックすることにより、トレンチ溝107,108
の内部のポリシリコン酸化膜115,116の上に厚みが5000
Å程度の第２の充填ポリシリコン119,120を残存させ
る。更に、2000Å程度の窒化膜を全面に付着形成した
後、公知のRIE技術を用いて窒化膜をエッチングするこ
とにより、トレンチ溝107,108の残存する側壁部分およ
びCVD酸化膜104の側壁に新たに第２の側壁窒化膜121を
形成する。この時、側壁窒化膜114と113が残存している
部分においては、この窒化膜114と113を含んで若干厚く
第２の側壁窒化膜121が形成される。この状態を第１図
（Ｅ）に示す。

尚、第１図（Ｅ）より理解される様に、トレンチ溝10
7内の第２の充填ポリシリコン119は、その厚さに対応す
る、窒化膜が除去された第１のコンタクト窓122の領域
において、薄い酸化膜109のみを介在して、島領域100の
N⁺型埋込拡散層102に接することになる。

次に、全面に１〜２μｍのポリシリコン膜を生成した
後、エッチバックすることにより、トレンチ溝107,108
の内部の第２の充填ポリシリコン119,120の上に厚みが5
000Å程度の第３の充填ポリシリコン123,124を残存形成
せしめる。更に、公知のホトリソ技術により形成したレ
ジストパターン125を用いて、トレンチ溝108部分の島領
域100側の側壁の一部である側壁部分126にある側壁窒化
膜121をエッチング除去する。この状態を第１図（Ｆ）
に示す。

次に、全面に１〜２μｍのポリシリコン膜を生成した
後、エッチバックすることにより、トレンチ溝107,108
の内部の第３の充填ポリシリコン123,124の上に厚みが5
000Å程度の第４の充填ポリシリコン127,128を残存形成
する。更に、2000Å程度の窒化膜を全面に付着形成した
後、公知のRIE技術を用いて、窒化膜をエッチングする
ことにより、残りの側壁であるCVD酸化膜104の側壁部
に、第２の側壁窒化膜121が残存している部分において
はこれを含んで第３の側壁窒化膜129を形成する。この
状態を第１図（Ｇ）に示す。この第１図（Ｇ）より明ら
かなように、トレンチ溝108内の第４の充填ポリシリコ
ン128は、その厚さに対応する、窒化膜が除去された第
２のコンタクト窓130の領域において、薄い酸化膜110の
みを介在して、島領域100のN^-型エピタキシャル層103に
接することになる。

次に、第２の充填ポリシリコン119,120と第３の充填
ポリシリコン123,124及び第４の充填ポリシリコン127,1
28を公知の等方性ドライエッチング、或いは、硝酸が主
成分のフッ酸／硝酸系ポリシリコンウエットエッチング
液を用いて除去した後、トレンチ溝107,108の内部に露
出した薄い酸化膜109,110を緩衝フッ酸等のウエットエ
ッチング液を用いて除去し、前述の第１のコンタクト窓
122の領域にN⁺型埋込拡散層102の一部を、また、第２の
コンタクト窓130の領域にN^-型エピタキシャル層103の一
部を露出させる。次に、全面に厚みが２〜３μｍのポリ
シリコン膜を生成した後、エッチバックすることにより
トレンチ溝107,108の内部を概略表面がCVD酸化膜104の
表面と平坦になるように第５の充填ポリシリコン131,13
2で埋め戻す。この状態を第１図（Ｈ）に示す。以上で
本発明に係わる部分が完成する。以下応用例としての素
子形成（NPNトランジスタの形成）に移る。

まず、公知のホトリソ技術により形成したレジストパ
ターン133を用いてRIE技術により第５の充填ポリシリコ
ン131,132の一部領域をエッチング除去した後、全面に
厚みが２〜３μｍのCVD酸化膜を生成した後エッチバッ
クして、除去した第５の充填ポリシリコン131,132の一
部領域を充填酸化物134,135で埋め戻す。この状態を第
１図（Ｉ）に示す。尚、第１図（Ｉ）の右側の断面図
は、左側の平面図にＸ−Ｙで示したように、これまでの
断面図と異なり、90度ずれた断面図である。そして、充
填酸化物134,135で埋め戻すことにより、第５の充填ポ
リシリコンがトレンチ溝107内の第５の充填ポリシリコ
ン131と、トレンチ溝108内の第５の充填ポリシリコン13
2の２つの領域に電気的に分離される。

次に公知のホトリソ技術により形成したレジストパタ
ーン137と136（第１図（Ｊ）の左側の平面図に示す）を
順次用いて、１×10¹⁶atms/cm²程度のドーズ量でイオン
注入法により、充填ポリシリコン131に燐原子等のＮ型
不純物を、又充填ポリシリコン132に硼素原子等のＰ型
不純物を高濃度に導入する。

その後、公知のフォトリソ技術を用いて第１図（Ｋ）
の左側の平面図に示すレジストパターン138を形成し、
これをマスクとして島領域100上のCVD酸化膜島104aを緩
衝フッ酸液等を用いてエッチング除去することにより、
島領域100上に開口部139を形成し、島領域100のN^-型エ
ピタキシャル層103の表面を露出させる。この時、CVD酸
化膜島104aの周囲が第５の充填ポリシリコン131,132お
よび厚い充填酸化物134,135で囲まれた構造であるの
で、それらの上にレジストパターン138の開口部138aの
縁がかかるように該レジストパターン138をラフに形成
して自己整合的にCVD酸化膜島104aを除去することがで
きる。その後、熱酸化により、充填ポリシリコン131,13
2表面及び、露出したN^-型エピタキシャル層103表面を酸
化膜で覆う。この時、充填ポリシリコン131,132表面
は、該ポリシリコン131,132に高濃度に不純物が導入さ
れているため、N^-型エピタキシャル層103表面に比較し
て、厚い酸化膜140,141で覆われる。次に、１×10¹⁴atm
s/cm²程度のドーズ量でイオン注入法を用いて酸化膜を
介して硼素原子を島領域100のN^-型エピタキシャル層103
表面に導入した後、窒素ガス等の不活性雰囲気中で800
〜900℃×30分程度の熱処理を施すことにより、島領域1
00のN^-型エピタキシャル層103の表面部内に活性ベース1
44を得る。この時同時に、充填ポリシリコン132とN^-型
エピタキシャル層103が直接接する第２のコンタクト窓1
30部分で、充填ポリシリコン132からＰ型不純物がN^-型
エピタキシャル層103に拡散するので、島領域100のN^-型
エピタキシャル層103には前記第２のコンタクト窓130部
分で前記活性ベース144と接続されて不活性ベース143が
形成される。次に、全面にCVD酸化膜を4000Å程度付着
形成した後、このCVD酸化膜を公知のRIE技術を用いてエ
ッチングすることにより、島領域100上の開口部139の側
壁に側壁酸化物145,146を形成する。これにより、島領
域100上の開口部139は自己整合的に縮小され、かつその
部分で活性ベース144の一部が露出する。尚、充填ポリ
シリコン131,132上の酸化膜140,141は厚いため、充填ポ
リシリコン131,132は露出しない。この状態を第１図
（Ｋ）の右側の断面図に示す。

次に、砒素等のＮ型不純物を含んだポリシリコン膜を
2000Å程度の厚みに全面に付着形成した後、公知のフォ
トリソ技術によりその一部をエッチング除去することに
より、前記活性ベース144の露出面に接するエミッタポ
リシリコン147を得る。その後、全面を1000Å程度のCVD
酸化膜（図示せず）で覆った後、不活性雰囲気中で熱処
理を行なうことにより、エミッタポリシリコン147から
の拡散で活性ベース144内にエミッタ148を形成する。さ
らにコレクタコンタクト149およびベースコンタクト150
で示されるようなコンタクトホールを前記図示しないCV
D酸化膜および酸化膜140,141に形成した後、充填ポリシ
リコン131に接続されるコレクタ金属電極151、エミッタ
ポリシリコン147に接続されるエミッタ金属電極152、充
填ポリシリコン132に接続されるベース金属電極153を形
成し、第１図（Ｌ）に示すNPNトランジスタを完成させ
る。

以上の第１の実施例では、第１のコンタクト窓122に
対応するコレクタポリシリコンコンタクト１と、第２の
コンタクト窓130に対応するベースポリシリコンコンタ
クト２を双方共に素子形成領域（島領域100）の側面に
設けて、半導体基板表面には、エミッタ148とエミッタ
ポリシリコン147が接するエミッタポリシリコンコンタ
クト３のみ設ける構造となる。そして、コレクタ（島領
域100のN^-型エピタキシャル層103とN⁺型埋込拡散層10
2）は、前記コレクタポリシリコンコンタクト１を通し
て、トレンチ溝内の充填ポリシリコン131を通してコレ
クタ金属電極151に引出され、ベース（活性ベース144と
不活性ベース143）は前記ベースポリシリコンコンタク
ト２を通してトレンチ溝内の充填ポリシリコン132を通
してベース金属電極153に引出される。エミッタ148は基
板表面でエミッタポリシリコン147を通してエミッタ金
属電極152に引出される。又、コレクタポリシリコン電
極（充填ポリシリコン131）とベースポリシリコン電極
（充填ポリシリコン132）は、トレンチ溝を充填してい
るポリシリコン層を電気的に分離して使用する構造とな
る。更に、コレクタポリシリコン電極とベースポリシリ
コン電極は、前記アクティブ領域とのコンタクト部以外
に、酸化膜若しくは窒化膜により覆われる構造となる。

以上述べたこの発明の第１の実施例は、この発明をNP
Nトランジスタの製造および製造に適用した場合である
が、この発明は、PNPトランジスタ、ダイオードなどそ
の他各種の素子の製造および構造に適用できる。NPNト
ランジスタ以外の他の素子の製造および構造にこの発明
を適用した一例として、第２図にラテラルPNPトランジ
スタの場合を第２の実施例として示す。

第２図（Ａ），（Ｂ）は完成したラテラルPNPトラン
ジスタを断面方向を90゜変えて示す断面図である。この
図に示すように、このトランジスタでは、トレンチ溝内
のポリシリコンを選択的に充填酸化物161に置換して前
記ポリシリコンを複数の領域に電気的に分離する際、第
１の領域162,第２の領域163,第３の領域164の３つに分
離する。そして、ベースポリシリコン電極としての第１
の領域162は、第１のコンタクト窓122の部分で島領域10
0のN⁺型埋込拡散層102（この例ではベース）に接するよ
うにする。また、コレクタポリシリコン電極としての第
２の領域163、エミッタポリシリコン電極としての第３
の領域164は、第２のコンタクト窓130を２つ設けて互い
に反対側で島領域100のN^-型エピタキシャル層103（この
例ではベース）に接するようにする。そして、島領域10
0のN^-型エピタキシャル層103には、第2,第３の領域163,
164からの不純物拡散で互いに反対側においてコレクタ
としてのＰ型領域165,エミッタとしてのＰ型領域166を
形成するようにする。また、この例では、島領域100上
のCVD酸化膜島104aはそのまま残存させる。すなわち、
このトランジスタでは、エミッタ，ベース，コレクタの
すべてを素子形成領域（島領域100）の側面からトレン
チ溝内のポリシリコン電極で引出すようにする。

このようなラテラルPNPトランジスタは、第１図
（Ａ），（Ｄ），（Ｆ），（Ｉ），（Ｊ），（Ｌ）の左
側の平面図に対応する平面図を第３図（Ａ），（Ｂ），
（Ｃ），（Ｄ），（Ｅ），（Ｆ）に示し、レジストパタ
ーン117,125,133,136,137の変更例をレジストパターン1
17′,125′,133′,136′,137′として示すように、若干
のパターン変更を行なうだけで、一部工程を省略して、
第１の実施例と同様にして製造できる。すなわち、上述
のようにパターン変更して、２個所で第２のコンタク
ト窓が得られるようにする（第３図（Ｃ））、第５の
充填ポリシリコンを３つの領域に分離できるようにする
（第３図（Ｄ））、その２つのポリシリコン領域から
の不純物拡散でエミッタおよびコレクタを形成できるよ
うにし、さらに第１図（Ｋ）で示したレジストパターン
138を省略してCVD酸化膜島104aの除去工程を省略し、さ
らに側壁酸化膜145,146や活性ベース144の形成工程など
を省略することで、他は第１の実施例と同様にして製造
できる。

尚、第１の実施例で説明した工程において、トレンチ
溝107,108の底部がP^-型シリコン基板部101の表面と概略
同一面を成す様にすれば、充填ポリシリコン111,112及
びポリシリコン酸化膜115,116を形成する工程を省略し
て、溝底部の薄い酸化膜109,110に直接接して第２の充
填ポリシリコン119,120を形成することも可能である。

（発明の効果） 以上詳細に説明したように、この発明によれば、半導
体基板の素子形成領域の側面から、溝内に充填した多結
晶シリコンを通して電極を引出すようにしたので、電極
を引出す上で素子形成領域の平面寸法が広がることを防
止でき、素子形成領域の平面寸法を小さくできる。

また、素子形成領域上に残存するマスク酸化膜は溝内
の多結晶シリコン（この多結晶シリコンを一部酸化膜に
変換した場合は、その溝内の厚い酸化膜と多結晶シリコ
ン）で囲まれた構造となるので、必要により以後、素子
形成領域上の前記残存酸化膜を除去した素子形成領域の
表面を露出させる際は、前記溝内の多結晶シリコン（ま
たは多結晶シリコンと厚い酸化膜）上に開口部の縁がか
かるようにレジストパターン（エッチングマスク）をラ
フに形成して自己整合的に、素子形成領域上の酸化膜を
除去できる。すなわち、この時にマスク合わせ余裕が不
要となるもので、この点からも素子形成領域の平面寸法
を小さくできる。

これらにより、この発明によれば、素子形成領域の平
面寸法を極限まで縮小することが可能となり、多結晶シ
リコン引出し電極部も含めた素子部全体の平面寸法も従
来に比較して半分程度に縮小できる。第４図の従来例で
は、第４図（Ｆ）に示すS4がS410μｍであるのに対し
て、この発明によれば第１図（Ｈ）に示すS4′をS4′
５μｍとし得る。

【図面の簡単な説明】

第１図はこの発明の第１の実施例を製造工程順に示す断
面図、第２図はこの発明の第２の実施例を製造完成状態
で示す断面図、第３図はこの発明の第２の実施例の製造
工程順の平面図、第４図は従来の製造方法を製造工程順
に示す断面図である。 100……島領域、101……P^-型シリコン基板部、102……N
⁺型埋込拡散層、103……N^-型エピタキシャル層、104…
…CVD酸化膜、104a……CVD酸化膜島、105,106……開口
部、107,108……トレンチ溝、109,110……酸化膜、111,
112……充填ポリシリコン、113,114……側壁窒化膜、11
5,116……ポリシリコン酸化膜、117……レジストパター
ン、118……側壁部分、119,120……第２の充填ポリシリ
コン、121……第２の側壁窒化膜、122……第１のコンタ
クト窓、123,124……第３の充填ポリシリコン、125……
レジストパターン、126……側壁部分、127,128……第４
の充填ポリシリコン、129……第３の側壁窒化膜、130…
…第２のコンタクト窓、131,132……第５の充填ポリシ
リコン、133……レジストパターン、134,135……充填酸
化物、161……充填酸化物、162……第１の領域、163…
…第２の領域、164……第３の領域、117′,125′,13
3′,136′,137′……レジストパターン。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/331 H01L 29/73

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】第１導電型の基板部上に第２導電型の第１
   の層および第２導電型の第２の層を順次有する半導体基
   板を準備する工程と、 その半導体基板上に第１の酸化膜を選択的に形成し、そ
   れをマスクとして、半導体基板に、該基板の一部島領域
   を囲むように溝を形成する工程と、 その溝の内壁に第２の酸化膜を形成した後、前記溝およ
   び第１の酸化膜の側壁部分に第１の側壁窒化膜を形成す
   る工程と、 その第１の側壁窒化膜の一部を除去して、溝側壁に第１
   の側壁窒化膜の無い第１領域を形成した後、前記溝内部
   に第１の多結晶シリコン膜を形成する工程と、 その第１の多結晶シリコン膜表面に接して前記溝の残存
   する側壁部分および第１の酸化膜の側壁に第２の側壁窒
   化膜を形成した後、第１の多結晶シリコン膜表面に接し
   て第２の多結晶シリコン膜を形成する工程と、 その後、前記第２の側壁窒化膜の一部を除去して、溝側
   壁に第２の側壁窒化膜の無い第２領域を形成した後、前
   記溝内部の第２の多結晶シリコン膜表面に接して第３の
   多結晶シリコン膜を形成する工程と、 その第３の多結晶シリコン膜表面に接して前記溝および
   第１の酸化膜の残存する側壁部分に第３の側壁窒化膜を
   形成した後、前記第１ないし第３の多結晶シリコン膜を
   除去して、前記第１領域で第１の多結晶シリコン膜が接
   していた溝側壁部分と、前記第２領域で第３の多結晶シ
   リコン膜が接していた溝側壁部分に前記第２の酸化膜を
   露出させる工程と、 その露出した前記第２の酸化膜を除去して、前記第１領
   域に対応して第１コンタクト窓、前記第２領域に対応し
   て第２コンタクト窓を同時に形成した後、前記溝を第４
   の多結晶シリコン膜で前記第１の酸化膜と同一平面を成
   すまで埋め戻す工程とを具備することを特徴とする半導
   体装置の製造方法。
2. 【請求項２】第１導電型の基板部上に第２導電型の第１
   の層および第２の層を順次有する半導体基板を準備する
   工程と、 その半導体基板上に第１の酸化膜を選択的に形成し、そ
   れをマスクとして、半導体基板に、該基板の−部領域を
   囲むように溝を形成する工程と、 その溝の内壁に第２の酸化膜を形成した後、溝の底部を
   第１の多結晶シリコン膜で埋め戻す工程と、 その第１の多結晶シリコン膜表面に接して前記溝の残存
   する側壁部分および第１の酸化膜の側壁に第１の側壁窒
   化膜を形成した後、第１の多結晶シリコン膜表面に第３
   の酸化膜を形成する工程と、 前記第１の側壁窒化膜の一部を除去して、溝側壁に第１
   の側壁窒化膜の無い第１領域を形成した後、前記溝内部
   の第３の酸化膜表面に接して第２の多結晶シリコン膜を
   形成する工程と、 その第２の多結晶シリコン膜表面に接して前記溝の残存
   する側壁部分および第１の酸化膜の側壁に第２の側壁窒
   化膜を形成した後、第２の多結晶シリコン膜表面に接し
   て第３の多結晶シリコン膜を形成する工程と、 その後、前記第２の側壁窒化膜の−部を除去して、溝側
   壁に前記第２の側壁窒化膜の無い第２領域を形成した
   後、前記溝内部の第３の多結晶シリコン膜表面に接して
   第４の多結晶シリコン膜を形成する工程と、 その第４の多結晶シリコン膜表面に接して前記溝および
   第１の酸化膜の残存する側壁部分に第３の側壁窒化膜を
   形成した後、前記第２ないし第４の多結晶シリコン膜を
   除去して、前記第１領域で第２の多結晶シリコン膜が接
   していた溝側壁部分と、前記第２領域で第４の多結晶シ
   リコン膜が接していた溝側壁部分に第２の酸化膜を露出
   させる工程と、 その露出した第２の酸化膜を除去して、前記第１領域に
   対応して第１コンタクト窓、前記第２領域に対応して第
   ２コンタクト窓を同時に形成した後、前記溝を第５の多
   結晶シリコン膜で前記第１の酸化膜と同一平面を成すま
   で埋め戻す工程とを具備することを特徴とする半導体装
   置の製造方法。