JPH0468536A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置及びその製造方法に係り、特に電
極取出し方法に関するものである。

（従来の技術） 従来の半導体装置の製造方法として、第４図に示す従来
のバイポーラ型半導体装置の製造方法を以下説明する。

まず、第４図（Ａ）に示すように、Ｐ−型シリコン基ｖ
ｉ２０１上にＮ゛型埋込拡散層２０２を形成し、このＮ
°型埋込拡散層２０２上にＮ−型エピタキシャル層２０
３を形成し、更にこのＮ−型エピタキシャル層２０３上
にＣＶＤ酸化膜２０４を形成した後、当該ＣＶＤ酸化膜
２０４表面の将来分離領域になる部分に開口部２０５〜
２０７を設けて、Ｎ−型エピタキシャル層２０３の一部
表面を露出させる。

次に、第４図（Ｂ）に示すように、将来コレクタ・ベー
ス間分離領域になる開口部２０６の部分を公知のフォト
リソ技術を用いてレジスト２０８で覆って、該レジスト
２０８とＣＶＤ酸化膜２０４をマスクにして開口部２０
５．２０７の部分に公知のＲＩＥ技術を用いて概ね垂直
な素子間分離溝２０９．２１０を形成する。

次に、第４図（Ｃ）に示すように、レジスト２０８を除
去した後に、更にＲｉＥ技術を用いてシリコンのエツチ
ングを行ない、コレクタ・ベース間分離溝２１１を得る
。

次に、素子間分離溝２０９，２１０及びコレクタ・ベー
ス間分離溝２１１の内壁面を酸化膜２１２で覆った後、
ポリシリコン２１３で前記溝２０９．２１０　２１１溝
を充填し、エンチバック技術を用いて表面を平坦化した
後、キャップ酸化膜２１４で溝２０９，２１０．２１１
上部を覆うという、所謂トレンチ分離技術を施す。更に
表面のＣＶＤ酸化膜２０４を除去して、Ｎ”型エピタキ
シャル層２０３を露出せしめた後、再び表面にパッド酸
化膜２１５及び窒化膜２１６を積層して形成し、該積層
膜の一部を公知のフォトリソ技術を用いてエンチング除
去し、残存した積層膜（窒化膜２１６ａとパッド酸化膜
２１５ａ、窒化膜２１６ｂとパッド酸化膜２１５ｂ）を
マスクにして露出したシリコン表面のエツチングを行な
い、シリコン溝２１７ａ、２１７ｂ、２１７ｃを形成す
る。この状態を第４図（Ｄ）に示す。

次に、残存する窒化膜２１６ａ及び２１６ｂを耐酸化性
マスクとして熱酸化を行ない、分離酸化膜２１８ａ、２
１８ｂ、２１８ｃを得る０次いで、窒化膜２１６ａ、２
１６ｂ及びパッド酸化膜２１５ａ、２１５ｂを除去した
後、再度表面をポリシリコン層２１９及び耐酸化性膜で
ある窒化膜２２０で覆う。更に、窒化Ｉｌ！２２０の一
部を公知のフォトリソ技術を用いてエンチング除去して
、窒化膜２２０を窒化膜パターン２２０　ａ。

２２０ｂとした後、熱酸化を施して、ポリシリコン層２
１９の一部をポリシリコン選択酸化膜２２１ａ、２２１
ｂ、２２１ｃに変える。これにより、ポリシリコン層２
１９はポリシリコンパターン２１９ａ　　２１９ｂとな
る０次に、図示しないレジストをマスクに、ポリシリコ
ンパターン２１９ｂに燐原子等のＮ型不純物を、又ポリ
シリコンパターン２１９ａに硼素原子等のＰ型不純物を
イオン注入する。その後、公知のフォトリソ技術を用い
て図示しないレジストマスクパターンを形成し、該パタ
ーンをマスクにして公知のＲＩＥ技術を用いて窒化膜パ
ターン２２０ａおよびポリシリコンパターン２１９ａの
一部をエンチング除去することにより、概ね垂直な側壁
を有するベース電極ポリシリコン２１９ａ−１，２１９
ａ−２を得る。この状態を第４図（Ｅ）に示す。

その後、表面全面に酸化膜を生成し、これを公知のＲＩ
Ｅ技術によりエツチングしてサイドウオール絶縁物２２
２を形成した後、砒素等のＮ型不純物を含んだポリソリ
コン層を全面に付着形成して、公知のフォトリソ技術に
よりその一部をエツチング除去して、エミッタ電極ポリ
シリコン２２３ａ及びコレクタ電極ポリシリコン２２３
ｂを得る。この間に、ベース電極ポリシリコン２１９ａ
−１，２１９ａ−２からの拡散でＰ９拡散層２２４、イ
オン注入法により活性ベース層２２５、更にポリシリコ
ンパターン２１９ｂからの拡散でＮ゛拡散層２２７を形
成する０次いで、エミッタ電極ポリシリコン２２３ａか
らの拡散でエミッタ領域としてのＮ゛拡散層２２６を形
成した後、必要に応して表面を絶縁膜で覆い、ベースコ
ンタクト２２８に示されるようなコンタクトホールを開
口した後、金属電極２２９ａ、２２９ｂ。

２２９Ｃを形成して、第４図（Ｆ）に示す従来技術によ
る半導体装置を得る。

尚、第４図に於ては、ベース電極ポリシリコン２１９ａ
−２には金属電極を接続せず、片方のベース電極ポリシ
リコン２１９ａ−１のみにベース金属電極２２９ａを接
続した所謂シングルベースコンタクト型の半導体装置の
構造断面を用いて説明したが、ベース電極ポリシリコン
２１９ａ−２にも金属電極を接続した所謂ダブルベース
コンタクト型の半導体装置の場合も同様に作製可能であ
る。

（発明が解決しようとする課題） しかしながら、以上述べた従来の半導体装置の製造方法
では、第４図（Ｆ）において示されるごとく、エミッタ
領域（Ｎ’拡散層２２６）、ヘース領域（Ｐ”拡散層２
２４と活性ベース層２２５）、コレクタ領域（Ｎ”拡散
層２２７）のすべてが半導体基板表面よりポリシリコン
電極（ポリシリコン２１９ａ−１，２１９ａ−２，２２
３ａ、ポリシリコンパターン２１９ｂ、ポリシリコン２
３３　ｂ）で金属電極２２９ａ、２２９ｂ、２２９ｃと
接続される素子構造となるため、必然的に素子形成領域
（アクティブ領域）の平面寸法が第４１ｍ（Ｆ）に３３
で示すように大きくなる問題点がある。半導体装置が能
動素子として動作する領域は、エミ。

夕領域（Ｎ”拡散層２２６）直下の領域のみであること
を考慮すると、第４図（Ｆ）において示される構造は、
ベース電極及びコレクタ電極を半導体基板表面より取り
出すために、素子動作上は不要な大きなベース領域およ
びコレクタ領域を有する構造といえる。

加えて、上記従来の製造方法では、第４図（Ｅ）におい
てポリシリコンパターン２１９ａの一部をエツチング除
去する工程でベース電極ポリシリコン２１９ａ−１，２
１９ａ−２が形成されると同時に、活性ベースおよびエ
ミッタを形成するために素子形成領域の表面が露出され
るが、このエツチング工程において、素子間分離溝２０
９とコレクタ・ベース間分離溝２１１に対してマスク合
わせが必要となる。このため、素子間分離溝２０９とコ
レクタ・ヘース間分離溝２１１の間隔を設計する際に当
然のことながらマスク合わせ余裕を含んだ大きな間隔が
必要になる。現在では、前述のポリシリコンパターン２
１９ａのエンチング幅Ｓ１ば１μ程度であるのに対して
、マスク合わせ余裕を含んだ素子間分離溝２０９とコレ
クタ・ベース間分離溝２１１の間隔Ｓ２は３ｐｍ程度必
要になり、この点からも素子形成領域の平面寸法Ｓ３が
大きくなる問題点があった。

この発明は上記の点に鑑みなされたもので、素子形成領
域の平面寸法を小さくし得る半導体装置及びその製造方
法を提供することを目的とする。

（課題を解決するための手段） この発明では、半導体基板に溝を形成し、この溝内に多
結晶シリコンを充填し、前記溝の側面でもある半導体基
板の素子形成領域の側面より、前記多結晶シリコンを通
して、素子の電極を引出すようにする。

またこの発明では、基板上の酸化膜をマスクとして、基
板の素子形成領域（島領域）を囲むように前記溝を形成
し、この溝を前記酸化膜と同一平面になるように多結晶
シリコンで埋込む。

（作　用） 上記この発明においては、半導体基板の素子形成領域の
側面から、溝内に充填した多結晶シリコンを通して電極
を引出すようにしたので、電極を引出す上で素子形成領
域の平面寸法が広がることがなくなる。したがって、素
子形成領域の平面寸法を小さくでき、多結晶シリコン引
出し電極部も含めた素子部全体の平面寸法も従来の素子
部全体に比較して平面寸法が小さくなる。

また、基板上の酸化膜をマスクとして、基板の素子形成
領域（島端域）を囲むように溝を形成し、その溝を前記
酸化膜と同一平面となるように多結晶シリコンで埋込む
ようにしたので、素子形成領域上に残存するマスク酸化
膜は、溝内゛の多結晶シリコン（その多結晶シリコンを
一部酸化膜に変換して複数の領域に分けた場合は、その
溝内の厚い酸化膜と多結晶シリコン）で囲まれた構造と
なり、したがって、必要により以後、素子形成領域上の
前記残存酸化膜を除去して素子形成領域の表面を露出さ
せる際は、例えば第１図（Ｋ）の左側の平面図で示すよ
うに、前記溝内の多結晶シリコンと厚い酸化膜上に開口
部の縁がかかるようにレジストパターン（エツチングマ
スク）をラフに形成して自己整合的に、素子形成領域上
の酸化膜を除去できる。すなわち、この時にマスク合わ
せ余裕が不要となるもので、したがって、マスク合わせ
余裕の必要性により素子形成領域の平面寸法が広がるこ
とがなくなる。

（実施例） 以下この発明の実施例を同面を参照して説明する。

第１図はこの発明の第１の実施例を製造工程順に示す断
面図である。この第１の実施例は、この発明をＮＰＮト
ランジスタの製造および構造に適用した場合である。

この第１の実施例を説明すると、まず、第１図（Ａ）に
示すように、比抵抗が１０〜２０Ω−１程度のＰ−型シ
リコン基板部１０１の表面部分に、シート抵抗が２０〜
３０Ω／口、厚みがｌ／＋１のＮ゛型埋込拡散層１０２
を形成し、その上に比抵抗が１Ω−１，厚みが１／Ｉｌ
ｌのＮ−型エピタキシャル１ｊ１０３を形成する。更に
そのＮ−型エピタキシャル層１０３上に１００００人の
ＣＶＤ酸化膜１０４を積層形成する。そして、このＣＶ
Ｄ酸化膜１０４の一部を公知のＲＩＥ技術を用いて除去
して概略垂直な側壁を存する開口部１０５，１０６を形
成する。この時、開口部１０５．１０６は、第１図（Ａ
）の左側の平面図に示すように、ＣＶＤ酸化膜１０４の
一部であるＣＶＤ酸化膜島１０４ａを取り囲む様に形成
され、膜島１０４ａの周囲に一部がりの開口部を構成す
るように形成される。尚、第１図（Ａ）の左側の平面図
に示すχ−Ｙ断面が同図（Ａ）の右側の断面図に相当す
る。以下同様に平面図と断面図を適宜用いて本発明の第
１の実施例を説明する。

次に、第１図（Ｂ）に示す様に、ＣＶＤ酸化膜１０４を
マスクとして、開口部１０５，１０６の底部に露出した
Ｎ−型エピタキシャル層１０３よりＰ−型ンリコン基板
部１０１に到達するトレンチ溝１０７゜１０８を公知の
ＲＩＥ技術を用いて形成し、さらにそのトレンチ溝１０
７．１０８の内壁表面に熱酸化により５００〜１０００
人の薄い酸化膜１０９．１１０を形成する。ここで、ト
レンチ溝１０７．１０８は、開口部１０５．１０６に対
応して、シリコン基板部１０１．埋込拡散層１０２エピ
タキシャル層１０３の一部、すなわち半導体基板の島領
域１００を取り囲むように形成される。

次に、全面に１〜２Ｂのポリシリコン膜を生成した後、
エッチバックすることにより、トレンチ溝１０７，１０
８の底部に厚みが８０００人程度０充填ポリシリコン１
１１．１１２を残存せしめる。更に２０００人程度０窒
化膜を全面に付着形成した後、公知のＲｒＥ技術を用い
て窒化膜をエツチングすることにより、トレンチ溝１０
７１０８の側壁およびＣＶＤ酸化膜１０４の側壁に側壁
窒化膜１１３，１１４を形成する。この状態を第１図（
Ｃ）に示す。

続いて、熱酸化により充填ポリシリコン１１１１１２の
表面に３０００人程度０ポリシリコン酸化１１１１１５
．１．１６を形成した後、公知のホトリソ技術により形
成したレジストパターン１１７を用いて、トレンチ溝１
０７部分の島領域１０，０側の側壁の一部である側壁部
分１１８にある側壁窒化膜１１３をエンチング除去する
。この状態を第１図（Ｄ）に示す。

次に、全面に１〜２ｎのポリシリコン膜を生成した後、
エッチハックすることにより、トレンチ溝１０７，１０
８の内部のポリシリコン酸化膜１１５．１１６の上に厚
みが５０００人程度０第２の充填ポリシリコン１１９．
１２０を残存させる。更に、２０００人程度０窒化膜を
全面に付着形成した後、公知のＲＩＥ技術を用いて窒化
膜をエツチングすることにより、トレンチ溝１０７１０
８の残存する側壁部分およびＣＶＤ酸化膜１０４の側壁
に新たに第２の側壁窒化膜１２１を形成する。この時、
側壁窒化膜１１４と１１３が残存している部分において
は、この窒化Ｗ！Ａ１１４と１１３を含んで若干厚く第
２の側壁窒化膜１２１が形成される。この状態を第１図
（Ｅ）に示す。

尚、第１図（Ｅ）より理解される樺に、トレンチ溝１０
７内の第２の充填ポリシリコン１１９は、その厚さに対
応する、窒化膜が除去された第１のコンタクト窓１２２
０碩域において、薄い酸化膜１０９のみを介在して、島
領域１００のＮ゛型埋込拡散層１０２に接することにな
る。

次に、全面に１〜２μのポリノリコン膜を生成した後、
エッチハックすることにより、トレンチ溝１０７．１０
８の内部の第２の充填ポリシリコン１１９．１２０の上
に厚みが５０００人程度０第３の充填ポリシリコン１２
３．１２４を残存形成せしめる。更に、公知のホトリソ
技術により形成したレジストパターン１２５を用いて、
トレンチ溝１０８部分の島領域１００側の側壁の一部で
ある側壁部分１２６にある側壁窒化膜１２１をエツチン
グ除去する。この状態を第１図（Ｆ）に示す。

次に、全面に１〜２μのポリシリコン膜を生成した後、
エッチハックすることにより、トレンチ溝１０７．１０
８の内部の第３の充填ポリソリコン１２３　１２４の上
に厚みが５０００人程度０第４の充填ポリシリコン１２
７，１２８を残存形成する。更に、２０００人程度０窒
化膜を全面に付着形成した後、公知のＲＩＥ技術を用い
て、窒化膜をエツチングすることにより、残りの側壁で
あるＣＶＤ酸化膜１０４の側壁部に、第２の側壁窒化膜
１２１が残存している部分においてはこれを含んで第３
の側壁窒化膜１２９を形成する。この状態を第１図（Ｇ
）に示す。この第１図（Ｇ）より明らかなように、トレ
ンチ溝１０８内の第４の充填ポリシリコン１２８は、そ
の厚さに対応する、窒化膜が除去された第２のコンタク
ト窓１３０の領域において、薄い酸化膜１１０のみを介
在して、島領域１００のＮ−型エピタキシャル層１０３
に接することになる。

次に、第２の充填ポリシリコン１１９．１２０と第３の
充填ポリシリコン１２３．１２４及び第４の充填ポリシ
リコン１２７．１２８を公知の等方性ドライエツチング
、或いは、硝酸が主成分のフッ酸／硝酸系ポリシリコン
ウェットエツチング液を用いて除去した後、トレンチ溝
１０７゜１０８の内部に露出した薄い酸化膜１０９１１
０を緩衝フン酸等のウエットエソチンダ液を用いて除去
し、前述の第１のコンタクト窓１２２の領域にＮ゛型埋
込拡散層１０２の一部を、また、第２のコンタクト窓１
３０の領域にＮ−型エピタキシャル層１０３の一部を露
出させる。次に、全面に厚みが２〜３μのポリシリコン
膜を生成した後、エッチバンクすることによりトレンチ
溝１０７１０８の内部を概略表面がＣＶＤ酸化膜１０４
の表面と平坦になるように第５の充填ポリシリコン１３
１．１３２で埋め戻す。この状態を第１図（汁）に示す
。以上で本発明に係する部分が完成する。以下応用例と
しての素子形成（ＮＰＮトランジスタの形成〕に移る。

まず、公知のホトリソ技術により形成したレジストパタ
ーン１３３を用いてＲＹＥ技術により第５の充填ポリシ
リコン１３１．１３２の一部領域をエツチング除去した
後、全面に厚みが２〜３ｐのＣＶＤ酸化膜を生成した後
エッチハックして、除去した第５の充填ポリシリコン１
３１．１３２の一部領域を充填酸化物１３４．１３５で
埋め戻す。この状態を第１図Ｎ）に示す。尚、第１図（
１）の右側の断面図は、左側の平面図にＸ−Ｙで示した
ように、これまでの断面図と異なり、９０度ずれた断面
図である。そして、充填酸化物１３４１３５で埋め戻す
ことにより、第５の充填ポリシリコンがトレンチ溝１０
７内の第５の充填ポリシリコン１３１と、トレンチ溝１
０８内の第５の充填ポリシリコン１３２の２つの領域に
電気的に分離される。

次に公知のホトリソ技術により形成したレジストパター
ン１３７と１３６（第１図（Ｊ）の左側の平面図に示す
）を順次用いて、Ｉ　Ｘ　１０”　ａｔｍｓ　／　ｃｔ
ｌ程度のドーズ量でイオン注入法により、充填ポリシリ
コン１３１に燐原子等のＮ型不純物を、又充填ポリシリ
コン１３２に硼素原子等のＰ型不純物を高濃度に導入す
る。

その後、公知のフォトリソ技術を用いて第１図（Ｋ）の
左側の平面図に示すレジストパターン１３８を形成し、
これをマスクとして島領域１００上のＣＶＤ酸化膜島１
０４ａを緩衝フッ酸液等を用いてエツチング除去するこ
とにより、島領域１００上に開口部１３９を形成し、島
領域１００のＮ−型エピタキシャル層１０３の表面を露
出させる。この時、ＣＶＤ酸化膜島１０４ａの周囲が第
５の充填ポリソリコン１３１．１３２および厚い充填酸
化物１３４．１３５で囲まれた構造であるので、それら
の上にレジストパターン１３８の開口部１３８ａの縁が
かかるように該レジストパターン１３８をラフに形成し
て自己整合的にＣＶＤ酸化膜島１０４ａを除去すること
ができる。その後、熱酸化により、充填ポリシリコン１
３１．１３２表面及び、露出したＮ−型エピタキシャル
層１０３表面を酸化膜で覆う、この時、充填ポリシリコ
ン１３１．．１３２表面は、該ポリシリコン１３１，１
３２に高濃度に不純物が導入されているため、Ｎ−型エ
ピタキシャル層１０３表面に比較して、厚い酸化膜１４
０．１４１で覆われる。次に、Ｉ　Ｘ　１０”ａｔｍｓ
　／　ｃｒＡ程度のドーズ量でイオン注入法を用いて酸
化膜を介して硼素原子を島領域１００ＯＮ−型エピタキ
シャル層１０３表面に導入した後、窒素ガス等の不活性
雰囲気中で８００〜ｂ とにより、島領域１００ＯＮ−型エピタキシャル層１０
３の表面部内に活性ベース１４４を得る。この時同時に
、充填ポリシリコン１３２とＮ−型エピタキシャル層１
０３が直接接する第２のコンタクト窓１３０部分で、充
填ポリシリコン１３２からＰ型不純物がＮ−型エピタキ
シャル層１０３に拡散するので、島領域１００のＮ〜型
エビタキンヤル層１０３には前記第２のコンタクト窓１
３０部分で前記活性ベース１４４と接続されて不活性ベ
ース１４３が形成される。次に、全面にＣＶＤ酸化膜を
４０００人程度付着形成した後、このＣＶＤ酸化膜を公
知のＲＩＥ技術を用いてエンチングすることにより、島
領域１００上の開口部１３９の側壁に側壁酸化物１４５
．１４６を形成する。これにより、島領域１００上の開
口部１３９は自己整合的に縮小され、かつその部分で活
性ベース１４４の一部が露出する。尚、充填ポリシリコ
ン１３１．１３２上の酸化膜１４０．１４１は厚いため
、充填ポリシリコン１３１．１３２は露出しない。この
状態を第１図（Ｋ）の右側の断面図に示す。

次に、砒素等のＮ型不純物を含んだポリシリコン膜を２
０００人程度０厚みに全面に付着形成した後、公知のフ
ォトリソ技術によりその一部をエツチング除去すること
により、前記活性ベース１４４の露出面に接するエミッ
タポリソリコン１４７を得る。その後、全面を１０００
人程度０ＣＶＤ酸化膜（図示せず）で覆った後、不活性
雰囲気中で熱処理を行なうことにより、エミッタポリシ
リコン１４７からの拡散で活性ベース１４４内にエミッ
タ１４８を形成する。さらにコレクタコンタクト１４９
およびベースコンタクト１５０で示されるようなコンタ
クトホールを前記図示しないＣＶＤ酸化膜および酸化Ｗ
ｉ１４０．１４１に形成した後、充填ポリソリコン１３
】に接続されるコレクタ金属電極１５１、エミッタポリ
シリコン１４７に接続されるエミッタ金属電極１５２、
充填ポリシリコン１３２に接続されるベース金属電極１
５３を形成し、第１図（Ｌ）に示すＮＰＮトランジスタ
を完成させる。

以上の第１の実施例では、第１のコンタクト窓１２２に
対応するコレクタポリシリコンコンタクト１と、第２の
コンタクト窓１３０に対応するベースポリシリコンコン
タクト２を双方共に素子形成領域（島領域１００）の側
面に設けて、半導体基板表面には、エミッタ１４８とエ
ミッタポリシリコン１４７が接するエミッタポリシリコ
ンコンタクト３のみ設ける構造となる。そして、コレク
タ（島領域１００ＯＮ−型エピタキシャル層１０３とＮ
゛型埋込拡敞層１０２）は、前記コレクタポリシリコン
コンタクト１を通して、トレンチ溝内の充填ポリシリコ
ン１３１を通してコレクタ金属電極１５１に引出され、
ベース（活性ベース１４４と不活性ベース１４３）は前
記ベースポリシリコンコンタクト２を通してトレンチ溝
内の充填ポリシリコン１３２を通してベース金属電極１
５３に引出される。エミッタ１４８は基板表面でエミッ
タポリシリコン１４７を通してエミッタ金属電極１５２
に引出される。又、コレクタポリシリコン電極（充填ポ
リシリコン１３１）とベースボリシＩＪ　コン電極（充
填ポリシリコン１３２　）　ハ、トレンチ溝を充填して
いるポリシリコン層を電気的に分離して使用する構造と
なる。更に、コレクタポリシリコン電極とベースボリン
リコン電極は、前記アクティブ領域とのコンタクト部以
外は、酸化膜若しくは窒化膜により覆われる構造となる
。

以上述べたこの発明の第１の実施例は、この発明をＮＰ
Ｎ　トランジスタの製造および構造に適用した場合であ
るが、この発明は、ＰＮＰ　トランジスタ、ダイオード
などその他各種の素子の製造および構造に適用できる。

ＮＰＮトランジスタ以外の他の素子の製造および構造に
この発明を適用した一例として、第２図にラテラルＰＮ
Ｐトランジスタの場合を第２の実施例として示す。

第２図（Ａ）、（Ｂ）は完成したラテラルＰＮＰ　トラ
ンジスタを断面方向を９０°変えて示す断面図である。

この図に示すように、このトランジスタでは、トレンチ
溝内のポリシリコンを選択的に充填酸化物１６１に置換
して前記ポリシリコンを複数の領域に電気的に分離する
際、第１の領域１６２第２の領域１６３．第３の領域１
６４の３つに分離する。そして、ベースポリシリコン電
極としての第１の領域１６２は、第１のコンタクト窓１
２２の部分で島領域ｌＯＯのＮ゛型埋込拡散層１０２（
この例ではベース）に接するようにする。

また、コレクタポリシリコン電極としての第２の領域１
６３、エミンタボリシリコン電極としての第３の領域１
６４は、第２のコンタクト窓１３０を２つ設けて互いに
反対側で島領域１００のＮ−型エピタキシャル層１０３
（この例ではベース）に接するようにする。そして、島
領域１００のト型エピタキシャル層１０３には、第２．
第３の領域１６３．１６４からの不純物拡散で互いに反
対側においてコレクタとしてのＰ型頭域１６５．エミッ
タとしてのＰ型頭域１６６を形成するようにする。・ま
た、この例では、島領域１００上のＣＶＤ酸化膜島１０
４ａはそのまま残存させる。すなわち、このトランジス
タでは、エミッタ、ベースコレクタのすべてを素子形成
領域（島領域１００）の側面からトレンチ溝内のポリシ
リコン電極で弓出すようにする。

このようなラテラルＰＮＰ　）ランジスタは、第１図（
Ａ）、（Ｄ）、（Ｆ）、（Ｉ）、（Ｊ）、（Ｌ）の左側
の平面図に対応する平面図を第３図（Ａ）、（Ｂ）（Ｃ
）　　（Ｄ）、（Ｅ）、（Ｆ）に示し、レジストパター
ン１１７　１２５，１３３，１３６．１３７の変更例を
レジストパターン１１７’、１２５’、１３３’１３６
’、１３７’として示すように、若干のバタン変更を行
なうだけで、一部工程を省略して、第１の実施例と同様
にして製造できる。すなわち、上述のようにパターン変
更して、■２個所で第２のコンタクト窓が得られるよう
にする（第３図（Ｃ））　、■第５の充填ポリシリコン
を３つの領域に分離できるようにする（第３図（Ｄ））
　、■その２つのポリシリコン領域からの不純物拡散で
エミッタおよびコレクタを形成できるようにし、さらに
第１図（Ｋ）で示したレジストパターン１３８を省略し
てＣＶＤ酸化膜島１０４ａの除去工程を省略し、さらに
側壁酸化膜１４５．１４６や活性ベース１４４の形成工
程などを省略することで、他は第１の実施例と同様にし
て製造できる。

尚、第１の実施例で説明した工程において、トレンチ溝
１０７．１０８の底部がＰ−型シリコン基板部１０１の
表面と概略同一面を成す様にすれば、充填ポリシリコン
１１１，１１２及びポリシリコン酸化膜１１５．１１６
を形成する工程を省略して、溝底部の薄い酸化膜１０９
．１１０に直接接して第２の充填ポリシリコン１１９，
１２０を形成することも可能である。

（発明の効果） 以上詳細に説明したように、この発明によれば、半導体
基板の素子形成領域の側面から、溝内に充填した多結晶
シリコンを通して電極を引出すようにしたので、電極を
引出す上で素子形成領域の平面寸法が広がることを防止
でき、素子形成領域の平面寸法を小さくできる。

また、素子形成領域上に残存するマスク酸化膜は溝内の
多結晶シリコン（この多結晶シリコンを一部酸化膜に変
換した場合は、その溝内の厚い酸化膜と多結晶シリコン
）で囲まれた構造となるので、必要により以後、素子形
成領域上の前記残存酸化膜を除去して素子形成領域の表
面を露出させる際は、前記溝内の多結晶シリコン（また
は多結晶シリコンと厚い酸化Ｗｉ！、）上に開口部の縁
がかかるようにレジストパターン（エツチングマスク）
をラフに形成して自己整合的に、素子形成領域上の酸化
膜を除去できる。すなわち、この時にマスク合わせ余裕
が不要となるもので、この点からも素子形成領域の平面
寸法を小さくできる。

これらにより、この発明によれば、素子形成領域の平面
寸法を権限まで縮小することが可能となり、多結晶シリ
コン引出し電極部も含めた素子部全体の平面寸法も従来
に比較して半分程度に縮小できる。第４図の従来例では
、第４　回（Ｆ）に示すＳ４が５４：１０μであるのに
対して、この発明によれば第１図（Ｈ）に示すＳ　４’
を５４’　＝　５　ｎとし得る。

【図面の簡単な説明】

第１図はこの発明の第１の実施例を製造工程順に示す断
面図、第２図はこの発明の第２の実施例を製造完成状態
で示す断面図、第３図はこの発明の第２の実施例の製造
工程順の平面図、第４図は従来の製造方法を製造工程順
に示す断面図である。 １００・・・島領域、１０１・・・Ｐ−型シリコン基板
部、１０２・・・Ｎ゛型埋込拡散層、１０３・・・Ｎ−
型エピタキシャル層、１０４・・・ＣＶＤ酸化膜、１０
４ａ・・・ＣＶＤ酸化膜島、１０５，１０６−・・開口
部、１０７．１０８・・・トレンチ溝、１０９．１１０
・・・酸化膜、１１１．１１２・・・充填ポリシリコン
、１１３．１１４・・・側壁窒化膜、１１５，１１６・
・・ポリシリコン酸化膜、１１７・・・レジストパター
ン、１１８・・・側壁部分、１１９．１２０・・・第２
の充填ポリシリコン、１２１・・・第２の側壁窒化膜、
１２２・・・第１のコンタクト窓、１２３，１２４・・
・第３の充填ポリシリコン、１２５・・・レジストパタ
ーン、１２６・・・側壁部分、１２７．１２８・・・第
４の充填ポリシリコン、１２９・・・第３の側壁窒化膜
、１３０・・・第２のコンタクト窓、１３１．１３２・
・・第５の充填ポリシリコン、１３３・・・レジストパ
ターン、１３４．１３５・・・充填酸化物、１６１・・
・充填酸化物、１６２・・・第１の領域、１６３川第２
の領域、１６４・・・第３の領域、ｌｌＴ、１２５’１
３３’、１３６’、１３７’・・・レジストパターン。 代理人　弁理士　　菊　　池　　　　弘−゛　・不ｆｌ
朗の第１の天児１テ１ 第１図 第 図 不発明の第２のア側９す ｔｔＺ’ｔｚｓ、ｉ３３；ｍ；ｔｎ’　　レシスＦノ１
′クー゛／本発１月のす２の笑止４列 第 図

Claims (3)

【特許請求の範囲】
1. （１）第１導電型の基板部上に第２導電型の第１の層お
   よび第２導電型の第２の層を順次有する半導体基板と、 この半導体基板に、該基板の一部島領域を囲んで設けら
   れた溝と、 この溝の内壁を覆う絶縁膜と、 前記溝内に埋込み形成された多結晶シリコン領域と、 前記絶縁膜の一部領域に、該絶縁膜を除去して形成され
   、前記多結晶シリコン領域を前記基板の島領域の第１の
   層あるいは第２の層に接触させるコンタクト窓とを具備
   してなる半導体装置。
2. （２）第１導電型の基板部上に第２導電型の第１の層お
   よび第２導電型の第２の層を順次有する半導体基板を準
   備する工程と、 その半導体基板上に第１の酸化膜を選択的に形成し、そ
   れをマスクとして、半導体基板に、該基板の一部島領域
   を囲むように溝を形成する工程と、その溝の内壁に第２
   の酸化膜を形成した後、前記溝および第１の酸化膜の側
   壁部分に第１の側壁窒化膜を形成する工程と、 その第１の側壁窒化膜の一部を除去して、溝側面に第１
   の側壁窒化膜の無い第１領域を形成した後、前記溝内部
   に第２の多結晶シリコン膜を形成する工程と、 その第２の多結晶シリコン膜表面に接して前記溝の残存
   する側壁部分および第１の酸化膜の側壁に第２の側壁窒
   化膜を形成した後、第２の多結晶シリコン膜表面に接し
   て第３の多結晶シリコン膜を形成する工程と、 その後、前記第２の側壁窒化膜の一部を除去して、溝側
   面に第２の側壁窒化膜のない第２領域を形成した後、前
   記溝内部の第３の多結晶シリコン膜表面に接して第４の
   多結晶シリコン膜を形成する工程と、 その第４の多結晶シリコン膜表面に接して前記溝および
   第１の酸化膜の残存する側壁部分に第３の側壁窒化膜を
   形成した後、前記第２ないし第４の多結晶シリコン膜を
   除去して、前記第１領域で第２の多結晶シリコン膜が接
   していた溝側壁部分と、前記第２領域で第４の多結晶シ
   リコン膜が接していた溝側壁部分に第２の酸化膜を露出
   させる工程と、 その露出した第２の酸化膜を除去して、前記第１領域に
   対応して第１コンタクト窓、前記第２領域に対応して第
   ２コンタクト窓を同時に形成した後、前記溝を第５の多
   結晶シリコン膜で前記第１の酸化膜と同一平面を成すま
   で埋め戻す工程とを具備することを特徴とする半導体装
   置の製造方法。
3. （３）第１導電型の基板部上に第２導電型の第１の層お
   よび第２導電型の第２の層を順次有する半導体基板を準
   備する工程と、 その半導体基板上に第１の酸化膜を選択的に形成し、そ
   れをマスクとして、半導体基板に、該基板の一部島領域
   を囲むように溝を形成する工程と、その溝の内壁に第２
   の酸化膜を形成した後、溝の底部を第１の多結晶シリコ
   ン膜で埋め戻す工程と、 その第１の多結晶シリコン膜表面に接して前記溝の残存
   する側壁部分および第１の酸化膜の側壁に第１の側壁窒
   化膜を形成した後、第１の多結晶シリコン膜表面に第３
   の酸化膜を形成する工程と、前記第１の側壁窒化膜の一
   部を除去して、溝側面に第１の側壁窒化膜の無い第１領
   域を形成した後、前記溝内部の第３の酸化膜表面に接し
   て第２の多結晶シリコン膜を形成する工程と、 その第２の多結晶シリコン膜表面に接して前記溝の残存
   する側壁部分および第１の酸化膜の側壁に第２の側壁窒
   化膜を形成した後、第２の多結晶シリコン膜表面に接し
   て第３の多結晶シリコン膜を形成する工程と、 その後、前記第２の側壁窒化膜の一部を除去して、溝側
   面に第２の側壁窒化膜のない第２領域を形成した後、前
   記溝内部の第３の多結晶シリコン膜表面に接して第４の
   多結晶シリコン膜を形成する工程と、 その第４の多結晶シリコン膜表面に接して前記溝および
   第１の酸化膜の残存する側壁部分に第３の側壁窒化膜を
   形成した後、前記第２ないし第４の多結晶シリコン膜を
   除去して、前記第１領域で第２の多結晶シリコン膜が接
   していた溝側壁部分と、前記第２領域で第４の多結晶シ
   リコン膜が接していた溝側壁部分に第２の酸化膜を露出
   させる工程と、 その露出した第２の酸化膜を除去して、前記第１領域に
   対応して第１コンタクト窓、前記第２領域に対応して第
   ２コンタクト窓を同時に形成した後、前記溝を第５の多
   結晶シリコン膜で前記第１の酸化膜と同一平面を成すま
   で埋め戻す工程とを具備することを特徴とする半導体装
   置の製造方法。