JP2924764B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2924764B2 JP2924764B2 JP8041398A JP4139896A JP2924764B2 JP 2924764 B2 JP2924764 B2 JP 2924764B2 JP 8041398 A JP8041398 A JP 8041398A JP 4139896 A JP4139896 A JP 4139896A JP 2924764 B2 JP2924764 B2 JP 2924764B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- opening
- semiconductor device
- base
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係わり、特に改良されたコンタクト孔構造
を有するバイポーラ型半導体装置およびその製造方法に
関する。
の製造方法に係わり、特に改良されたコンタクト孔構造
を有するバイポーラ型半導体装置およびその製造方法に
関する。
【０００２】
【従来の技術】図５は従来技術のバイポーラ型半導体装
置を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）の
Ｃ−Ｃ′部の断面図である。
置を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）の
Ｃ−Ｃ′部の断面図である。
【０００３】半導体基板はシリコン半導体基体１とその
上にエピタキシャル成長されたエピタキシャル領域で構
成され、このエピタキシャル領域３の表面にシリコン酸
化膜７が形成され、そこに形成された開口８下のエピタ
キシャル領域３の内部にベース領域１３とエミッタ領域
１６が形成され、エピタキシャル領域３をコレクタとし
たバイポーラトランジスタが構成される。
上にエピタキシャル成長されたエピタキシャル領域で構
成され、このエピタキシャル領域３の表面にシリコン酸
化膜７が形成され、そこに形成された開口８下のエピタ
キシャル領域３の内部にベース領域１３とエミッタ領域
１６が形成され、エピタキシャル領域３をコレクタとし
たバイポーラトランジスタが構成される。
【０００４】そしてＮ+ 型の埋込領域２に達するコレク
タコンタクト１８内に導電物質からなる埋設物１９Ａが
うめこまれ、このコレクタコンタクト１８を通してコレ
クタに電位が与えられる。
タコンタクト１８内に導電物質からなる埋設物１９Ａが
うめこまれ、このコレクタコンタクト１８を通してコレ
クタに電位が与えられる。
【０００５】一方、ポリシリコン層９がシリコン酸化膜
７に形成されたベース開口１１を通して外部ベース領域
１２に接続され、ベースコンタクト１７で導電物質から
なる埋設物１９Ｂに接続され、この埋設物１９Ｂにバイ
アスを印加することでベース領域１３に電位が与えられ
る。
７に形成されたベース開口１１を通して外部ベース領域
１２に接続され、ベースコンタクト１７で導電物質から
なる埋設物１９Ｂに接続され、この埋設物１９Ｂにバイ
アスを印加することでベース領域１３に電位が与えられ
る。
【０００６】また、ポリシリコン層９およびシリコン酸
化膜１０の側壁に形成された絶縁側壁１４に囲まれて、
エミッタ領域１６に接続するエミッタポリシリコン１５
および導電物質からなる埋設物１９Ｃが形成され、この
埋設物１９Ｃを通してエミッタ領域１６に電位が与えら
れる。
化膜１０の側壁に形成された絶縁側壁１４に囲まれて、
エミッタ領域１６に接続するエミッタポリシリコン１５
および導電物質からなる埋設物１９Ｃが形成され、この
埋設物１９Ｃを通してエミッタ領域１６に電位が与えら
れる。
【０００７】さらに、Ｐ+ 型領域５に達する絶縁物６に
より素子分離がなされる。
より素子分離がなされる。
【０００８】図６は、図５に示した従来技術のバイポー
ラトランジスタを形成する工程を順に示した断面図であ
る。
ラトランジスタを形成する工程を順に示した断面図であ
る。
【０００９】まず図６（Ａ）において、Ｐ型シリコン半
導体基体１の表面に選択的にヒ素を導入して、Ｎ+ 型の
埋込領域２を形成する。次に、Ｎ- 型のエピタキシャル
領域３をエピタキシャル成長により形成する。このとき
埋込領域２はオートドーピングによりエピタキシャル領
域３の内部にせりあがる。次に、ホトレジスト（図示省
略）をマスクにエピタキシャル領域３とシリコン半導体
基板１をエッチングし、素子分離のためのトレンチ４を
形成する。次にボロンをイオン注入し、トレンチ４の底
部にＰ+ 型領域５を形成する。次に絶縁物６をトレンチ
４内に埋設する。
導体基体１の表面に選択的にヒ素を導入して、Ｎ+ 型の
埋込領域２を形成する。次に、Ｎ- 型のエピタキシャル
領域３をエピタキシャル成長により形成する。このとき
埋込領域２はオートドーピングによりエピタキシャル領
域３の内部にせりあがる。次に、ホトレジスト（図示省
略）をマスクにエピタキシャル領域３とシリコン半導体
基板１をエッチングし、素子分離のためのトレンチ４を
形成する。次にボロンをイオン注入し、トレンチ４の底
部にＰ+ 型領域５を形成する。次に絶縁物６をトレンチ
４内に埋設する。
【００１０】次に図６（Ｂ）において、シリコン酸化膜
７を形成し、ホトレジスト（図示省略）をマスクにエッ
チングを行ない開口８を形成する。次にボロンなどの不
純物を含むＰ+ 型のポリシリコン層９を形成し、ホトレ
ジスト（図示省略）をマスクにしてパターニングを行
う。次にシリコン酸化膜１０を形成する。
７を形成し、ホトレジスト（図示省略）をマスクにエッ
チングを行ない開口８を形成する。次にボロンなどの不
純物を含むＰ+ 型のポリシリコン層９を形成し、ホトレ
ジスト（図示省略）をマスクにしてパターニングを行
う。次にシリコン酸化膜１０を形成する。
【００１１】次に図６（Ｃ）において、ホトレジスト
（図示省略）をマスクにしてシリコン酸化膜１０とポリ
シリコン層９とをエッチングしベース開口１１を形成す
る。次に熱処理を行いポリシリコン層９の中のボロンを
エピタキシャル領域３に拡散し、外部ベース領域１２を
形成する。次にボロンをイオン注入しベース領域１３を
形成する。次に絶縁膜を堆積した後、エッチバックを行
い絶縁側壁１４を形成する。次にヒ素、リンなどのＮ型
不純物を含むポリシリコンを堆積し、エッチバックによ
りエミッタポリシリコン１５を形成する。次に熱処理に
よりエミッタポリシリコン１５に含まれるＮ型不純物を
ベース領域１３に拡散しエミッタ領域１６を形成する。
（図示省略）をマスクにしてシリコン酸化膜１０とポリ
シリコン層９とをエッチングしベース開口１１を形成す
る。次に熱処理を行いポリシリコン層９の中のボロンを
エピタキシャル領域３に拡散し、外部ベース領域１２を
形成する。次にボロンをイオン注入しベース領域１３を
形成する。次に絶縁膜を堆積した後、エッチバックを行
い絶縁側壁１４を形成する。次にヒ素、リンなどのＮ型
不純物を含むポリシリコンを堆積し、エッチバックによ
りエミッタポリシリコン１５を形成する。次に熱処理に
よりエミッタポリシリコン１５に含まれるＮ型不純物を
ベース領域１３に拡散しエミッタ領域１６を形成する。
【００１２】次に図５に示すように、ホトレジスト（図
示省略）をマスクにしてシリコン酸化膜１０をエッチン
グしベースコンタクト１７を形成する。次にホトレジス
ト（図示省略）をマスクにしてシリコン酸化膜１０、シ
リコン酸化膜７、エピタキシャル領域３と埋込領域２と
をエッチングしコレクタコンタクト１８を形成する。つ
ぎにタングステン等の金属を堆積、エッチバックし埋込
物１９Ａ，１９Ｂ、１９Ｃを形成する。
示省略）をマスクにしてシリコン酸化膜１０をエッチン
グしベースコンタクト１７を形成する。次にホトレジス
ト（図示省略）をマスクにしてシリコン酸化膜１０、シ
リコン酸化膜７、エピタキシャル領域３と埋込領域２と
をエッチングしコレクタコンタクト１８を形成する。つ
ぎにタングステン等の金属を堆積、エッチバックし埋込
物１９Ａ，１９Ｂ、１９Ｃを形成する。
【００１３】図７は他の従来技術のバイポーラ型半導体
装置を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）
のＤ−Ｄ′部の断面図である。尚、図７において図５と
同一もしくは類似の箇所は同じ符号を付してあるから重
複する説明は省略する。
装置を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）
のＤ−Ｄ′部の断面図である。尚、図７において図５と
同一もしくは類似の箇所は同じ符号を付してあるから重
複する説明は省略する。
【００１４】図７ではシリコン半導体基体１の表面に設
けられたエピタキシャル領域３の一部がシリコン酸化膜
２１になっている点が、図５と異なる。
けられたエピタキシャル領域３の一部がシリコン酸化膜
２１になっている点が、図５と異なる。
【００１５】図８は、図７に示した他の従来技術のバイ
ポーラトランジスタを形成する工程を順に示した断面図
である。
ポーラトランジスタを形成する工程を順に示した断面図
である。
【００１６】まず図８（Ａ）において、シリコン半導体
基体１にヒ素を選択的に導入して、Ｎ+ 型の埋込領域２
を形成する。このとき埋込領域２はオートドーピングに
より上にせりあがる。次にシリコン窒化膜２０を堆積し
同膜をパターニングする。次に酸化を行いシリコン窒化
膜２０が存在しない部分に埋設シリコン酸化膜２１を形
成する。
基体１にヒ素を選択的に導入して、Ｎ+ 型の埋込領域２
を形成する。このとき埋込領域２はオートドーピングに
より上にせりあがる。次にシリコン窒化膜２０を堆積し
同膜をパターニングする。次に酸化を行いシリコン窒化
膜２０が存在しない部分に埋設シリコン酸化膜２１を形
成する。
【００１７】次に図８（Ｂ）において、シリコン窒化膜
２０を除去後、ホトレジスト（図示省略）をマスクにし
てシリコン酸化膜２１、エピタキシャル領域３とシリコ
ン半導体基体１をエッチングし、素子分離のためのトレ
ンチ４を形成する。次にボロンをイオン注入しトレンチ
４の底部にＰ+ 型領域５を形成する。次に絶縁物６をト
レンチ４内に埋設する。
２０を除去後、ホトレジスト（図示省略）をマスクにし
てシリコン酸化膜２１、エピタキシャル領域３とシリコ
ン半導体基体１をエッチングし、素子分離のためのトレ
ンチ４を形成する。次にボロンをイオン注入しトレンチ
４の底部にＰ+ 型領域５を形成する。次に絶縁物６をト
レンチ４内に埋設する。
【００１８】次にシリコン酸化膜７を形成する工程から
エミッタ領域１６を形成する工程までは図６と同様であ
る。
エミッタ領域１６を形成する工程までは図６と同様であ
る。
【００１９】次に図８（Ｃ）に示すように、ホトレジス
ト（図示省略）をマスクにして、シリコン酸化膜７、エ
ピタキシャル領域３と埋込領域２とをエッチングしベー
スコンタクト１７とコレクタコンタクト１８とを同時に
形成する。
ト（図示省略）をマスクにして、シリコン酸化膜７、エ
ピタキシャル領域３と埋込領域２とをエッチングしベー
スコンタクト１７とコレクタコンタクト１８とを同時に
形成する。
【００２０】次にタングステン等の金属を堆積し、エッ
チバックして埋設物１９Ａ，１９Ｂ、１９Ｃを形成す
る。
チバックして埋設物１９Ａ，１９Ｂ、１９Ｃを形成す
る。
【００２１】
【発明が解決しようとする課題】前述した図５および図
６に示す従来技術では、シリコン酸化膜とシリコン酸化
膜及びシリコンとのエッチングであるから、ベースコン
タクト１７とコレクタコンタクト１８とをそれぞれ別々
のホトリソグラフィー工程（以下、ＰＲ工程、と称す）
により形成していた。そのため工程数が増え、工数増大
や工期が長くなるといった問題点を有する。
６に示す従来技術では、シリコン酸化膜とシリコン酸化
膜及びシリコンとのエッチングであるから、ベースコン
タクト１７とコレクタコンタクト１８とをそれぞれ別々
のホトリソグラフィー工程（以下、ＰＲ工程、と称す）
により形成していた。そのため工程数が増え、工数増大
や工期が長くなるといった問題点を有する。
【００２２】一方、図７および図８に示す従来技術で
は、ともにシリコン酸化膜のエッチングであるから、ベ
ースコンタクト１７とコレクタコンタクト１８とを同時
に形成している。しかしシリコン酸化膜２１を形成する
ためのＰＲ工程が必要となるため、図５および図６と同
一のＰＲ工程数となり、図５および図６と同様に工程数
が増え、工数増大や工期が長くなるといった問題点を有
する。
は、ともにシリコン酸化膜のエッチングであるから、ベ
ースコンタクト１７とコレクタコンタクト１８とを同時
に形成している。しかしシリコン酸化膜２１を形成する
ためのＰＲ工程が必要となるため、図５および図６と同
一のＰＲ工程数となり、図５および図６と同様に工程数
が増え、工数増大や工期が長くなるといった問題点を有
する。
【００２３】
【課題を解決するための手段】本発明の特徴は、半導体
基板の主面に形成された第１の絶縁膜と、前記半導体基
板の半導体領域、例えばバイポーラトランジスタの外部
ベース領域を含むベース領域に接続し前記第１の絶縁膜
上を延在する導電膜と、前記導電膜上に形成された第２
の絶縁膜と、前記第２の絶縁膜及び前記導電膜を貫通し
かつ前記第１の絶縁膜の上面に達する第１の開口と、前
記第１の開口を充填する第１の導電体と、前記第２及び
第１の絶縁膜を貫通しかつ前記半導体基板を掘り下げて
該半導体基板の内部に設けられた埋込領域、例えばバイ
ポーラトランジスタのコレクタ埋込領域の内部に達する
第２の開口と、前記第２の開口を充填して前記埋込領域
に接続する第２の導電体とを有する半導体装置にある。
ここで前記導電膜と比較して前記第１の導電体の比抵抗
が低いことが好ましく、例えば前記導電膜はシリコン膜
であり、前記第１の導電体は高融点金属から構成され
る。
基板の主面に形成された第１の絶縁膜と、前記半導体基
板の半導体領域、例えばバイポーラトランジスタの外部
ベース領域を含むベース領域に接続し前記第１の絶縁膜
上を延在する導電膜と、前記導電膜上に形成された第２
の絶縁膜と、前記第２の絶縁膜及び前記導電膜を貫通し
かつ前記第１の絶縁膜の上面に達する第１の開口と、前
記第１の開口を充填する第１の導電体と、前記第２及び
第１の絶縁膜を貫通しかつ前記半導体基板を掘り下げて
該半導体基板の内部に設けられた埋込領域、例えばバイ
ポーラトランジスタのコレクタ埋込領域の内部に達する
第２の開口と、前記第２の開口を充填して前記埋込領域
に接続する第２の導電体とを有する半導体装置にある。
ここで前記導電膜と比較して前記第１の導電体の比抵抗
が低いことが好ましく、例えば前記導電膜はシリコン膜
であり、前記第１の導電体は高融点金属から構成され
る。
【００２４】本発明の他の特徴は、前記第１の開口及び
前記第２の開口を同時に形成し、また前記第１の導電体
及び前記第２の導電体を同時に形成する半導体装置の製
造方法にある。
前記第２の開口を同時に形成し、また前記第１の導電体
及び前記第２の導電体を同時に形成する半導体装置の製
造方法にある。
【００２５】
【発明の実施の形態】以下、図面を参照して本発明を説
明する。
明する。
【００２６】図１は本発明の第１の実施の形態のバイポ
ーラ型半導体装置を示す図であり、（Ａ）は平面図、
（Ｂ）は（Ａ）のＡ−Ａ′部の断面図である。また図２
及び図３）は、図１に示したバイポーラトランジスタを
製造する工程を順に示した断面図である。
ーラ型半導体装置を示す図であり、（Ａ）は平面図、
（Ｂ）は（Ａ）のＡ−Ａ′部の断面図である。また図２
及び図３）は、図１に示したバイポーラトランジスタを
製造する工程を順に示した断面図である。
【００２７】図１に示すように本発明の第１の実施の形
態の半導体装置は、バイポーラトランジスタのベース引
き出し部であるポリシリコン層９に設けられたベースコ
ンタクト１７がポリシリコン層９を貫通しており、かつ
開口１７内にはポリシリコンより低抵抗の金属、例えば
高融点金属のタングステンの埋設物１９Ｂを有してい
る。図１の他の構成は図２及び図３を参照して説明す
る。図２及び図３はこの第１の実施の形態を製造工程順
に示した断面図である。
態の半導体装置は、バイポーラトランジスタのベース引
き出し部であるポリシリコン層９に設けられたベースコ
ンタクト１７がポリシリコン層９を貫通しており、かつ
開口１７内にはポリシリコンより低抵抗の金属、例えば
高融点金属のタングステンの埋設物１９Ｂを有してい
る。図１の他の構成は図２及び図３を参照して説明す
る。図２及び図３はこの第１の実施の形態を製造工程順
に示した断面図である。
【００２８】まず図２（Ａ）において、Ｐ型シリコン半
導体基体１の表面に選択的にヒ素を導入して、Ｎ+ 型の
埋込領域２を形成し、Ｎ- 型のエピタキシャル領域３を
エピタキシャル成長により形成して半導体基板を構成す
る。このとき埋込領域２はオートドーピングによりエピ
タキシャル領域３の内部にせりあがる。次に、ホトレジ
スト（図示省略）をマスクにエピタキシャル領域３とシ
リコン半導体基板１をエッチングし、素子分離のための
トレンチ４を形成し、ボロンをイオン注入し、その後の
熱処理によりトレンチ４の底部にＰ+ 型領域５を形成
し、絶縁物６をトレンチ４内に埋設する。そして、シリ
コン酸化膜７を形成し、ホトレジスト（図示省略）をマ
スクにエッチングを行ない開口８を形成し、ボロンなど
の不純物を含むＰ+ 型のポリシリコン層９を形成し、ホ
トレジスト（図示省略）をマスクにしてパターニングを
行う。次にシリコン酸化膜１０を形成し、ホトレジスト
（図示省略）をマスクにしてシリコン酸化膜１０とポリ
シリコン層９とをエッチングしてベース開口１１を形成
する。次に熱処理を行いポリシリコン層９の中のボロン
をエピタキシャル領域３に拡散し、外部ベース領域１２
を形成し、ボロンをイオン注入しその後の活性化熱処理
によりベース領域１３を形成する。次に絶縁膜を堆積し
た後、エッチバックを行い絶縁側壁１４を形成し、ヒ
素、リンなどのＮ型不純物を含むポリシリコンを堆積
し、エッチバックによりエミッタポリシリコン１５を形
成し、熱処理によりエミッタポリシリコン１５に含まれ
るＮ型不純物をベース領域１３に拡散しエミッタ領域１
６を形成する。
導体基体１の表面に選択的にヒ素を導入して、Ｎ+ 型の
埋込領域２を形成し、Ｎ- 型のエピタキシャル領域３を
エピタキシャル成長により形成して半導体基板を構成す
る。このとき埋込領域２はオートドーピングによりエピ
タキシャル領域３の内部にせりあがる。次に、ホトレジ
スト（図示省略）をマスクにエピタキシャル領域３とシ
リコン半導体基板１をエッチングし、素子分離のための
トレンチ４を形成し、ボロンをイオン注入し、その後の
熱処理によりトレンチ４の底部にＰ+ 型領域５を形成
し、絶縁物６をトレンチ４内に埋設する。そして、シリ
コン酸化膜７を形成し、ホトレジスト（図示省略）をマ
スクにエッチングを行ない開口８を形成し、ボロンなど
の不純物を含むＰ+ 型のポリシリコン層９を形成し、ホ
トレジスト（図示省略）をマスクにしてパターニングを
行う。次にシリコン酸化膜１０を形成し、ホトレジスト
（図示省略）をマスクにしてシリコン酸化膜１０とポリ
シリコン層９とをエッチングしてベース開口１１を形成
する。次に熱処理を行いポリシリコン層９の中のボロン
をエピタキシャル領域３に拡散し、外部ベース領域１２
を形成し、ボロンをイオン注入しその後の活性化熱処理
によりベース領域１３を形成する。次に絶縁膜を堆積し
た後、エッチバックを行い絶縁側壁１４を形成し、ヒ
素、リンなどのＮ型不純物を含むポリシリコンを堆積
し、エッチバックによりエミッタポリシリコン１５を形
成し、熱処理によりエミッタポリシリコン１５に含まれ
るＮ型不純物をベース領域１３に拡散しエミッタ領域１
６を形成する。
【００２９】ここまでは先に図６で説明した従来技術と
同様である。
同様である。
【００３０】次に、本実施の形態ではその後、ベースコ
ンタクト孔およびコレクタコンタクト孔を開口できるよ
うにホトレジスト２２をパターニングする。
ンタクト孔およびコレクタコンタクト孔を開口できるよ
うにホトレジスト２２をパターニングする。
【００３１】次に、図２（Ｂ）に示すように、ホトレジ
ストパターン２２をマスクにしてこれによりベースコン
タクト部分ではシリコン酸化膜１０のみが、またコレク
タコンタクト部分ではシリコン酸化膜１０およびシリコ
ン酸化膜７がエッチングされる。
ストパターン２２をマスクにしてこれによりベースコン
タクト部分ではシリコン酸化膜１０のみが、またコレク
タコンタクト部分ではシリコン酸化膜１０およびシリコ
ン酸化膜７がエッチングされる。
【００３２】次に図３に示すように、６フッ化硫黄等の
ガスでシリコンのエッチングを行う。このときベースコ
ンタクト部分ではポリシリコン層９の下にシリコン酸化
膜７があるので、ポリシリコン層９をエッチング終了後
はシリコン酸化膜７はほとんどエッチングされない。一
方、ベースコンタクト部分はエッチングの障害となるシ
リコン酸化膜がないのでシリコンエッチングが進行す
る。そしてエッチング開口底部がＮ+ 型埋込領域２の内
部に所定の深さ達したところでエッチングを終了する。
ガスでシリコンのエッチングを行う。このときベースコ
ンタクト部分ではポリシリコン層９の下にシリコン酸化
膜７があるので、ポリシリコン層９をエッチング終了後
はシリコン酸化膜７はほとんどエッチングされない。一
方、ベースコンタクト部分はエッチングの障害となるシ
リコン酸化膜がないのでシリコンエッチングが進行す
る。そしてエッチング開口底部がＮ+ 型埋込領域２の内
部に所定の深さ達したところでエッチングを終了する。
【００３３】つぎにタングステン等の金属を堆積、エッ
チバックし埋設物１９Ａ，１９Ｂ、１９Ｃを形成して、
図１に示した半導体装置を得る。
チバックし埋設物１９Ａ，１９Ｂ、１９Ｃを形成して、
図１に示した半導体装置を得る。
【００３４】このような本発明の第１の実施の形態によ
れば、前述した従来技術と比較してベースコンタクトの
開口とコレクタコンタクトの開口とを同時に行い、かつ
図７、図８のような埋設シリコン酸化膜の形成も不要で
あるから、ＰＲ工程を１回削減することができ、工数低
減、工期短縮の効果を有する。
れば、前述した従来技術と比較してベースコンタクトの
開口とコレクタコンタクトの開口とを同時に行い、かつ
図７、図８のような埋設シリコン酸化膜の形成も不要で
あるから、ＰＲ工程を１回削減することができ、工数低
減、工期短縮の効果を有する。
【００３５】また、ベースコンタクト１７はポリシリコ
ン層９を貫通しており、またベースコンタクト１７内は
抵抗の低い埋設物１９Ｂが満たされているため、ベース
引き出し距離を短くできるためベース引き出し抵抗を低
減することができる。
ン層９を貫通しており、またベースコンタクト１７内は
抵抗の低い埋設物１９Ｂが満たされているため、ベース
引き出し距離を短くできるためベース引き出し抵抗を低
減することができる。
【００３６】図４は本発明の第２の実施の形態のバイポ
ーラ型半導体装置を示す図であり、（Ａ）は平面図、
（Ｂ）は（Ａ）のＢ−Ｂ′部の断面図である。尚、図４
において図１乃至図３と同一もしくは類似の箇所は同じ
符号で示してあるから重複する説明はなるべく省略す
る。
ーラ型半導体装置を示す図であり、（Ａ）は平面図、
（Ｂ）は（Ａ）のＢ−Ｂ′部の断面図である。尚、図４
において図１乃至図３と同一もしくは類似の箇所は同じ
符号で示してあるから重複する説明はなるべく省略す
る。
【００３７】この第２の実施の形態では、エミッタ開口
１１の両側に第１ベースコンタクト２３および第２ベー
スコンタクト２４の２つのコンタクトを有するダブルベ
ースと呼ばれる構造である。ダブルベース構造はベース
コンタクトを２つ持つためベース抵抗が低いが、エミッ
タ開口１１とコレクタコンタクト１８との距離が長くな
り、Ｎ型埋込領域（コレクタ）とシリコン半導体基板と
の寄生容量が大きくなるといった欠点があった。
１１の両側に第１ベースコンタクト２３および第２ベー
スコンタクト２４の２つのコンタクトを有するダブルベ
ースと呼ばれる構造である。ダブルベース構造はベース
コンタクトを２つ持つためベース抵抗が低いが、エミッ
タ開口１１とコレクタコンタクト１８との距離が長くな
り、Ｎ型埋込領域（コレクタ）とシリコン半導体基板と
の寄生容量が大きくなるといった欠点があった。
【００３８】本発明では第２ベースコンタクト２４とコ
レクタコンタクト１８とは同一のフォトリソグラフィー
のマスクにより形成するため、２枚のマスクを使ったと
きのように位置ずれを生じることがない。そのため第２
ベースコンタクト２４とコレクタコンタクト１８との距
離を短くでき、上述したダブルベース構造の欠点を低減
し、かつダブルベース構造の利点であるベース抵抗低減
ができる。
レクタコンタクト１８とは同一のフォトリソグラフィー
のマスクにより形成するため、２枚のマスクを使ったと
きのように位置ずれを生じることがない。そのため第２
ベースコンタクト２４とコレクタコンタクト１８との距
離を短くでき、上述したダブルベース構造の欠点を低減
し、かつダブルベース構造の利点であるベース抵抗低減
ができる。
【００３９】
【発明の効果】本発明の第１の効果は、ＰＲ工程を１回
削減することができ、工数低減、工期短縮を可能にする
ことである。
削減することができ、工数低減、工期短縮を可能にする
ことである。
【００４０】本発明の第２の効果は、ベースコンタクト
１７あるいは２３、２４はポリシリコン層９を貫通して
おり、またベースコンタクト１７内は抵抗の低い埋設物
１９Ｂが満たされているため、従来のようにポリシリコ
ン層９の上面でコンタクトを取った場合に比べベース引
き出し抵抗を低減することができる。
１７あるいは２３、２４はポリシリコン層９を貫通して
おり、またベースコンタクト１７内は抵抗の低い埋設物
１９Ｂが満たされているため、従来のようにポリシリコ
ン層９の上面でコンタクトを取った場合に比べベース引
き出し抵抗を低減することができる。
【００４１】本発明の第３の効果は本発明をダブルベー
ス構造に適用した際に特に得られる。すなわち、本発明
を用いた場合、第１ベースコンタクト２３と同様に第２
ベースコンタクト２４とコレクタコンタクト１８とは同
一のマスクを用いた同一のフォトリソグラフィーにより
形成するため、２枚のマスクを使ったときのように位置
ずれを生じることがない。そのため第２ベースコンタク
ト２４とコレクタコンタクト１８との距離を短くするこ
とができ、上述したダブルベース構造の欠点を低減し、
かつダブルベース構造の利点であるベース抵抗を低減す
ることができる。
ス構造に適用した際に特に得られる。すなわち、本発明
を用いた場合、第１ベースコンタクト２３と同様に第２
ベースコンタクト２４とコレクタコンタクト１８とは同
一のマスクを用いた同一のフォトリソグラフィーにより
形成するため、２枚のマスクを使ったときのように位置
ずれを生じることがない。そのため第２ベースコンタク
ト２４とコレクタコンタクト１８との距離を短くするこ
とができ、上述したダブルベース構造の欠点を低減し、
かつダブルベース構造の利点であるベース抵抗を低減す
ることができる。
【図１】本発明の第１の実施の形態の半導体装置を示す
図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ′
部の断面図である。
図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ′
部の断面図である。
【図２】本発明の第１の実施の形態の半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図３】図２の続きの工程を示す断面図である。
【図４】本発明の第２の実施の形態の半導体装置を示す
図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ′
部の断面図である、
図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ′
部の断面図である、
【図５】従来技術の半導体装置を示す図であり、（Ａ）
は平面図、（Ｂ）は（Ａ）のＣ−Ｃ′部の断面図であ
る。
は平面図、（Ｂ）は（Ａ）のＣ−Ｃ′部の断面図であ
る。
【図６】図５に示す従来技術の半導体装置の製造方法を
工程順に示す断面図である。
工程順に示す断面図である。
【図７】他の従来技術の半導体装置を示す図であり、
（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ′部の断面図
である。
（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ′部の断面図
である。
【図８】図７に示す他の従来技術の半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
１ シリコン半導体基体 ２ Ｎ+ 型の埋込領域 ３ エピタキシャル領域 ４ トレンチ ５ Ｐ+ 型領域 ６ 絶縁物 ７ シリコン酸化膜 ８ 開口 ９ ポリシリコン層 １０ シリコン酸化膜 １１ ベース開口 １２ 外部ベース領域 １３ ベース領域 １４ 絶縁側壁 １５ エミッタポリシリコン １６ エミッタ領域 １７ ベースコンタクト（ベースコンタクト開口） １９（１９Ａ，１９Ｂ、１９Ｃ） 埋設物 ２０ シリコン窒化膜 ２１ 埋設シリコン酸化膜 ２２ ホトレジスト ２３ 第１ベースコンタクト ２４ 第２ベースコンタクト
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/73
Claims (5)
- 【請求項１】 半導体基板の主面に形成された第１の絶
縁膜と、前記半導体基板の半導体領域に接続し前記第１
の絶縁膜上を延在する導電膜と、前記導電膜上に形成さ
れた第２の絶縁膜と、前記第２の絶縁膜及び前記導電膜
を貫通しかつ前記第１の絶縁膜の上面に達する第１の開
口と、前記第１の開口を充填する第１の導電体と、前記
第２及び第１の絶縁膜を貫通しかつ前記半導体基板を掘
り下げて該半導体基板の内部に設けられた埋込領域の内
部に達する第２の開口と、前記第２の開口を充填して前
記埋込領域に接続する第２の導電体とを有することを特
徴とする半導体装置。 - 【請求項２】 前記導電膜と比較して前記第１の導電体
の比抵抗が低いことを特徴とする請求項１記載の半導体
装置。 - 【請求項３】 前記導電膜はシリコン膜であり、前記第
１の導電体は高融点金属から構成されていることを特徴
とする請求項２記載の半導体装置。 - 【請求項４】 前記半導体領域はバイポーラトランジス
タの外部ベース領域を含むベース領域であり、前記埋込
領域は該バイポーラトランジスタのコレクタ埋込領域で
あることを特徴とする請求項１記載の半導体装置。 - 【請求項５】 前記第１の開口及び前記第２の開口を同
時に形成し、また前記第１の導電体及び前記第２の導電
体を同時に形成することを特徴とする請求項１の半導体
装置を製造する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8041398A JP2924764B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8041398A JP2924764B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237790A JPH09237790A (ja) | 1997-09-09 |
| JP2924764B2 true JP2924764B2 (ja) | 1999-07-26 |
Family
ID=12607285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8041398A Expired - Lifetime JP2924764B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2924764B2 (ja) |
-
1996
- 1996-02-28 JP JP8041398A patent/JP2924764B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09237790A (ja) | 1997-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4318751A (en) | Self-aligned process for providing an improved high performance bipolar transistor | |
| JP3301062B2 (ja) | 隆起したソース及びドレインを有する高性能ｍｏｓｆｅｔ素子及びその形成方法 | |
| US4795721A (en) | Walled slot devices and method of making same | |
| US5614750A (en) | Buried layer contact for an integrated circuit structure | |
| US5320972A (en) | Method of forming a bipolar transistor | |
| US4641416A (en) | Method of making an integrated circuit structure with self-aligned oxidation to isolate extrinsic base from emitter | |
| US5100813A (en) | Method of manufacturing bipolar transistor | |
| JP2005527979A (ja) | ＳｉＧｅヘテロジャンクション・バイポ−ラトランジスタの製造方法 | |
| US5882966A (en) | BiDMOS semiconductor device and method of fabricating the same | |
| JPH09102503A (ja) | 半導体装置およびその製造方法 | |
| US5882976A (en) | Method of fabricating a self-aligned double polysilicon NPN transistor with poly etch stop | |
| JP2615646B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3022714B2 (ja) | 半導体装置およびその製造方法 | |
| US6184101B1 (en) | Method of manufacturing semiconductor device requiring less manufacturing stages | |
| JPS63244775A (ja) | 半導体デバイスおよびその製造方法 | |
| JP2924764B2 (ja) | 半導体装置およびその製造方法 | |
| JP3242000B2 (ja) | 自己整列されたベース電極を有するバイポーラトランジスタおよびその製造方法 | |
| JP2809025B2 (ja) | バイポーラトランジスタ | |
| US6331727B1 (en) | Semiconductor device and method of fabricating the same | |
| US7439146B1 (en) | Field plated resistor with enhanced routing area thereover | |
| JP2731811B2 (ja) | 柱状バイポーラトランジスターおよびその製造方法 | |
| US6458669B1 (en) | Method of manufacturing an integrated circuit | |
| JP2800692B2 (ja) | 半導体装置の製造方法 | |
| JP3688756B2 (ja) | 半導体装置およびその製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |