JP3107059B2 - リードフレームとその製造方法 - Google Patents

リードフレームとその製造方法

Info

Publication number
JP3107059B2
JP3107059B2 JP10269194A JP26919498A JP3107059B2 JP 3107059 B2 JP3107059 B2 JP 3107059B2 JP 10269194 A JP10269194 A JP 10269194A JP 26919498 A JP26919498 A JP 26919498A JP 3107059 B2 JP3107059 B2 JP 3107059B2
Authority
JP
Japan
Prior art keywords
lead frame
hole
island portion
pressing
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10269194A
Other languages
English (en)
Other versions
JP2000101010A (ja
Inventor
定幸 諸井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10269194A priority Critical patent/JP3107059B2/ja
Publication of JP2000101010A publication Critical patent/JP2000101010A/ja
Application granted granted Critical
Publication of JP3107059B2 publication Critical patent/JP3107059B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Landscapes

  • Shaping Metal By Deep-Drawing, Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リードフレームと
その製造方法に係わり、特に、リードフレームのアイラ
ンド部にプレス加工により凹部を形成し、樹脂密着性を
向上させたリードフレームとその製造方法に関する。
【0002】
【従来の技術】半導体装置の信頼性を高めるためには、
リードフレームのアイランド部、即ち、半導体素子搭載
台部と封止樹脂との密着性を向上させることが重要な点
の一つである。そのために、半導体素子搭載台部にその
裏面から表面へ貫通しない穴を設ける場合がある。
【0003】エッチング加工によりリードフレームを製
造する場合は、図4に示すように、半導体素子搭載台部
11の裏面11aから表面11bへ貫通しない穴12を
設けることが可能であるが、プレス加工により製造する
場合はそれが不可能であった。プレス加工の場合、半導
体素子搭載台部11の裏面11aから叩いて貫通しない
窪みを形成する方法もあるが、エッチング加工によって
形成する穴ほどの深さや形状が得られず、その結果、半
導体素子搭載台部と封止樹脂との良好な密着性が得られ
ないという欠点があった。
【0004】また、プレス加工により、半導体素子搭載
台部に貫通する孔を形成する方法もある。しかし、この
場合、半導体素子搭載台部の表面に半導体素子を固着す
るためのAgペースト等のろう材が裏面に漏れたり、
叉、その不具合を避けるために孔を避けてろう材を塗布
すると、接着面積が減り、十分な接合強度が得られない
という欠点があった。
【0005】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、半導体素子搭載台
部と封止樹脂との良好な樹脂密着性が得られ、しかも、
プレス加工でリードフレームを形成することを可能にし
た新規なリードフレームとその製造方法を提供するもの
である。
【0006】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わるリ
ードフレームの態様は、半導体チップを搭載するアイラ
ンド部に凹部が形成され、この凹部内に前記アイランド
部の裏面から表面につながる閉塞線が形成され、この閉
塞線は、複数の閉塞線からなり、前記複数の閉塞線は、
前記凹部の略中央部で接続していることを特徴とするも
のである。
【0007】叉、本発明に係わるリードフレームの製造
方法の第1態様は、リードフレームのアイランド部に
楕円形状の貫通孔を形成し、この孔とその周辺部分をプ
レスすることで凹部を形成すると共に、プレスする際、
前記貫通孔を略塞ぐことを特徴とするものであり、叉、
第2態様は、リードフレームのアイランド部に略楕円形
状の貫通孔を形成し、この孔とその周辺部分をプレスす
ることで凹部を形成すると共に、プレスする際、前記貫
通孔を略塞ぐことを特徴とするものであり、叉、第3態
様は、リードフレームのアイランド部に十字状に形成し
た貫通孔を形成し、この孔とその周辺部分をプレスする
ことで凹部を形成すると共に、プレスする際、前記貫通
孔を略塞ぐことを特徴とするものである。
【0008】
【発明の実施の形態】本発明に係わるリードフレームの
製造方法は、リードフレームのアイランド部に所定の形
状の貫通孔を形成し、この孔とその周辺部分をプレスす
ることで凹部を形成すると共に、プレスする際、前記貫
通孔を略塞ぐものであるから、アイランド部と封止樹脂
との良好な樹脂密着性が得られ、しかも、半導体素子を
固着するAgペースト等のろう材がアイランド部裏面へ
漏れるようなこともなくなる。
【0009】
【実施例】以下に、本発明に係わるリードフレームとそ
の製造方法の具体例を図面を参照しながら詳細に説明す
る。図1は、本発明に係わるリードフレームの具体例の
構造を示す図であって、これらの図には、半導体チップ
を搭載するアイランド部1に凹部2が形成され、この凹
部2内に前記アイランド部1の裏面1aから表面1bに
つながる割れ目3が形成されているリードフレーム4が
示されている。
【0010】叉、リードフレーム4のアイランド部1に
所定の形状の貫通孔5を形成し、この孔5とその周辺部
分6をプレスすることで凹部2を形成すると共に、プレ
スする際、前記貫通孔5を略塞ぐようにしたリードフレ
ーム4の製造方法が示されている。以下に、本発明を更
に詳細に説明する。
【0011】半導体素子搭載台部1に円形状の凹部2を
形成す場合、先ず、所望する円形より小さい貫通孔5
(この具体例では、楕円状のスリットを形成した)を形
成する。図1(b)は図1(a)のA−B断面図であ
る。次に、図1(c)のように、この貫通孔5をアイラ
ンド部1、即ち、半導体素子搭載台部の裏面1aから丸
形状のポンチ7によりプレスし、板厚の約半分の深さに
なるような凹部2を形成する。これによって、貫通孔5
の周辺部分6はつぶされ、貫通孔2は略閉じられる。3
はその際に形成された割れ目、即ち、貫通孔5を塞ぐ閉
塞線である。図1(d)はその状態を示す平面図、図1
(e)はその断面図である。
【0012】図2、3は本発明の他の具体例であり、図
2では、星形、即ち、五角形の貫通孔5Aを形成した
後、プレス加工にて凹部2を形成したものであり、3A
はプレス加工した際形成されたクラック状の割れ目であ
り、プレス加工することで貫通孔5Aは塞がれている。
この場合、割れ目Aは複数形成されるが、複数の割れ
Aは、凹部2の略中央部で接続している。
【0013】叉、図3に示すように、貫通孔の形状を十
字状の貫通孔5Bとしても良いし、叉、スリット状に形
成しても、本発明の目的を達成することが出来る。
【0014】
【発明の効果】本発明に係わるリードフレームとその製
造方法は、上述のように構成したので、半導体素子搭載
台部と封止樹脂との密着性を高めるとともに、半導体素
子を固着するAgペースト等のろう材が、裏面へ漏れに
くくなるという効果がある。叉、Agペースト等のろう
材を塗布する上での位置や面積の制約がなくなり、歩留
まりも向上する。
【0015】また、プレス加工を用いるから、安価に製
造できるという優れた効果を有する。
【図面の簡単な説明】
【図1】本発明に係わるリードフレームの製造方法の工
程を示した図である。
【図2】本発明の他の具体例を示す図である。
【図3】本発明の別の具体例を示す図である。
【図4】従来技術を示す図である。
【符号の説明】
1 アイランド部(半導体素子搭載台部) 1a 裏面 1b 表面 2 凹部 3、3A 割れ目 4 リードフレーム 5、5A、5B 貫通孔 6 貫通孔の周辺部分 7 ポンチ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップを搭載するアイランド部に
    凹部が形成され、この凹部内に前記アイランド部の裏面
    から表面につながる閉塞線が形成され、この閉塞線は、
    複数の閉塞線からなり、前記複数の閉塞線は、前記凹部
    の略中央部で接続していることを特徴とするリードフレ
    ーム。
  2. 【請求項2】 リードフレームのアイランド部に略楕円
    形状の貫通孔を形成し、この孔とその周辺部分をプレス
    することで凹部を形成すると共に、プレスする際、前記
    貫通孔を略塞ぐことを特徴とするリードフレームの製造
    方法。
  3. 【請求項3】 リードフレームのアイランド部に星形の
    貫通孔を形成し、この孔とその周辺部分をプレスするこ
    とで凹部を形成すると共に、プレスする際、前記貫通孔
    を略塞ぐことを特徴とするリードフレームの製造方法。
  4. 【請求項4】 リードフレームのアイランド部に十字状
    に形成した貫通孔を形成し、この孔とその周辺部分をプ
    レスすることで凹部を形成すると共に、プレスする際、
    前記貫通孔を略塞ぐことを特徴とするリードフレームの
    製造方法。
JP10269194A 1998-09-24 1998-09-24 リードフレームとその製造方法 Expired - Fee Related JP3107059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10269194A JP3107059B2 (ja) 1998-09-24 1998-09-24 リードフレームとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10269194A JP3107059B2 (ja) 1998-09-24 1998-09-24 リードフレームとその製造方法

Publications (2)

Publication Number Publication Date
JP2000101010A JP2000101010A (ja) 2000-04-07
JP3107059B2 true JP3107059B2 (ja) 2000-11-06

Family

ID=17468994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10269194A Expired - Fee Related JP3107059B2 (ja) 1998-09-24 1998-09-24 リードフレームとその製造方法

Country Status (1)

Country Link
JP (1) JP3107059B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031752A (ja) * 2001-07-11 2003-01-31 Sony Corp リードフレーム、半導体装置、およびその製造方法

Also Published As

Publication number Publication date
JP2000101010A (ja) 2000-04-07

Similar Documents

Publication Publication Date Title
JP3547704B2 (ja) リードフレーム及び半導体装置
JP2931741B2 (ja) 半導体装置
JPH0621317A (ja) 半導体パッケージの製造方法
JP3339173B2 (ja) リードフレーム及びその製造方法及びそれを用いた半導体装置
JP3107059B2 (ja) リードフレームとその製造方法
JPH10329461A (ja) 半導体装置及びその製造方法
US20010015482A1 (en) Semiconductor device and method for manufacturing the same
KR20020091797A (ko) 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법
JP3128718B2 (ja) ワイヤボンデイング方法
JP3575945B2 (ja) 半導体装置の製造方法
JP2002184927A (ja) 半導体装置の製造方法
JP2001144241A (ja) 樹脂封止型半導体装置
JPH07335815A (ja) リードフレーム及びこれを用いた半導体装置
JP2582683B2 (ja) リードフレーム
JPH088388A (ja) リードフレームおよびそれを用いて構成された半導体装置
JP3463016B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP2000031323A (ja) 放熱板及び補強板付きbgaの製造方法
JPH03104148A (ja) 半導体集積回路用パッケージ
JPH07335817A (ja) リードフレーム部材
JP3179397B2 (ja) 半導体装置及びその製造方法
JP3274661B2 (ja) 半導体装置
JP3533363B2 (ja) リードフレーム及び半導体装置
JPH03159163A (ja) リードフレーム
JPS63308358A (ja) リ−ドフレ−ム
JPH0823068A (ja) リードフレームおよびそれを用いて構成された半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees