JP3074690B2 - 色信号出力回路 - Google Patents
色信号出力回路Info
- Publication number
- JP3074690B2 JP3074690B2 JP02009707A JP970790A JP3074690B2 JP 3074690 B2 JP3074690 B2 JP 3074690B2 JP 02009707 A JP02009707 A JP 02009707A JP 970790 A JP970790 A JP 970790A JP 3074690 B2 JP3074690 B2 JP 3074690B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- converter
- analog
- phase
- phase output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は色信号出力回路に関して、特にディジタル化
された輝度信号と色差信号からアナログの色信号を出力
する回路に関する。
された輝度信号と色差信号からアナログの色信号を出力
する回路に関する。
従来、ディジタル化された輝度信号と色差信号からア
ナログの色信号を出力する回路としては、第２図に示す
回路が用いられていた。
ナログの色信号を出力する回路としては、第２図に示す
回路が用いられていた。
図において、端子１〜３はディジタル信号入力端子、
４〜６は電流出力型D/A変換器、８〜10はアナログ色信
号出力端子、11はアナログ輝度信号出力端子であり、抵
抗R11〜R13はD/A変換器４〜６の正相の電流出力を正相
の電圧出力に変換する負荷抵抗、クランプ回路14〜16は
D/A変換器４〜６の出力電圧に適当なバイアス電圧を与
える回路である。差動増幅器21,22はクランプ回路15,16
の出力のバッファー回路であり、トランジスタQ3はクラ
ンプ回路14の出力のバッファー回路である。
４〜６は電流出力型D/A変換器、８〜10はアナログ色信
号出力端子、11はアナログ輝度信号出力端子であり、抵
抗R11〜R13はD/A変換器４〜６の正相の電流出力を正相
の電圧出力に変換する負荷抵抗、クランプ回路14〜16は
D/A変換器４〜６の出力電圧に適当なバイアス電圧を与
える回路である。差動増幅器21,22はクランプ回路15,16
の出力のバッファー回路であり、トランジスタQ3はクラ
ンプ回路14の出力のバッファー回路である。
まず、D/A変換器４のディジタル入力端子１にディジ
タル輝度信号Ｄ（Ｙ）、D/A変換器５のディジタル入力
端子２にディジタル色差信号Ｄ（Ｒ）−Ｄ（Ｙ）、D/A
変換器６のディジタル入力端子３にディジタル色差信号
Ｄ（Ｂ）−Ｄ（Ｙ）が入力されると、D/A変換器４のア
ナログ出力Ａにはアナログ輝度信号Ａ（Ｙ）、D/A変換
器5,6のアナログ出力B,Cにはそれぞれアナログ色差信号
Ａ（Ｒ）−Ａ（Ｙ）,A（Ｂ）−Ａ（Ｙ）が出力される。
これら信号Ａ（Ｙ）,A（Ｒ）−Ａ（Ｙ）,A（Ｂ）−Ａ
（Ｙ）はクランプ回路14,15,16を通り適当なバイアス電
位をもったアナログ輝度信号Ｖ（Ｙ）、及びアナログ色
差信号Ｖ（Ｒ）−Ｖ（Ｙ）,V（Ｂ）−Ｖ（Ｙ）となる。
タル輝度信号Ｄ（Ｙ）、D/A変換器５のディジタル入力
端子２にディジタル色差信号Ｄ（Ｒ）−Ｄ（Ｙ）、D/A
変換器６のディジタル入力端子３にディジタル色差信号
Ｄ（Ｂ）−Ｄ（Ｙ）が入力されると、D/A変換器４のア
ナログ出力Ａにはアナログ輝度信号Ａ（Ｙ）、D/A変換
器5,6のアナログ出力B,Cにはそれぞれアナログ色差信号
Ａ（Ｒ）−Ａ（Ｙ）,A（Ｂ）−Ａ（Ｙ）が出力される。
これら信号Ａ（Ｙ）,A（Ｒ）−Ａ（Ｙ）,A（Ｂ）−Ａ
（Ｙ）はクランプ回路14,15,16を通り適当なバイアス電
位をもったアナログ輝度信号Ｖ（Ｙ）、及びアナログ色
差信号Ｖ（Ｒ）−Ｖ（Ｙ）,V（Ｂ）−Ｖ（Ｙ）となる。
また、Ｖ（Ｙ）はトランジスタQ3を介してアナログ輝
度信号端子11に出力される。一方、アナログ色差信号Ｖ
（Ｒ）−Ｖ（Ｙ）,V（Ｂ）−Ｖ（Ｙ）は各々差動増幅器
21,22を構成しているトランジスタQ11,Q14のベースに入
力される。ここで抵抗R18〜R21の抵抗値をRe、抵抗R14,
R15の抵抗値をRcとすると、色信号出力端子8,9は差動増
幅器21,22の正相出力でもあるため、色信号出力端子8,9
には の信号が出力される。
度信号端子11に出力される。一方、アナログ色差信号Ｖ
（Ｒ）−Ｖ（Ｙ）,V（Ｂ）−Ｖ（Ｙ）は各々差動増幅器
21,22を構成しているトランジスタQ11,Q14のベースに入
力される。ここで抵抗R18〜R21の抵抗値をRe、抵抗R14,
R15の抵抗値をRcとすると、色信号出力端子8,9は差動増
幅器21,22の正相出力でもあるため、色信号出力端子8,9
には の信号が出力される。
ここで に選べば色信号出力端子８の出力はＶ（Ｒ）色信号出力
端子９にはＶ（Ｂ）が各々出力される。さらに色信号出
力端子10は差動増幅器22の逆相出力であるため抵抗R20,
R21の抵抗値をRe1、抵抗R16,R17の抵抗値をRc1,Rc2とす
ると、色信号出力端子10には、次式の信号が出力され
る。
端子９にはＶ（Ｂ）が各々出力される。さらに色信号出
力端子10は差動増幅器22の逆相出力であるため抵抗R20,
R21の抵抗値をRe1、抵抗R16,R17の抵抗値をRc1,Rc2とす
ると、色信号出力端子10には、次式の信号が出力され
る。
ここで色信号Ｖ（Ｒ）,V（Ｂ）,V（Ｇ）と輝度信号Ｖ
（Ｙ）とには次式の関係がある。
（Ｙ）とには次式の関係がある。
Ｖ（Ｙ）＝0.3V（Ｒ）＋0.59V（Ｇ）＋0.11V（Ｂ） 従って、Ｖ（Ｇ）は次式で表わされる。
従って、式（１），（２）とが、 となるように選べば、色信号出力端子10にはＶ（Ｇ）が
出力される。
出力される。
上述した従来の色信号出力回路は、ディジタル輝度信
号とディジタル色差信号からアナログ色信号を得る回路
として、D/A変換器の出力に多くの抵抗、トランジスタ
を付加した回路となり、構成が複雑になり、構造も大き
くなるという欠点があった。
号とディジタル色差信号からアナログ色信号を得る回路
として、D/A変換器の出力に多くの抵抗、トランジスタ
を付加した回路となり、構成が複雑になり、構造も大き
くなるという欠点があった。
本発明の目的は、このような欠点を除き、正相出力と
逆相出力の２つの出力をもった３個のD/A変換器を用い
て、各D/A変換器の正相出力と逆相出力を組合せ加算す
ることにより、D/A変換器の出力に接続される抵抗、ト
ランジスタの数を減らし、簡単な構成にした色信号出力
回路を提供することにある。
逆相出力の２つの出力をもった３個のD/A変換器を用い
て、各D/A変換器の正相出力と逆相出力を組合せ加算す
ることにより、D/A変換器の出力に接続される抵抗、ト
ランジスタの数を減らし、簡単な構成にした色信号出力
回路を提供することにある。
本発明の色信号出力回路の構成は、ディジタル化され
た輝度信号およびディジタル化された第1,第２の色差信
号をそれぞれ独立に入力し正相出力と逆相出力とをそれ
ぞれ出力する第1,第２および第３の電流出力型D/A変換
器と、前記第１のD/A変換器のアナログ逆相出力と前記
第２のD/A変換器のアナログ正相出力を加算する第１の
加算手段と、前記第１のD/A変換器のアナログ逆相出力
と前記第３のD/A変換器のアナログ正相出力を加算する
第２の加算手段と、前記第１のD/A変換器のアナログ正
相出力と前記第２のD/A変換器のアナログ逆相出力と前
記第３のD/A変換器のアナログ逆相出力を加算する第３
の加算手段とを備え、これら３つの加算手段の各出力を
色信号出力とする色信号出力回路において、前記第1,第
２の加算手段は、前記第１のD/A変換器のアナログ逆相
出力を第１のエミッタ・フォロワを介して出力し、この
出力をそれぞれ第1,第２の抵抗を介して前記前記第２、
第３のD/A変換器の各アナログ正相出力とそれぞれ接続
して第１、第２の加算出力とする回路かなり、前記第３
の加算手段は、前記第１のD/A変換器のアナログ正相出
力を第２のエミッタ・フォロワを介して出力し、このエ
ミッタ・フォロワの出力を第３の抵抗を介して前記前記
第２のD/A変換器のアナログ逆相出力端に接続し、この
アナログ逆相出力端を第４の抵抗を介して第３のD/A変
換器の各アナログ逆相出力端に接続して第３の加算出力
とする回路かなることを特徴とする。
た輝度信号およびディジタル化された第1,第２の色差信
号をそれぞれ独立に入力し正相出力と逆相出力とをそれ
ぞれ出力する第1,第２および第３の電流出力型D/A変換
器と、前記第１のD/A変換器のアナログ逆相出力と前記
第２のD/A変換器のアナログ正相出力を加算する第１の
加算手段と、前記第１のD/A変換器のアナログ逆相出力
と前記第３のD/A変換器のアナログ正相出力を加算する
第２の加算手段と、前記第１のD/A変換器のアナログ正
相出力と前記第２のD/A変換器のアナログ逆相出力と前
記第３のD/A変換器のアナログ逆相出力を加算する第３
の加算手段とを備え、これら３つの加算手段の各出力を
色信号出力とする色信号出力回路において、前記第1,第
２の加算手段は、前記第１のD/A変換器のアナログ逆相
出力を第１のエミッタ・フォロワを介して出力し、この
出力をそれぞれ第1,第２の抵抗を介して前記前記第２、
第３のD/A変換器の各アナログ正相出力とそれぞれ接続
して第１、第２の加算出力とする回路かなり、前記第３
の加算手段は、前記第１のD/A変換器のアナログ正相出
力を第２のエミッタ・フォロワを介して出力し、このエ
ミッタ・フォロワの出力を第３の抵抗を介して前記前記
第２のD/A変換器のアナログ逆相出力端に接続し、この
アナログ逆相出力端を第４の抵抗を介して第３のD/A変
換器の各アナログ逆相出力端に接続して第３の加算出力
とする回路かなることを特徴とする。
第１図は本発明の一実施例の回路図を示す。本実施例
においては、電流出力型D/A変換器４〜６が用いられ、
これらD/A変換器４〜６の正相の電流出力を負荷抵抗R1,
R5,R6により正相の電圧出力に変換し、またD/A変換器４
〜６の逆相の電流出力を負荷抵抗R2〜R4により逆相の電
圧出力に変換している。なお、PNPトランジスタQ1,Q2の
エミッタには電源端子７から抵抗R7,R8を介して適当な
バイアス電圧が与えられている。
においては、電流出力型D/A変換器４〜６が用いられ、
これらD/A変換器４〜６の正相の電流出力を負荷抵抗R1,
R5,R6により正相の電圧出力に変換し、またD/A変換器４
〜６の逆相の電流出力を負荷抵抗R2〜R4により逆相の電
圧出力に変換している。なお、PNPトランジスタQ1,Q2の
エミッタには電源端子７から抵抗R7,R8を介して適当な
バイアス電圧が与えられている。
まず、D/A変換器４のディジタル入力端子１にディジ
タル輝度信号Ｄ（Ｙ）が入力されると、D/A変換器４の
正相のアナログ出力端子11には負荷抵抗R1を介して正相
のアナログ輝度信号Ａ（Ｙ）、逆相のアナログ出力には
負荷抵抗R2を介して逆相のアナログ輝度信号−Ａ（Ｙ）
が出力される。さらに、正相及び逆相のアナログ輝度信
号Ａ（Ｙ），−Ａ（Ｙ）はそれぞれPNPトランジスタQ1,
Q2を介して各エミッタに出力される。次に、D/A変換器
5,6のディジタル入力端子2,3にディジタル色差信号Ｄ
（Ｒ）−Ｄ（Ｙ）,D（Ｂ）−Ｄ（Ｙ）が入力されると、
D/A変換器5,6の正相のアナログ出力は負荷抵抗R5,R6を
介して正相のアナログ信号が出力される。
タル輝度信号Ｄ（Ｙ）が入力されると、D/A変換器４の
正相のアナログ出力端子11には負荷抵抗R1を介して正相
のアナログ輝度信号Ａ（Ｙ）、逆相のアナログ出力には
負荷抵抗R2を介して逆相のアナログ輝度信号−Ａ（Ｙ）
が出力される。さらに、正相及び逆相のアナログ輝度信
号Ａ（Ｙ），−Ａ（Ｙ）はそれぞれPNPトランジスタQ1,
Q2を介して各エミッタに出力される。次に、D/A変換器
5,6のディジタル入力端子2,3にディジタル色差信号Ｄ
（Ｒ）−Ｄ（Ｙ）,D（Ｂ）−Ｄ（Ｙ）が入力されると、
D/A変換器5,6の正相のアナログ出力は負荷抵抗R5,R6を
介して正相のアナログ信号が出力される。
ここで負荷抵抗R5,R6の他端はPNPトランジスタQ2のエ
ミッタに接続されているので、色信号出力端子８には
（Ａ（Ｒ）−Ａ（Ｙ））−（−Ａ（Ｙ））＝Ａ（Ｒ），
色信号出力端子９には（Ａ（Ｂ）−Ａ（Ｙ））−（−Ａ
（Ｙ））＝Ａ（Ｂ）の信号が出力される。
ミッタに接続されているので、色信号出力端子８には
（Ａ（Ｒ）−Ａ（Ｙ））−（−Ａ（Ｙ））＝Ａ（Ｒ），
色信号出力端子９には（Ａ（Ｂ）−Ａ（Ｙ））−（−Ａ
（Ｙ））＝Ａ（Ｂ）の信号が出力される。
一方、色信号出力端子10には、D/A変換器５の逆相ア
ナログ出力の負荷抵抗R3とD/A変換器６の逆相アナログ
出力の負荷抵抗R4が直列接続され、負荷抵抗R4の他端に
はPNPトランジスタQ1のエミッタに接続されているの
で、色信号出力端子10には、次式が出力される。
ナログ出力の負荷抵抗R3とD/A変換器６の逆相アナログ
出力の負荷抵抗R4が直列接続され、負荷抵抗R4の他端に
はPNPトランジスタQ1のエミッタに接続されているの
で、色信号出力端子10には、次式が出力される。
−｛Ａ（Ｒ）−Ａ（Ｙ）｝−｛Ａ（Ｂ）−Ａ（Ｙ）｝ −Ａ（Ｙ）＝Ａ（Ｙ）−Ａ（Ｒ）−Ａ（Ｂ） …（３） ここで色信号Ａ（Ｒ）,A（Ｇ）,A（Ｂ）と輝度信号Ａ
（Ｙ）とには、次式の関係にある。
（Ｙ）とには、次式の関係にある。
Ａ（Ｙ）＝0.3A（Ｒ）＋0.59A（Ｇ）＋0.11A（Ｂ） 従って、次式が得られる。
A(G)＝1/0.59(A(Y)−0.3A(R)−0.11A(B)) …（４） さらにD/A変換器４の正相アナログ出力の負荷抵抗R1
の抵抗値をR1、D/A変換器5,6の逆相アナログ出力の負荷
抵抗R3,R4の抵抗値をそれぞれR3,R4とするとＡ（Ｙ）∝
R1,−（Ａ（Ｒ）−Ａ（Ｙ））＝∝R3,−（Ａ（Ｂ）−Ａ
（Ｙ））∝R4なので、 に選べば、（３）〜（５）式から色信号出力端子10には
Ａ（Ｇ）が出力される。
の抵抗値をR1、D/A変換器5,6の逆相アナログ出力の負荷
抵抗R3,R4の抵抗値をそれぞれR3,R4とするとＡ（Ｙ）∝
R1,−（Ａ（Ｒ）−Ａ（Ｙ））＝∝R3,−（Ａ（Ｂ）−Ａ
（Ｙ））∝R4なので、 に選べば、（３）〜（５）式から色信号出力端子10には
Ａ（Ｇ）が出力される。
以上説明したように本発明は、正相出力と逆相出力の
２つの出力をもったD/A変換器を３個用いて、各々の正
相出力と逆相出力を組合せ加算することによって、D/A
変換器の出力に接続される抵抗、トランジスタの数を少
くして構成の簡単な回路が得られるという効果がある。
２つの出力をもったD/A変換器を３個用いて、各々の正
相出力と逆相出力を組合せ加算することによって、D/A
変換器の出力に接続される抵抗、トランジスタの数を少
くして構成の簡単な回路が得られるという効果がある。
【図面の簡単な説明】 第１図は本発明の一実施例の回路図、第２図は従来例の
色信号出力回路の回路図である。 １〜３……ディジタル信号入力端子、４〜６……D/A変
換器、７……電源端子、８〜10……アナログ色信号出力
端子、11……アナログ輝度信号出力端子、14〜16……ク
ランプ回路、17,18……バイアス電源、21,22……差動増
幅器、Q1,Q2……PNPトランジスタ、Q3,Q11〜Q14……NPN
トランジスタ、R1〜R8,R11〜R21……抵抗、I1,I2……定
電流源。
色信号出力回路の回路図である。 １〜３……ディジタル信号入力端子、４〜６……D/A変
換器、７……電源端子、８〜10……アナログ色信号出力
端子、11……アナログ輝度信号出力端子、14〜16……ク
ランプ回路、17,18……バイアス電源、21,22……差動増
幅器、Q1,Q2……PNPトランジスタ、Q3,Q11〜Q14……NPN
トランジスタ、R1〜R8,R11〜R21……抵抗、I1,I2……定
電流源。
フロントページの続き (56)参考文献 特開 昭62−271583（ＪＰ，Ａ) 特開 昭60−212089（ＪＰ，Ａ) 特開 昭63−59111（ＪＰ，Ａ) 実開 昭62−26990（ＪＰ，Ｕ) 実開 昭64−7438（ＪＰ，Ｕ) 実開 昭59−189338（ＪＰ，Ｕ) 実開 昭60−22037（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 9/00 H03M 1/00 H03K 13/00
Claims (1)
- 【請求項１】ディジタル化された輝度信号およびディジ
タル化された第1,第２の色差信号をそれぞれ独立に入力
し正相出力と逆相出力とをそれぞれ出力する第1,第２お
よび第３の電流出力型D/A変換器と、前記第１のD/A変換
器のアナログ逆相出力と前記第２のD/A変換器のアナロ
グ正相出力とを加算する第１の加算手段と、前記第１の
D/A変換器のアナログ逆相出力と前記第３のD/A変換器の
アナログ正相出力とを加算する第２の加算手段と、前記
第１のD/A変換器のアナログ正相出力と前記第２のD/A変
換器のアナログ正相出力と前記第３のD/A変換器のアナ
ログ逆相出力とを加算する第３の加算手段とを備え、こ
れら３つの加算手段の各出力を色信号出力とする色信号
出力回路において、前記第1,第２の加算手段は、前記第
１のD/A変換器のアナログ逆相出力を第１のエミッタ・
フォロワを介して出力し、この出力をそれぞれ第1,第２
の抵抗を介して前記前記第２、第３のD/A変換器の各ア
ナログ正相出力とそれぞれ接続して第１、第２の加算出
力とする回路かなり、前記第３の加算手段は、前記第１
のD/A変換器のアナログ正相出力を第２のエミッタ・フ
ォロワを介して出力し、このエミッタ・フォロワの出力
を第３の抵抗を介して前記前記第２のD/A変換器のアナ
ログ逆相出力端に接続し、このアナログ逆相出力端を第
４の抵抗を介して第３のD/A変換器の各アナログ逆相出
力端に接続して第３の加算出力とする回路かなることを
特徴とする色信号出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02009707A JP3074690B2 (ja) | 1990-01-19 | 1990-01-19 | 色信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02009707A JP3074690B2 (ja) | 1990-01-19 | 1990-01-19 | 色信号出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03214884A JPH03214884A (ja) | 1991-09-20 |
| JP3074690B2 true JP3074690B2 (ja) | 2000-08-07 |
Family
ID=11727719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02009707A Expired - Fee Related JP3074690B2 (ja) | 1990-01-19 | 1990-01-19 | 色信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074690B2 (ja) |
-
1990
- 1990-01-19 JP JP02009707A patent/JP3074690B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03214884A (ja) | 1991-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63283307A (ja) | 信号変換回路 | |
| US3852688A (en) | Transistor circuit | |
| JPH066229A (ja) | Ｄ／ａ変換器 | |
| JPH077890B2 (ja) | ３端子演算増幅器 | |
| JP3074690B2 (ja) | 色信号出力回路 | |
| JPH0646689B2 (ja) | 差動増幅回路 | |
| JPH01198816A (ja) | 広帯域差動増幅器 | |
| EP0051362B1 (en) | Electronic gain control circuit | |
| US7180357B2 (en) | Operational amplifier integrator | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JPH0217963B2 (ja) | ||
| JPH04369105A (ja) | 増幅器 | |
| JPH0379128A (ja) | Ａ／ｄ変換器 | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JPH0537810A (ja) | 映像出力装置 | |
| JP2556987Y2 (ja) | 複合増幅回路 | |
| JP3216753B2 (ja) | Ｄ−ａ変換回路装置 | |
| JPH07113941B2 (ja) | 演算回路 | |
| JP3406813B2 (ja) | 非線形歪み補正機能を有する半導体集積回路 | |
| JPH0713332Y2 (ja) | γ補正回路 | |
| JP2724713B2 (ja) | 電力増幅器 | |
| JPH01114205A (ja) | 増幅器 | |
| JPH0666613B2 (ja) | 電子ボリュ−ム回路 | |
| JPS5928091B2 (ja) | デイジタル−アナログヘンカンキ ノ バイアスセイギヨホウホウ | |
| JPH0786848A (ja) | 信号出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |