JP3058768B2 - エンコーダ信号の通信装置 - Google Patents
エンコーダ信号の通信装置Info
- Publication number
- JP3058768B2 JP3058768B2 JP4242979A JP24297992A JP3058768B2 JP 3058768 B2 JP3058768 B2 JP 3058768B2 JP 4242979 A JP4242979 A JP 4242979A JP 24297992 A JP24297992 A JP 24297992A JP 3058768 B2 JP3058768 B2 JP 3058768B2
- Authority
- JP
- Japan
- Prior art keywords
- serial
- parallel
- signal
- converter
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【0001】
【産業上の利用分野】本発明はモータの位置制御時にお
けるインクリメンタルエンコーダの矩形波信号A、B、
C相のエンコーダ信号を通信する装置に関するものであ
る。
けるインクリメンタルエンコーダの矩形波信号A、B、
C相のエンコーダ信号を通信する装置に関するものであ
る。
【0002】
【従来の技術】モータの位置を精密に検出するために、
通常エンコーダやレゾルバが用いられる。インクリメン
タル方式を用いたエンコーダの場合、モータの絶対位置
と移動方向を知るために3つの信号を必要とする。すな
わち、90°位相の異なる矩形波A相、B相と、原点位
置を知るための矩形波C相である。したがって、これら
の信号をエンコーダから位置制御装置に送信する場合に
は、3つの信号を必要とする。
通常エンコーダやレゾルバが用いられる。インクリメン
タル方式を用いたエンコーダの場合、モータの絶対位置
と移動方向を知るために3つの信号を必要とする。すな
わち、90°位相の異なる矩形波A相、B相と、原点位
置を知るための矩形波C相である。したがって、これら
の信号をエンコーダから位置制御装置に送信する場合に
は、3つの信号を必要とする。
【0003】
【発明が解決しようとする課題】上記の方法では、1個
のインクリメンタルエンコーダから位置制御装置に信号
を送る際に3本の信号線を必要とし、モータの暴走を防
ぐため各々の信号線について断線検出の手段を講じる必
要があった。コストや信頼性を考慮すると、信号線の数
は少ないほど良い。
のインクリメンタルエンコーダから位置制御装置に信号
を送る際に3本の信号線を必要とし、モータの暴走を防
ぐため各々の信号線について断線検出の手段を講じる必
要があった。コストや信頼性を考慮すると、信号線の数
は少ないほど良い。
【0004】本発明は上記従来の問題点を解決するもの
で、エンコーダから位置制御装置への信号を1つにして
送信することができるエンコーダ信号の通信装置と、簡
易な構成で信号線の断線検出を可能としたエンコーダ信
号の通信装置を提供することを目的とする。
で、エンコーダから位置制御装置への信号を1つにして
送信することができるエンコーダ信号の通信装置と、簡
易な構成で信号線の断線検出を可能としたエンコーダ信
号の通信装置を提供することを目的とする。
【0005】
【課題を解決するための手段】この目的を達成するため
に本発明は、エンコーダの矩形波信号A、B、C相のエ
ンコーダ信号を通信する装置において、送信側は前記矩
形波信号A、B、C相を入力とし、それらの論理“0”
と“1”の組み合わせパターンに応じて4ビットのパラ
レル信号“0000”、“1000”、“1100”、
“1110”、“1111”を出力する送出コード変換
器と、送出コード変換器のパラレル出力信号の前に
“1”、後に“0”を加えるか、又は前に“0”、後に
“1”を加えた6ビットのパラレル信号をシリアル信号
に変換するパラレル−シリアル変換器とを有し、受信側
はパラレル−シリアル変換器の出力であるシリアル信号
を6ビットパラレル信号に変換し、前後1ビットづつを
取り除いた4ビットを出力するシリアル−パラレル変換
器と、シリアル−パラレル変換器の出力である4ビット
パラレル信号を入力とし、そのパターンに応じてエンコ
ーダ矩形波信号A、B、C相を出力する再生コード変換
器とを有することを特徴とする。
に本発明は、エンコーダの矩形波信号A、B、C相のエ
ンコーダ信号を通信する装置において、送信側は前記矩
形波信号A、B、C相を入力とし、それらの論理“0”
と“1”の組み合わせパターンに応じて4ビットのパラ
レル信号“0000”、“1000”、“1100”、
“1110”、“1111”を出力する送出コード変換
器と、送出コード変換器のパラレル出力信号の前に
“1”、後に“0”を加えるか、又は前に“0”、後に
“1”を加えた6ビットのパラレル信号をシリアル信号
に変換するパラレル−シリアル変換器とを有し、受信側
はパラレル−シリアル変換器の出力であるシリアル信号
を6ビットパラレル信号に変換し、前後1ビットづつを
取り除いた4ビットを出力するシリアル−パラレル変換
器と、シリアル−パラレル変換器の出力である4ビット
パラレル信号を入力とし、そのパターンに応じてエンコ
ーダ矩形波信号A、B、C相を出力する再生コード変換
器とを有することを特徴とする。
【0006】又本発明は、上記構成に加え、パラレル−
シリアル変換器の出力であるシリアルデータ中に“00
0000”というデータが観測された瞬間に断線検出信
号を出力する断線検出器を備えたことを特徴とする。
シリアル変換器の出力であるシリアルデータ中に“00
0000”というデータが観測された瞬間に断線検出信
号を出力する断線検出器を備えたことを特徴とする。
【0007】
【作用】本発明は上記の構成によって、エンコーダ矩形
波信号A、B、C相を1本の信号線で送信することが可
能であり、かつ信号線の断線を検出することができる。
波信号A、B、C相を1本の信号線で送信することが可
能であり、かつ信号線の断線を検出することができる。
【0008】
【実施例】以下本発明の実施例について図面を参照しな
がら説明する。
がら説明する。
【0009】図1(a)は送信側の構成を示しており、
1、2、3はそれぞれエンコーダのA、B、C相入力、
4は送出コード変換器、5は論理“1”入力、6、7、
8、9はパラレル信号、10は論理“0”入力、11は
パラレル−シリアル変換器、12aはシリアル出力であ
る。
1、2、3はそれぞれエンコーダのA、B、C相入力、
4は送出コード変換器、5は論理“1”入力、6、7、
8、9はパラレル信号、10は論理“0”入力、11は
パラレル−シリアル変換器、12aはシリアル出力であ
る。
【0010】図1(b)は受信側の構成を示しており、
12bはシリアル入力、14はシリアル−パラレル変換
器、15、16、17、18はパラレル信号、19は再
生コード変換器、20、21、22はそれぞれエンコー
ダのA、B、C相出力である。
12bはシリアル入力、14はシリアル−パラレル変換
器、15、16、17、18はパラレル信号、19は再
生コード変換器、20、21、22はそれぞれエンコー
ダのA、B、C相出力である。
【0011】モータ位置に対する矩形波信号A、B、C
相が図3のような関係にあるインクリメンタルエンコー
ダの場合、A、B、C相の論理の組み合わせは、モータ
位置31の場合“110”、モータ位置32の場合“0
10”、モータ位置33の場合“000”、モータ位置
34の場合“100”、モータ位置35の場合“11
1”となり、任意のモータ位置におけるA、B、C相の
論理の組はこの5種類で表せる。そこで送出コード変換
器4に、(表1)に示すような信号生成ルールを持たせ
ておく。例えばA、B、C相入力の組が“111”の時
はパラレル信号“1111”を出力する。この場合パラ
レル−シリアル変換器11の入力は、前記パラレル信号
“1111”の前に論理“1”、後に論理“0”を加え
た“111110”となるので、シリアル出力12は6
ビットシリアルデータ“111110”となる。上記動
作を一周期として連続的に行うことにより、エンコーダ
のA、B、C相の状態を1つの信号として送信できる。
また、このシリアル出力は必らず“1”で始まり、
“0”で終わる6ビットの繰り返しとなる。
相が図3のような関係にあるインクリメンタルエンコー
ダの場合、A、B、C相の論理の組み合わせは、モータ
位置31の場合“110”、モータ位置32の場合“0
10”、モータ位置33の場合“000”、モータ位置
34の場合“100”、モータ位置35の場合“11
1”となり、任意のモータ位置におけるA、B、C相の
論理の組はこの5種類で表せる。そこで送出コード変換
器4に、(表1)に示すような信号生成ルールを持たせ
ておく。例えばA、B、C相入力の組が“111”の時
はパラレル信号“1111”を出力する。この場合パラ
レル−シリアル変換器11の入力は、前記パラレル信号
“1111”の前に論理“1”、後に論理“0”を加え
た“111110”となるので、シリアル出力12は6
ビットシリアルデータ“111110”となる。上記動
作を一周期として連続的に行うことにより、エンコーダ
のA、B、C相の状態を1つの信号として送信できる。
また、このシリアル出力は必らず“1”で始まり、
“0”で終わる6ビットの繰り返しとなる。
【0012】
【表1】
【0013】一方受信側において、シリアル−パラレル
変換器14は、シリアル入力12b(すなわちパラレル
−シリアル変換器11のシリアル出力12a)が論理
“0”から論理“1”になったビットをスタートビット
として6ビット分をパラレル変換し、前記1ビットづつ
取り除いた4ビットをパラレル信号15、16、17、
18として出力する。例えば、シリアル入力13が“1
11110”の場合、パラレル信号15、16、17、
18は“1111”となる。再生コード変換器19は送
出コード変換器4の持つ信号生成ルール(表1)を逆に
用いて、前記4ビットのパラレル信号15、16、1
7、18より3つのエンコーダ信号20、21、22を
出力する。例えば、パラレル信号15、16、17、1
8が“1111”の場合、(表1)よりエンコーダ信号
出力20、21、22は“111”となる。上記動作が
繰り返されることによって、エンコーダのA、B、C相
が連続的に出力される。
変換器14は、シリアル入力12b(すなわちパラレル
−シリアル変換器11のシリアル出力12a)が論理
“0”から論理“1”になったビットをスタートビット
として6ビット分をパラレル変換し、前記1ビットづつ
取り除いた4ビットをパラレル信号15、16、17、
18として出力する。例えば、シリアル入力13が“1
11110”の場合、パラレル信号15、16、17、
18は“1111”となる。再生コード変換器19は送
出コード変換器4の持つ信号生成ルール(表1)を逆に
用いて、前記4ビットのパラレル信号15、16、1
7、18より3つのエンコーダ信号20、21、22を
出力する。例えば、パラレル信号15、16、17、1
8が“1111”の場合、(表1)よりエンコーダ信号
出力20、21、22は“111”となる。上記動作が
繰り返されることによって、エンコーダのA、B、C相
が連続的に出力される。
【0014】次に、受信側で断線検出を行う場合につい
て図2を用いて説明する。同図において23は断線検出
器、24は断線検出出力である。上記に説明したよう
に、シリアル出力12aは“1”から始まり“0”で終
わる6ビットの繰り返しであるから、信号線が断線して
いなければシリアル入力12bに“000000”とい
うデータは含まれない。したがって断線検出器23は、
受信したシリアルデータ中に“000000”というデ
ータが観測された時に断線したと判断し、断線検出出力
24より論理“1”(断線検出)を出力する。
て図2を用いて説明する。同図において23は断線検出
器、24は断線検出出力である。上記に説明したよう
に、シリアル出力12aは“1”から始まり“0”で終
わる6ビットの繰り返しであるから、信号線が断線して
いなければシリアル入力12bに“000000”とい
うデータは含まれない。したがって断線検出器23は、
受信したシリアルデータ中に“000000”というデ
ータが観測された時に断線したと判断し、断線検出出力
24より論理“1”(断線検出)を出力する。
【0015】以上のように本実施例によれば、3つのエ
ンコーダ信号を1本の信号線で送信することが可能であ
り、かつ信号線の断線を検出することができる。
ンコーダ信号を1本の信号線で送信することが可能であ
り、かつ信号線の断線を検出することができる。
【0016】本実施例では送出コード変換器4のルール
が(表1)の場合についてのみ説明したが、同表に示す
エンコーダ信号の論理とパラレル信号の組み合わせは全
部で5×4×3×2×1=120通り存在し、いずれの
場合も送出コード変換器4と再生コード変換器19の持
つ組み合わせを同じものにすれば良い。また、本実施例
では図3のようにC相の論理“1”の位置が、A相、B
相の論理“11”の位置と一致しているエンコーダの場
合を取り上げて説明したが、他の論理“01”、“0
0”、“10”と一致するように設計されたエンコーダ
の場合についても、(表1)のC相入力3(出力22)
の欄を変更するだけでよいことは言うまでもない。更
に、送出コード変換器のパラレル出力信号の前に
“0”、後に“1”を加えた6ビットのパラレル信号を
パラレル−シリアル変換器によってシリアル信号に変換
する構成としてもよい。
が(表1)の場合についてのみ説明したが、同表に示す
エンコーダ信号の論理とパラレル信号の組み合わせは全
部で5×4×3×2×1=120通り存在し、いずれの
場合も送出コード変換器4と再生コード変換器19の持
つ組み合わせを同じものにすれば良い。また、本実施例
では図3のようにC相の論理“1”の位置が、A相、B
相の論理“11”の位置と一致しているエンコーダの場
合を取り上げて説明したが、他の論理“01”、“0
0”、“10”と一致するように設計されたエンコーダ
の場合についても、(表1)のC相入力3(出力22)
の欄を変更するだけでよいことは言うまでもない。更
に、送出コード変換器のパラレル出力信号の前に
“0”、後に“1”を加えた6ビットのパラレル信号を
パラレル−シリアル変換器によってシリアル信号に変換
する構成としてもよい。
【0017】
【発明の効果】以上のように本発明は、エンコーダの3
つの信号A、B、C相を1本の信号線で送信することが
可能となるという効果を奏する。又本発明はパラレル−
シリアル変換器の出力であるシリアルデータ中に“00
0000”というデータが観測された瞬間に断線検出信
号を出力する断線検出器を備えることによって信号線の
断線検出を行える。
つの信号A、B、C相を1本の信号線で送信することが
可能となるという効果を奏する。又本発明はパラレル−
シリアル変換器の出力であるシリアルデータ中に“00
0000”というデータが観測された瞬間に断線検出信
号を出力する断線検出器を備えることによって信号線の
断線検出を行える。
【図1】本発明の実施例を示すブロック図であって、
(a)は送信側を、(b)は受信側を夫々示す。
(a)は送信側を、(b)は受信側を夫々示す。
【図2】受信側で断線検出を行う場合の一実施例を示す
ブロック図である。
ブロック図である。
【図3】モータ位置とエンコーダの矩形波信号A、B、
C相の関係を示すグラフである。
C相の関係を示すグラフである。
4 送出コード変換器 11 パラレル−シリアル変換器 14 シリアル−パラレル変換器 19 再生コード変換器 23 断線検出器
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01D 5/00 - 5/62
Claims (2)
- 【請求項1】 1個のインクリメンタルエンコーダから
出力される3つの矩形波信号A、B、C相のエンコーダ
信号を通信する装置において、送信側は前記矩形波信号
A、B、C相を入力とし、それらの論理“0”と“1”
の組み合わせパターンに応じて4ビットのパラレル信号
“0000”、“1000”、“1100”、“111
0”、“1111”を出力する送出コード変換器と、送
出コード変換器のパラレル出力信号の前に“1”、後に
“0”を加えるか、又は前に“0”、後に“1”を加え
た6ビットのパラレル信号をシリアル信号に変換するパ
ラレル−シリアル変換器とを有し、受信側はパラレル−
シリアル変換器の出力であるシリアル信号を6ビットパ
ラレル信号に変換し、前後1ビットづつを取り除いた4
ビットを出力するシリアル−パラレル変換器と、シリア
ル−パラレル変換器の出力である4ビットパラレル信号
を入力とし、そのパターンに応じてエンコーダ矩形波信
号A、B、C相を出力する再生コード変換器とを有する
ことを特徴とするエンコーダ信号の通信装置。 - 【請求項2】 パラレル−シリアル変換器の出力である
シリアルデータ中に“000000”というデータが観
測された瞬間に断線検出信号を出力する断線検出器を備
えた請求項1記載のエンコーダ信号の通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4242979A JP3058768B2 (ja) | 1992-09-11 | 1992-09-11 | エンコーダ信号の通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4242979A JP3058768B2 (ja) | 1992-09-11 | 1992-09-11 | エンコーダ信号の通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0694480A JPH0694480A (ja) | 1994-04-05 |
JP3058768B2 true JP3058768B2 (ja) | 2000-07-04 |
Family
ID=17097090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4242979A Expired - Fee Related JP3058768B2 (ja) | 1992-09-11 | 1992-09-11 | エンコーダ信号の通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3058768B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5317454B2 (ja) * | 2007-09-25 | 2013-10-16 | 株式会社東芝 | 異常検出装置、及びこれを備える磁気共鳴イメージング装置 |
JP6365334B2 (ja) * | 2015-02-09 | 2018-08-01 | 株式会社デンソー | モータ制御装置 |
-
1992
- 1992-09-11 JP JP4242979A patent/JP3058768B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0694480A (ja) | 1994-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004513532A5 (ja) | ||
GB1210563A (en) | Data conversion circuit | |
JP3058768B2 (ja) | エンコーダ信号の通信装置 | |
JPH039638A (ja) | 高速回線データ送信方式 | |
JPH02179046A (ja) | 信号符号化方式 | |
JPH01157284A (ja) | サーボモータの信号伝送装置 | |
JPS6333818B2 (ja) | ||
JPH0734559B2 (ja) | ディジタル伝送方式 | |
JP2555582B2 (ja) | Cmi符号誤り検出回路 | |
JP2677274B2 (ja) | 可変長シリアルデータ通信方式 | |
JPH0548657A (ja) | シリアル伝送方式 | |
JPH04316126A (ja) | 符号変換装置 | |
JPS63146629A (ja) | デ−タ伝送装置 | |
JPS61201534A (ja) | 衝突検出機能付き送受信装置 | |
JPS6312630Y2 (ja) | ||
JPS61101142A (ja) | デ−タ保護回路 | |
JP2981332B2 (ja) | フレーム同期方法 | |
JPH0746802B2 (ja) | フレ−ム同期回路 | |
JPH03175754A (ja) | 光データリンク | |
JPH067601Y2 (ja) | ビットエラーレート検出回路 | |
JPS6044876B2 (ja) | 遠方監視制御システム | |
JPH0638569A (ja) | エンコーダ信号伝送装置 | |
JPS6057750A (ja) | 非同期転送方式 | |
JPH06197109A (ja) | データ通信装置 | |
JPH0792878B2 (ja) | エンコーダ異常伝達方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |