JP3034903B2

JP3034903B2 - 画像データ書き込み方式

Info

Publication number: JP3034903B2
Application number: JP02109880A
Authority: JP
Inventors: 秀俊山田; 達夫長崎
Original assignee: Olympus Optic Co Ltd
Current assignee: Olympus Corp
Priority date: 1989-04-26
Filing date: 1990-04-25
Publication date: 2000-04-17
Anticipated expiration: 2015-04-17
Also published as: JPH0348588A; DE4012673A1; DE4012673C2; US5057924A

Description

【発明の詳細な説明】［産業上の利用分野］本発明はディジタル化された画像データを電子カメラ
に適用された記録装置に書込む画像データ書き込み方式
に関する。

［従来の技術］従来、電子スチルカメラは、第５図に示すようにCCD
等の固体撮像素子１を用いてレンズ２により投影された
光像が電気信号に変換される。この信号はアンプ3,プロ
セス回路４等により所望の処理をした後、記録装置とし
ての信号記録部５に記録される。この信号記録部５は、
磁気ディスク,ICメモリ等の記録媒体を備え、この記録
媒体に上記信号が記録される。特に、上記記録媒体をIC
メモリ，強誘電体メモリ等の固体メモリ素子とした場合
には、得られた映像信号はA/D変換器６によりデジタル
信号に変換してから信号記録部５により記録が行われ
る。この信号記録部５は、電子スチルカメラの撮像部本
体７と着脱可能に構成されている。

［発明が解決しようとする課題］上記電子スチルカメラの信号記録部５に用いられる固
体メモリ素子としては、スタティックランダムアクセス
メモリ（SRAM）あるいは電気的消去可能なプログラムブ
ルリードオンリメモリ（EEPROM）等が用いられる。特に
EEPROMは不揮発型であるので信号記録部５内にバックア
ップ電源を用いることなく長時間の記録が行なえるとい
う点で優れている。

しかし、このEEPROMは書込みの速度が1ms/1ビット
（１秒当り1Kビット）程度と遅い。そのため電子スチル
カメラに用いて映像信号の記録を行なう場合に、１枚の
スチル画像（約2Mビット）を記録するために、符号化等
による信号圧縮処理を施しても、数百秒程度の時間を必
要とする。従って、電子スチルカメラの信号記録部５の
記録媒体に上記EEPROMを用いた場合、１回の撮影後、次
の撮影まで所定時間（信号記録のための）待機する必要
があり、連続撮影を行なう連写モードに対応することが
できないという欠点がある。

この欠点を解決するため、米国特許第4,803,554号に
開示されているように、電子スチルカメラ内にDRAM等の
高速のバッファメモリを備えて連続撮影を可能にするこ
とも考えられる。しかし、これには極めて大容量のバッ
ファメモリが必要であり、回路規模が大きくなり、装置
全体としてのコストも高くなるという問題がある。

そこで、この発明は上記欠点を解決し、短時間でデジ
タル化された画像データを記録できる画像データ書き込
み方式を提供することを目的とする。

［課題を解決するための手段及び作用］上記課題を解決し、目的を達成するこの発明は、ディ
ジタル化された画像データを電子カメラに適用される記
録装置に書き込む画像データ書き込み方式であって、並
列の複数ビットの入力を受ける入力端と書き込みアドレ
スを設定するための信号を受けるアドレス入力端とを有
する複数のメモリを適用し、該入力端に供給される並列
の複数ビットの画像データを上記アドレス入力端に供給
された信号よって指定されるアドレスに格納するように
構成し、上記電子カメラからシリアル態様の信号として
供給される画像データをパラレル態様の信号による画像
データに変換して上記メモリの当該入力端に供給するた
めの変換回路を備え、上記変換回路に上記電子カメラか
らシリアル態様の信号として供給される画像データがパ
ラレル態様の信号による画像データに変換されて所定バ
イトのパラレル画像データが得られる毎に当該所定バイ
トのパラレル態様の信号による画像データを一括して各
対応する上記メモリに書込むように制御するようにした
ことを特徴とする画像データ書き込み方式というもので
ある。

このように、画像データを所定バイト毎に一括して、
言わばブロック単位で、各対応するメモリに書込むよう
に制御することで、容量が大きいデータが短時間で記録
される。

［実施例］以下、実施例に基いて、この発明を詳細に説明する。

第１図はこの発明の実施例に係る回路構成を示す図で
ある。記録装置10内には、S/P変換機能を備えた８個の
変換回路11a,11b…11hと、メモリ素子としてEEPROMから
なる８個のメモリ12a,12b…12hと、このメモリへの信号
の入出力を制御するメモリ制御回路13とが設けられてい
る。上記S/P変換回路11a,11b…11hの一方の端子はシリ
アルにそれぞれ記録装置10の入出力端子D0〜D7に接続さ
れ、他方の端子はそれぞれパラレルに上記メモリ12a,12
b…12hに接続されている。このメモリ12は、上記変換回
路11の他に、さらに、記録装置10のアドレス端子A0〜A1
8と、メモリ制御回路13とが、それぞれシリアルに接続
されている。上記メモリ制御回路13は、記録装置10のラ
イトイネーブル端子WEと、アウトプットイネーブル端子
OEが接続されている。

以上の構成において、画像信号の記録が行われる場合
について説明する。電子スチルカメラ本体（図示せず）
から画像信号がシリアルに入出力端子D0〜D7に送られて
くる。このシリアルに転送された画像信号は、８個の変
換回路11a〜11hにより各変換回路毎に８ビットのパラレ
ル信号に変換されて、変換回路11a〜11hから同時にメモ
リ12a〜12hに送られる。一方、上記メモリ12a〜12hに
は、アドレス端子A0〜A18から入力されるメモリアドレ
ス信号と、WE端子から入力されるライトイネーブル信号
が、画像信号の転送に同期して入力される。

このときの画像信号をメモリ12に書込むタイミングを
第２図を用いて説明する。

電子スチルカメラからの画像信号D0〜D7が時系列に1,
2,3…の番号で示されるように順次送られる。これが８
バイト送られた時点でメモリ書込み信号が送られ、８バ
イト（８ビット×８個＝64ビット）の画像信号が、変換
回路11a〜11hからメモリ12a〜12hに送られる。そして、
この８バイトの画像信号は、アドレス信号が１で示され
る期間設定されているアドレスA0〜A18の値に応じてメ
モリ12への書込みが行なわれる。引き続き、D0〜D7が9,
10,…16までの８バイトが送られた時点で次のメモリア
ドレス（２の期間で設定されている値）への書込みが行
なわれる。以後、同様にして８バイト毎にメモリ書込み
が続けられる。

次に、この記録装置10に記録された画像信号を読み出
す場合について説明する。

電子スチルカメラ等の再生装置（図示せず）からOE端
子を介して、メモリ制御回路13にアウトプットイネーブ
ル信号が加えられる。このアウトプットイネーブル信号
に応じて、記録されている画像信号が８ビットのパラレ
ルの信号として各メモリ12から変換回路11に出力され
る。この変換回路11は読みだしの場合にはパラレルシリ
アル変換器として動作し、メモリ12から出力された８ビ
ットのパラレル信号を１ビットのシリアル信号に変換し
て、順次入出力端子D0〜D7から出力する。

このように、この実施例によれば、画像信号が８個の
メモリにそれぞれ８ビットずつ同時に書込まれる。その
ため、シリアルパラレル変換を行なわない場合と比較し
て、メモリへの書込み時間を1/8に短縮することができ
る。

また、メモリに記録された画像信号を読み出す場合も
８個のメモリに記録された画像信号を８ビットずつ同時
に読み出すので、書込みと同様に、時間を1/8に短縮す
ることができる。

さらに、メモリに不揮発性メモリであるEEPROMを用い
ているので記録装置内にバックアップ電源を設ける必要
がない。

第３図は、この発明に係る他の記録装置20の回路構成
を示す構成図である。

この第３図の回路構成が既述の第１図のものと異なる
点は、変換回路24をメモリ素子21内に集積し、このメモ
リ素子を記録装置20内に複数個設けた点である。記録装
置20内に設けられた複数のメモリ21a,21b…内には、そ
れぞれメモリセルアレイ22,アドレスレコーダ23ととも
に変換回路24が集積されている。この変換回路24は画像
信号の書込み時にはシリアルパラレル変換器として動作
し、入出力端子D0〜D7が変換回路24を介して、それぞれ
対応するメモリセル22に接続される。また、画像信号の
読み出し時には、上記変換回路はパラレルシリアル変換
器として動作し、複数のメモリセルから出力されるパラ
レル信号を高速のシリアル信号として出力する。

なお、第３図において、アドレス端子A19〜A21には、
複数のメモリ21a,21b…の内１つのメモリを選択するた
めの信号が入力され、他の端子には第１図について上述
したものと同様の信号が入力される。

この第３図の回路構成によれば変換回路24がメモリ21
内に集積されているのでパラレル変換のビット数を増し
てもメモリの端子数に制限されることがないので、大幅
な書き込み時間の低減を計ることができる。

第４図はこの発明に係る画像データ書き込み方式を電
子スチルカメラを含む系として説明する説明図である。
図に示すように、電子スチルカメラ本体100には、レン
ズ101からの被写体像を電気信号に変換して画像信号を
出力するCCDイメージセンサ102が設けられている。ま
た、シーケンサ103に内蔵されたマイクロプログラムに
より生成されたシーケンスパルスに応じて各部の制御信
号を発生する信号発生器104、CCDイメージセンサ102か
らの画像信号を抽出するサンプル＆ホールド回路105、
画像信号に各種の処理を施すプロセス回路106、処理さ
れた信号をデジタル信号に変換するA/D変換器107、19ビ
ットカウンタ108、1/8分周器109がそれぞれ設けられて
いる。上記A/D変換器107の出力は記録装置10内の変換部
10aに入力され、19ビットカウンタ108の出力は記録装置
10内のメモリ部10bに入力され、さらに、1/8分周器109
からのクロック信号はメモリ制御回路13に入力されるよ
うにそれぞれ端子を介して接続されている。また、上記
シーケンサ103には、電子スチルカメラ本体100のシャッ
タ（図示せず）に連動するトリガースイッチ110が接続
されている。

次にこの電子スチルカメラの各部の動作について説明
する。このトリガースイッチ110が押圧されることによ
り、電子スチルカメラ本体100の撮影動作が開始され
る。また、シーケンサ103はマイクロプログラムを内蔵
して所定のシーケンスパルスを生成することができる。
従って、トリガースイッチ110が押圧されて、撮影が開
始されるとともにシーケンサ103から活性化されたイネ
ーブル信号が信号発生器104に供給されることになる。

上記イネーブル信号に応じて駆動される上記信号発生
器104は、レンズ101からの投影光像を受けるCCDイメー
ジセンサ102にドライブパルスを供給する。これによ
り、CCDイメージセンサ102から画像信号が出力される。

この画像信号はサンプル＆ホールド回路105におい
て、上記信号発生器104から供給されるクロックに同期
してサンプリングされる。上記サンプルアンドホールド
回路105からのサンプリング出力は次段のプロセス回路1
06においてブランキング信号の混合、ガンマ補正および
ホワイトクリッピングなどの処理がなされた後、A/D変
換器107に供給される。ここで、A/D変換器107は、上記
各処理が施されたプロセス回路106からのアナログ出力
を、上記信号発生器104から供給されるクロックに同期
して、この場合D0〜D7の８ビットのデジタル信号に変換
してそれぞれの端子から出力する。

一方、上記シーケンサ103からのイネーブル信号に応
じて19ビットカウンタ108も動作を開始する。ここで、1
9ビットカウンタ108に供給されるクロックは上記信号発
生器104から上記A/D変換器107に供給するクロックを1/8
分周器109で1/8に分周したクロックである。

従って、この19ビットカウンタ108からの出力A0〜A18
は、上記A/D変換器107から８バイトの出力が生じる毎に
１ステップだけカウントアップしたものとなる。

ところで、上記A/D変換器107からの８ビットのデジタ
ル信号は記録装置10にて複数の系統に変換して記憶すべ
く、前述したように各ビットごとに対応した複数（この
場合８個）の変換回路を備えている変換部10aに供給さ
れる。ここで、記録装置10は前述したように上記複数の
変換回路に対応した複数（この場合８個）のメモリを備
えたメモリ部10bを含んでいる。

また、上記19ビットカウンタ10の出力A0〜A18は上記
記録装置10のメモリ部10bに置ける各メモリのアドレス
信号として供給されている。

なお、上記1/8分周器109から出力されるクロックは、
後述するように上記記録装置10のメモリ部10bを制御す
るメモリ制御回路13にライトイネーブル（WE）信号とし
て供給されており、上記アドレス信号が変化するたびに
WE信号が出力されてメモリ部10bへの書き込みが行われ
ることになる。

この実施例によれば、メモリへの画像信号の書込み、
読み出し時間を短縮することのできる記録装置を電子ス
チルカメラの記録部に適用したことにより、連続撮影を
行う連写モードに対応することが可能になる。

以上、実施例に基いてこの発明を説明したが、この発
明は実施例に限定されるものではなく要旨を変更しない
範囲で種々の変形変更が可能である。

例えば、上記実施例では８ビットのS/P変換を行って
いるため、書き込み時間も1/8であるが、S/P変換のビッ
ト数は適宜設定可能であり、16ビットのS/P変換器を用
いれば、1/16の書き込み時間とすることができるという
ように、ビット数が大きいほど、書き込み時間を短縮す
ることができる。また、上記実施例ではメモリ素子外ま
たはメモリ素子内のいずれか一方のみに変換回路を設け
ているが、メモリ素子内外の両方に変換回路を設けても
よい。このようにメモリ素子の内外にそれぞれ変換回路
を設けて、例えば、素子外の変換器で１ビットを８ビッ
トに、素子内の変換器で１ビットを64ビットに変換する
ものとする。電子スチルカメラの静止画１画面は約2Mビ
ットのデータからなり、これをDPCM等の符号化回路で1/
4に圧縮し、0.5Mビットすなわち64kバイトのデータ量と
して、上記の変換を行なうと 65536÷８÷64＝128 となり、128回のメモリ書込みサイクルで１枚の画像記
録を行なうことになる。EEPROMの書込み速度は通常1ms
程度であり、0.128秒で書込みが完了し、静止画のカメ
ラとしては十分な撮影速度を得ることができる。

［発明の効果］この発明によれば、記録装置に用いるメモリ素子がEE
PROMのように書込み速度が遅いメモリ素子である場合で
も、信号を多系統の信号に変換する変換回路を設けたこ
とで、映像信号が複数のメモリ素子に同時に記録される
ので、書込み時間を短縮することのできる記録装置を提
供することができる。また、電子スチルカメラにこの方
式を適用することで、連続撮影を行う連写モードに対応
することができる。

【図面の簡単な説明】

第１図はこの発明の実施例に係る記録装置の回路構成を
示す構成図、第２図はこの実施例において画像信号をメ
モリに書込むタイミングを説明するための説明図、第３
図はこの発明に係る他の記録装置の回路構成を示す構成
図、第４図はこの発明に係る画像データ書き込み方式を
電子スチルカメラを含む系として説明するための説明
図、第５図は従来の記録装置を用いた電子スチルカメラ
の構成を説明するための図である。 5,10,20……記録装置 11,24……変換回路、 12,21……メモリ素子 13……メモリ制御回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/91 - 5/956 H04N 5/907 H04N 5/781

Claims

(57)【特許請求の範囲】

【請求項１】ディジタル化された画像データを電子カメ
ラに適用された記録装置に書き込む画像データ書き込み
方式であって、並列の複数ビットの入力を受ける入力端と書き込みアド
レスを設定するための信号を受けるアドレス入力端とを
有する複数のメモリを適用し、該入力端に供給される並
列の複数ビットの画像データを上記アドレス入力端に供
給された信号よって指定されるアドレスに格納するよう
に構成し、上記電子カメラからシリアル態様の信号として供給され
る画像データをパラレル態様の信号による画像データに
変換して上記メモリの当該入力端に供給するための変換
回路を備え、上記変換回路に上記電子カメラからシリアル態様の信号
として供給される画像データがパラレル態様の信号によ
る画像データに変換されて所定バイトのパラレル画像デ
ータが得られる毎に当該所定バイトのパラレル態様の信
号による画像データを一括して各対応する上記メモリに
書込むように制御するようにしたことを特徴とする画像
データ書き込み方式。