JPH0348588A

JPH0348588A - 画像データ書き込み方式

Info

Publication number: JPH0348588A
Application number: JP2109880A
Authority: JP
Inventors: Hidetoshi Yamada; 秀俊山田; Tatsuo Nagasaki; 達夫長崎
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1989-04-26
Filing date: 1990-04-25
Publication date: 1991-03-01
Anticipated expiration: 2015-04-17
Also published as: JP3034903B2; DE4012673A1; DE4012673C2; US5057924A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、信号を記録するメモリ部と、このメモリ部
を制御する制御回路とを備えた記録装置および、この記
録装置を用いて静止画像を電気信号に変換して記録する
電子スチルカメラに関する。

［従来の技術］従来、電子スチルカメラは、第５図に示すようにＣＯＤ
等の固体撮像素子１を用いてレンズ２により投影された
光像が電気信号に変換される。この信号はアンプ３．プ
ロセス回路４等により所望の処理をした後、記録装置と
しての信号記録部５に記録される。この信号記録部５は
、磁気ディスク、ＩＣメモリ等の記録媒体を備え、この
記録媒体に上記信号が記録される。特に、上記記録媒体
をＩＣメモリ、強誘電体メモリ等の固体メモリ素子とし
た場合には、得られた映像信号はＡ／Ｄ変換器６により
デジタル信号に変換してから信号記録部５により記録が
行われる。この信号記録部５は、電子スチルカメラの撮
像部本体７と着脱可能に構成されている。

［発明が解決しようとする課題］上記電子スチルカメラの信号記録部５に用いられる固体
メモリ素子としては、スタティックランダムアクセスメ
モリ（ＳＲＡＭ）あるいは電気的消去可能なプログラマ
ブルリードオンリメモリ（ＥＥＰＲＯＭ）等が用いられ
る。特にＥＥＰＲＯＭは不揮発型であるので信号記録部
５内にバックアップ電源を用いることなく長時間の記録
が行なえるという点で優れている。

しかし、このＥＥＦＲＯＭは書込みの速度が１ｍｓ／１
ビット（１秒当りＩＫビット）程度と遅い。そのため電
子スチルカメラに用いて映像信号の記録を行なう場合に
、１枚のスチル画像（約２Ｍビット）を記録するために
、符号化等による信号圧縮処理を施しても、数百秒程度
の時間を必要とする。従って、電子スチルカメラの信号
記録部５の記録媒体に上記Ｅ　Ｅ　Ｐ　ＲＯＭを用いた
場合、１回の撮影後、次の撮影まで所定時間（信号記録
のための）待機する必要があり、連続撮影を行なう連写
モードに対応することができないという欠点がある。

この欠点を解決するため、米国特許第４．８０３，５５
４号に開示されているように、電子スチルカメラ内にＤ
ＲＡＭ等の高速のバッファメモリを備えて連続撮影を可
能にすることも考えられる。しかし、これには極めて大
容量のバッファメモリが必要であり、回路規模が大きく
なり、装置全体としてのコストも高（なるという問題が
ある。

そこで、この発明は上記欠点を解決し、短時間でデジタ
ル化された映像信号を記録できる記録装置および連続撮
影が可能な電子スチルカメラを提供することを目的とす
る。

［課題を解決するための手段及び作用］上記課題を解決
し、目的を達成するために、この発明は、デジタル化さ
れた映像信号を記録するメモリ素子と、このメモリ素子
を制御する制御回路とを備えた記録装置において、人力
される信号を複数系統の信号に変換する変換回路とを備
えたものである。上記変換回路としては、シリアルパラ
レル（Ｓ／Ｐ）変換器またはデコーダ回路を用いること
ができる。

このように、信号を多系統の信号に変換する回路を設け
ることで、映像信号が複数のメモリ素子に同時に短時間
で記録される。

［実施例］以下、実施例に基いて、この発明の詳細な説明する。

第１図はこの発明による記録装置の第１実施例の回路構
成を示す図である。この記録装置１０内には、Ｓ／Ｐ変
換機能を備えた８個の変換回路１１ａ、ｌｌｂ・・・ｌ
ｌｈと、メモリ素子としてＥＥＦＲＯＭからなる８個の
メモリ１２ａ、１２ｂ・・・１２ｈと、このメモリへの
信号の入出力を制御するメモリ制御回路１３とが設けら
れている。上記Ｓ／Ｐ変換回路１１ａ、１１ｂ・・４１
ｈの一方の端子はシリアルにそれぞれ記録装置１０の入
出力端子ＤＯ〜Ｄ７に接続され、他方の端子はそれぞれ
パラレルに上記メモリ１２ａ、１２ｂ・・・１２ｈに接
続されている。このメモリ１２は、上記変換回路１１の
他に、さらに、記録装置１０のアドレス端子ＡＯ〜Ａ１
８と、メモリ制御回路１３とが、それぞれシリアルに接
続されている。上記メモリ制御回路１３は、記録装置１
０のライトイネーブル端子ＷＥと、アウトプットイネー
ブル端子ＯＥが接続されている。

以上の構成において、画像信号の記録が行われる場合に
ついて説明する。電子スチルカメラ本体（図示せず）か
ら画像信号がシリアルに入出力端子Ｄ　Ｏ−Ｄ　７に送
られてくる。このシリアルに転送された画像信号は、８
個の変換回路１１ａ〜１１ｈにより各変換回路毎に８ピ
ツトのパラレル信号に変換されて、変換回路１１ａ〜ｌ
ｌｈから同時にメモリ１２ａ〜１２ｈに送られる。一方
、上記メモリ１２ａ〜１２ｈには、アドレス端子ＡＯ〜
Ａ１８から入力されるメモリアドレス信号と、ＷＥ端子
から入力されるライトイネーブル信号が、画像信号の転
送に同期して入力される。

このときの画像信号をメモリ１２に書込むタイミングを
第２図を用いて説明する。

電子スチルカメラからの画像信号ＤＯ〜Ｄ７が時系列に
１．２．３・・・の番号で示されるように順次送られる
。これが８バイト送られた時点でメモリ書込み信号が送
られ、８バイト（８ビット×８個＝６４ビット）の画像
信号が、変換回路１１ａ〜ｌｌｈからメモリ１２ａ〜１
２ｈに送られる。

そして、この８バイトの画像信号は、アドレス信号が１
で示される期間設定されているアドレスＡＯ〜Ａ１８の
値に応じてメモリ１２への書込みが行なわれる。引き続
き、ＤＯ〜Ｄ７が９，１０゜・・・１６までの８バイト
が送られた時点で次のメモリアドレス（２の期間で設定
されている値）への書込みが行なわれる。以後、同様に
して８バイト毎にメモリ書込みが続けられる。

次に、この記録装置１０に記録された画像信号。

を読み出す場合について説明する。

電子スチルカメラ等の再生装置（図示せず）からＯＥ端
子を介して、メモリ制御回路１３にアウトプットイネー
ブル信号が加えられる。このアウトプットイネーブル信
号に応じて、記録されている画像信号が８ビツトのパラ
レルの信号として各メモリ１２から変換回路１１に出力
される。この変換回路１１は読みだしの場合にはパラレ
ルシリアル変換器として動作し、メモリ１２から出力さ
れた８ビツトのパラレル信号を１ビツトのシリアル信号
に変換して、順次入出力端子ＤＯ〜Ｄ７から出力する。

このように、この実施例によれば、画像信号が８個のメ
モリにそれぞれ８ビツトずつ同時に書込まれる。そのた
め、シリアルパラレル変換を行なわない場合と比較して
、メモリへの書込み時間を１／８に短縮することができ
る。

また、メモリに記録された画像信号を読み出す場合も８
個のメモリに記録された画像信号を８ビツトずつ同時に
読み出すので、書込みと同様に、時間を１／８に短縮す
ることができる。

さらに、メモリに不揮発性メモリであるＥＥＦＲＯＭを
用いているので記録装置内にバックアップ電源を設ける
必要がない。

第３図は、この発明の第２実施例の記録装置２０の回路
構成を示す構成図である。

この第２実施例が、第１実施例と異なる点は、変換回路
２４をメモリ素子２１内に集積し、このメモリ素子を記
録装置２０内に複数個設けた点である。記録装置２０内
に設けられた複数のメモリ２１ａ、２１ｂ・・・内には
、それぞれメモリセルアレイ２２．アドレスレコーダ２
３とともに変換回路２４が集積されている。この変換回
路２４は画像信号の書込み時にはシリアルパラレル変換
器として動作し、入出力端子ＤＯ〜Ｄ７が変換回路２４
を介して、それぞれ対応するメモリセル２２に接続され
る。また、画像信号の読み出し時には、上記変換回路は
パラレルシリアル変換器として動作し、複数のメモリセ
ルから出力されるパラレル信号を高速のシリアル信号と
して出力する。

なお、第３図において、アドレス端子Ａ１９〜Ａ２１に
は、複数のメモリ２１ａ、２１ｂ・・・の内１つのメモ
リを選択するための信号が入力され、他の端子には第１
実施例と同様の信号が入力される。

この第２実施例によれば変換回路２４がメモリ２１内に
集積されているのでパラレル変換のビット数を増しても
メモリの端子数に制限されることがないので、大幅な書
込み速度の低減を計ることができる。

第４図はこの発明による記録装置を電子スチルカメラに
適用した実施例を説明する説明図である。

図に示すように、電子スチルカメラ本体１ｏＯには、レ
ンズ１０１からの被写体像を電気信号に変換して画像信
号を出力するＣＣＤイメージセンサ１０２が設けられて
いる。また、シーケンサ１０３に内蔵されたマイクロプ
ログラムにより生成されたシーケンスパルスに応じて各
部の制御信号を発生する信号発生器１０４、ＣＣＤイメ
ージセンサ１０２からの画像信号を抽出するサンプル及
ホールド回路１０５、画像信号に各種の処理を施すプロ
セス回路１０６、処理された信号をデジタル信号に変換
するＡ／Ｄ変換器１０７．１９ビツトカウンタ１０８．
１／８分周器１０９がそれぞれ設けられている。上記Ａ
／Ｄ変換器１０７の出力は記録装置１０内の変換部１０
ａに入力され、１９ビツトカウンタ１０８の出力は記録
装置１ｏ内のメモリ部１０ｂに入力され、さらに、１／
８分周器１０９からのクロック信号はメモリ制御回路１
３に入力されるようにそれぞれ端子を介して接続されて
いる。また、上記シーケンサ１０３には、電子スチルカ
メラ本体１００のシャッタ（図示せず）に連動するトリ
ガースイッチ１１０が接続されている。

次にこの電子スチルカメラの各部の動作について説明す
る。このトリガースイッチ１１０が押圧されることによ
り、電子スチルカメラ本体１００の撮影動作が開始され
る。また、シーケンサ１゜３はマイクロプログラムを内
蔵して所定のシーケンスパルスを生成することができる
。従って、トリガースイッチ１１０が押圧されて、撮影
が開始されるとともにシーケンサ１０３から活性化され
たイネーブル信号が信号発生器１０４に供給されること
になる。

上記イネーブル信号に応じて駆動される上記信号発生器
１０４は、レンズ１０１からの投影光像ヲ受げるＣＣＤ
イメージセンサ１０２にドライブパルスを供給する。こ
れにより、ＣＣＤイメージセンサ１０２から画像信号が
出力される。

この画像信号はサンプル＆ホールド回路１０５において
、上記信号発生器１０４から供給されるクロックに同期
してサンプリングされる。上記サンプルアン下ホールド
回路１０５からのサンプリング出力は次段のプロセス回
路１０６においてブランキング信号の混合、ガンマ補正
およびホワイトクリッピングなどの処理がなされた後、
Ａ／Ｄ変換器１０７に供給される。ここで、Ａ／Ｄ変換
器１０７は、上記各処理が施されたプロセス回路１０６
からのアナログ出力を、上記信号発生器１０４から供給
されるクロックに同期して、この場合ＤＯ〜Ｄ７の８ビ
ツトのデジタル信号に変換してそれぞれの端子から出力
する。

一方、上記シーケンサ１０３からのイネーブル信号に応
じて１９ビツトカウンタ１０８も動作を開始する。ここ
で、１９ビツトカウンタ１０８に供給されるクロックは
上記信号発生器１０４から上記Ａ／Ｄ変換器１０７に供
給するクロックを１／８分周器１０９で１／８に分周し
たクロックである。

従って、この１９ビツトカウンタ１０８からの出力ＡＯ
〜Ａ１８は、上記Ａ／Ｄ変換器１０７から８バイトの出
力が生じる毎に１ステツプだけカウントアツプしたもの
となる。

ところで、上記Ａ／Ｄ変換器１０７からの８ビツトのデ
ジタル信号は記録装置１０にて複数の系統に変換して記
憶すべく、前述したように各ビットごとに対応した複数
（この場合８個）の変換回路を備えている変換部１０ａ
に供給される。ここで、記録装置１０は前述したように
上記複数の変換回路に対応した複数（この場合８個）の
メモリを備えたメモリ部１０ｂを含んでいる。

また、上記１９ビツトカウンタ１０の出力ＡＯ〜Ａ１８
は上記記録装置１０のメモリ部１０ｂに置ける各メモリ
のアドレス信号として供給されている。

なお、上記１／８分周器１０９から出力されるクロック
は、後述するように上記記録装置１０のメモリ部１０ｂ
を制御するメモリ制御回路１３にライトイネーブル（Ｗ
Ｅ）信号として供給されており、上記アドレス信号が変
化するたびにＷＥ倍信号出力されてメモリ部１０ｂへの
書き込みが行われることになる。

この実施例によれば、メモリへの画像信号の書込み、読
み出し時間を短縮することのできる記録装置を電子スチ
ルカメラの記録部に適用したことにより、連続撮影を行
う連写モードに対応することが可能になる。

以上、実施例に基いてこの発明を説明したが、この発明
は実施例に限定されるものではなく要旨を変更しない範
囲で種々の変形変更が可能である。

例えば、上記実施例では８ビツトのＳ／Ｐ変換を行って
いるため、書込み速度も１／８であるが、Ｓ／Ｐ変換の
ビット数は適宜設定可能であり、１６ビツトのＳ／Ｐ変
換器を用いれば、１／１６の書込み速度とすることがで
きるというように、ビット数が大きいほど、書込み時間
を短縮することができる。また、上記実施例ではメモリ
素子外またはメモリ素子内のいずれか一方のみに変換回
路を設けているが、メモリ素子内外の両方に変換回路を
設けてもよい。このようにメモリ素子の内外にそれぞれ
変換回路を設けて、例えば、素子外の変換器で１ビツト
を８ピツトに、素子内の変換器で１ビツトを６４ビツト
に変換するものとする。

電子スチルカメラの静止画工画面は約２Ｍビットのデー
タからなり、これをＤＰＣＭ等の符号化回路で１／４に
圧縮し、０．５Ｍビットすなわち６４にバイトのデータ
量として、上記の変換を行なうと６５５３６＋８＋６４＝１２８となり、１２８回のメモリ書込みサイクルで１枚の画像
記録を行なうことになる。Ｅ　Ｅ　Ｐ　ＲＯＭの書込み
速度は通常１ｍｓ程度であり、０．１２８秒で書込みが
完了し、静止画のカメラとしては十分な撮影速度を得る
ことができる。

［発明の効果］この発明によれば、記録装置に用いるメモリ素子がＥＥ
ＰＲＯＭのように書込み速度が遅いメモリ素子である場
合でも、信号を多系統の信号に変換する変換回路を設け
たことで、映像信号が複数のメモリ素子に同時に記録さ
れるので、書込み時間を短縮することのできる記録装置
を提供することができる。また、電子スチルカメラにこ
の記録装置を適用することで、連続撮影を行う速写モー
ドに対応することができる。

【図面の簡単な説明】

第１図はこの発明の第１実施例の記録装置の回路構成を
示す構成図、第２図はこの第１実施例において画像信号
をメモリに書込むタイミングを説明するための説明図、
第３図はこの発明の第２実施例の記録装置の回路構成を
示す構成図、第４図はこの発明の記録装置を電子スチル
カメラに適用した実施例を説明するための説明図、第５
図は従来の記録装置を用いた電子スチルカメラの構成を
説明するための図である。５．１０．２０・・・記録装置１１．２４・・・変換回路、１２．２１・・・メモリ素子１３・・・メモリ制御回路

Claims

【特許請求の範囲】

（１）、デジタル化された映像信号を記録するメモリ部
と、このメモリ部を制御する制御回路とを備えた記録装
置において、入力される信号を複数系統の信号に変換す
る変換回路とを備えたことを特徴とする記録装置。
（２）、上記変換回路が上記メモリ素子内に集積された
ことを特徴とする請求項１記載の記録装置。
（３）、上記メモリ部が電気的に消去可能なプログラマ
ブルリードオンリメモリ（ＥＥＰＲＯＭ）であることを
特徴とする請求項１または２記載の記録装置。
（４）、上記変換回路がシリアル−パラレル変換器であ
ることを特徴とする請求項１記載の記録装置。
（５）、上記変換回路がデコーダ回路であることを特徴
とする請求項１記載の記録装置。
（６）、請求項１記載の記録装置を有する電子スチルカ
メラ。