JP3022912B2 - 記録再生方法及びその装置 - Google Patents
記録再生方法及びその装置Info
- Publication number
- JP3022912B2 JP3022912B2 JP63211559A JP21155988A JP3022912B2 JP 3022912 B2 JP3022912 B2 JP 3022912B2 JP 63211559 A JP63211559 A JP 63211559A JP 21155988 A JP21155988 A JP 21155988A JP 3022912 B2 JP3022912 B2 JP 3022912B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- dram
- reproducing
- key
- reproduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
- G09B5/00—Electrically-operated educational appliances
- G09B5/04—Electrically-operated educational appliances with audible presentation of the material to be studied
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F25/00—Audible advertising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F25/00—Audible advertising
- G09F2025/005—Message recorded in a memory device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F27/00—Combined visual and audible advertising or displaying, e.g. for public address
- G09F2027/001—Comprising a presence or proximity detector
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F27/00—Combined visual and audible advertising or displaying, e.g. for public address
- G09F2027/002—Advertising message recorded in a memory device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Educational Administration (AREA)
- Educational Technology (AREA)
- Business, Economics & Management (AREA)
- Television Signal Processing For Recording (AREA)
- Pens And Brushes (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、音声記録再生装置における記録再生方法お
よびその記録再生装置に関し、特に電子玩具、ポータブ
ルカセトレコーダ、留守番電話録音再生装置等に適応さ
れる記録再生方法及び装置に関する。
よびその記録再生装置に関し、特に電子玩具、ポータブ
ルカセトレコーダ、留守番電話録音再生装置等に適応さ
れる記録再生方法及び装置に関する。
［従来の技術］ 近年、ダイナミックランダムアクセスメモリ（DRAM）
を利用した音声記録再生装置が多く見られるようになっ
て来ている。例えば電子玩具、ポータブルカセットテー
プレコーダ、留守番電話録音再生装置等がそれである。
これらの製品には一般に固定した記録再生サイクルが設
定されているものが多い。
を利用した音声記録再生装置が多く見られるようになっ
て来ている。例えば電子玩具、ポータブルカセットテー
プレコーダ、留守番電話録音再生装置等がそれである。
これらの製品には一般に固定した記録再生サイクルが設
定されているものが多い。
［発明が解決しようとする課題］ 従来の電子玩具等の固定した一サイクルのDRAM等から
なる記録再生手段を有するものにおいては、例えば第８
図に示されように背景雑音検出回路９及びタイムカウン
タ10から構成され、音声コード信号が途切れて背景雑音
が検出回路で検出されると、その持続時間をタイムカウ
ンタで検出し所定時間以上持続している場合にのみリセ
トパルスを送出して、直ちに再生動作に自動的に移行す
る様に構成されている。このような従来例においては以
下のような欠点を生じていた。
なる記録再生手段を有するものにおいては、例えば第８
図に示されように背景雑音検出回路９及びタイムカウン
タ10から構成され、音声コード信号が途切れて背景雑音
が検出回路で検出されると、その持続時間をタイムカウ
ンタで検出し所定時間以上持続している場合にのみリセ
トパルスを送出して、直ちに再生動作に自動的に移行す
る様に構成されている。このような従来例においては以
下のような欠点を生じていた。
（１）音声信号が途切れると背景雑音が記録されるよう
になっており、雑音の持続時間を検出している間、どう
しても雑音の再生が避けられずノイズがスピーカから発
生されてしまう。
になっており、雑音の持続時間を検出している間、どう
しても雑音の再生が避けられずノイズがスピーカから発
生されてしまう。
（２）また録音者の話すスピードが遅かったり又は文章
の途中における一時的な中断があると、それを会話の終
了と判断して直ちに再生動作に入ってしまうことがあ
る。
の途中における一時的な中断があると、それを会話の終
了と判断して直ちに再生動作に入ってしまうことがあ
る。
（３）さらに第９図に示される様に記録すべき音声デー
タの長さが１回目の記録（Ａ＋Ｂ）より２回目の記録
（Ｃ）の方が短い場合、これを再生すると（Ｃ＋Ｂ）が
再生されてしまい再生したくない１回目の記録部分
（Ｂ）まで再生してしまう。
タの長さが１回目の記録（Ａ＋Ｂ）より２回目の記録
（Ｃ）の方が短い場合、これを再生すると（Ｃ＋Ｂ）が
再生されてしまい再生したくない１回目の記録部分
（Ｂ）まで再生してしまう。
このような問題点を解消するため、DRAMを記憶媒体と
して第10図に示されるようにDRAMの特定の領域に記録再
生のスタートアドレスインデックス、エンドアドレスイ
ンデックスを記憶してマイクロプロセッサでそれを読み
だし、これに応じて記録再生制御を行っていた。DRAMを
用いると上記（３）の問題点は解消出来るが以下のよう
な問題点が生じていた。
して第10図に示されるようにDRAMの特定の領域に記録再
生のスタートアドレスインデックス、エンドアドレスイ
ンデックスを記憶してマイクロプロセッサでそれを読み
だし、これに応じて記録再生制御を行っていた。DRAMを
用いると上記（３）の問題点は解消出来るが以下のよう
な問題点が生じていた。
（４）CPUを具備させる必要があり回路構成が複雑であ
った。
った。
（５）メモリ容量の一部（インデックス記憶部分）を音
声信号記録に用いることが出来ず無駄が生じていた。
声信号記録に用いることが出来ず無駄が生じていた。
（６）DRAMのクリアを記録再生用のクロックで行ってい
るため、クリア動作に長時間を要し、特にメモリ容量を
増大させると非常に長時間になってしまっていた。
るため、クリア動作に長時間を要し、特にメモリ容量を
増大させると非常に長時間になってしまっていた。
［課題を解決するための手段］ 本発明は、上記従来の問題点を解決するために音声信
号の記録に先立って高周波信号に同期してDC電圧を符号
化して総てのDRAMに記憶すると共に、以前に記憶されて
いた音声符号化データを消去し、このDC電圧を反復再生
の指標として用いるように構成したことを特徴としてい
る。
号の記録に先立って高周波信号に同期してDC電圧を符号
化して総てのDRAMに記憶すると共に、以前に記憶されて
いた音声符号化データを消去し、このDC電圧を反復再生
の指標として用いるように構成したことを特徴としてい
る。
本発明の他の方式は、記録の終了後にDC電位を所定時
間、DRAMに記憶させ、これを反復再生の指標として用い
るように構成した事を特徴としている。
間、DRAMに記憶させ、これを反復再生の指標として用い
るように構成した事を特徴としている。
この指標はは直流信号であるため、無音（ミュート）
信号であり、背景雑音を音声符号化したデータとは相違
するものであり、DRAMにスタートアドレス、エンドアド
レスを指標として記憶するかわりに、本発明はこのDC電
圧を指標とするようにしたものである。
信号であり、背景雑音を音声符号化したデータとは相違
するものであり、DRAMにスタートアドレス、エンドアド
レスを指標として記憶するかわりに、本発明はこのDC電
圧を指標とするようにしたものである。
［実施例］ 本発明の一実施例について、第１〜３図を参照して説
明する。
明する。
第１図には本発明の一実施例のブロック図が示されて
おり、この図において１はクリア信号発生回路、２はDC
電圧発生回路、３は周波数切替型高周波信号発生回路、
４はリセット回路、５はDC電圧検知及び時間設定回路、
６は記録再生制御回路、７はDRAM、音声信号エンコーダ
／デコーダ回路及びアドレスカウンタ等を含むDRAM回路
であり、第２図には第１図に示された構成をより詳細に
示した図が示されており、第３図にはこの実施例におけ
る記録再生の状態が示されている。
おり、この図において１はクリア信号発生回路、２はDC
電圧発生回路、３は周波数切替型高周波信号発生回路、
４はリセット回路、５はDC電圧検知及び時間設定回路、
６は記録再生制御回路、７はDRAM、音声信号エンコーダ
／デコーダ回路及びアドレスカウンタ等を含むDRAM回路
であり、第２図には第１図に示された構成をより詳細に
示した図が示されており、第３図にはこの実施例におけ
る記録再生の状態が示されている。
これらに基づいて動作を説明する。本実施例において
は、I.クリアモード、II.記録モード、III.反復再生モ
ードの順に動作が実行される。
は、I.クリアモード、II.記録モード、III.反復再生モ
ードの順に動作が実行される。
I.クリアモード 電源が投入されるとDRAM回路７のアドレスカウンタの
最終段出力によりクリア信号発生器１が“0"電位出力を
生じる。この状態で記録キーがオンするとクリアモード
となり、記録再生制御回路６に“0"電位が供給されW/R
出力が“0"電位とされ、これがDRAM回路７の音声信号デ
コーダ／エンコーダ回路に供給されてデータが符号化さ
れ記録が可能な状態となる。“０“電位のW/R出力はDC
電圧検知及び時間設定回路５にも供給され、回路５を非
動作状態としその出力を“0"電位とする。また記録キー
のオンによりクリア信号発生回路１の出力が“1"電位と
なり、高周波信号発生器３の高周波用抵抗R1を選択して
出力クロック周波数を記録再生時のクロック周波数f0よ
り高く（f1）すると同時にDC電圧発生回路２から所定の
DC電圧“0"電位を発生させる。回路７においては、DC電
圧発生回路２で発生された“0"電位が高周波信号発生回
路３からの高周波クロック信号f1に同期して読み込ま
れ、エンコーダ回路を介してDRAMの総てのアドレスに
“0"電位が記録される。
最終段出力によりクリア信号発生器１が“0"電位出力を
生じる。この状態で記録キーがオンするとクリアモード
となり、記録再生制御回路６に“0"電位が供給されW/R
出力が“0"電位とされ、これがDRAM回路７の音声信号デ
コーダ／エンコーダ回路に供給されてデータが符号化さ
れ記録が可能な状態となる。“０“電位のW/R出力はDC
電圧検知及び時間設定回路５にも供給され、回路５を非
動作状態としその出力を“0"電位とする。また記録キー
のオンによりクリア信号発生回路１の出力が“1"電位と
なり、高周波信号発生器３の高周波用抵抗R1を選択して
出力クロック周波数を記録再生時のクロック周波数f0よ
り高く（f1）すると同時にDC電圧発生回路２から所定の
DC電圧“0"電位を発生させる。回路７においては、DC電
圧発生回路２で発生された“0"電位が高周波信号発生回
路３からの高周波クロック信号f1に同期して読み込ま
れ、エンコーダ回路を介してDRAMの総てのアドレスに
“0"電位が記録される。
DRAMの総てのメモリに“0"電位が記録されるとアドレ
スカウンタの最終段の出力が“1"電位となり、これがク
リア信号発生回路１に送出されてその出力を“1"電位か
ら“0"電位に反転させる。回路１の出力が反転すると、
DC電圧発生回路２からの直流電圧の発生を停止すると同
時に、高周波信号発生回路３の出力周波数を通常（音声
信号記録再生時）のクロック周波数f0に戻し、クリア動
作を終了する。この状態で、DRAMは第３図（ａ）のよう
に“0"電位が記録されている。
スカウンタの最終段の出力が“1"電位となり、これがク
リア信号発生回路１に送出されてその出力を“1"電位か
ら“0"電位に反転させる。回路１の出力が反転すると、
DC電圧発生回路２からの直流電圧の発生を停止すると同
時に、高周波信号発生回路３の出力周波数を通常（音声
信号記録再生時）のクロック周波数f0に戻し、クリア動
作を終了する。この状態で、DRAMは第３図（ａ）のよう
に“0"電位が記録されている。
高周波信号発生回路３からの高周波信号は通常の記録
再生状態におけるよりも高周波となっているので、DRAM
のメモリ容量が大であっても“0"電位の記録時間がそれ
ほど長くなることはなく、これらのクリア動作に要する
時間は約0.5秒程度である。
再生状態におけるよりも高周波となっているので、DRAM
のメモリ容量が大であっても“0"電位の記録時間がそれ
ほど長くなることはなく、これらのクリア動作に要する
時間は約0.5秒程度である。
なお、本実施例においてはLED等の表示手段８により
クリア動作及びその終了を表示し、音声記録が可能であ
る事を表示するよう構成している。
クリア動作及びその終了を表示し、音声記録が可能であ
る事を表示するよう構成している。
II.音声記録モード クリアモードが完了すると自動的に記録モードに移行
し、音声信号の記録が実行される。
し、音声信号の記録が実行される。
III.反復再生モード 記録、再生の切り替え動作を含む反復再生について説
明する。
明する。
外部選択キーがオフ状態（“1"電位出力）に設定さ
れ、DRAMの総てのアドレスに音声信号Ａが記録された後
（第３図（b1））も記録キーがオンされたままの状態で
ある場合、１サイクルの終了時点でDRAM回路７のアドレ
スカウンタの最終段出力が“1"電位を記録再生制御回路
６に出力する。これにより記録再生制御回路６はW/R出
力を“1"電位とし再生モードに移行する。また“1"電位
のW/R出力はDC電圧検知及び時間設定回路５に送出され
この回路５をリセッする。この時、DRAMの総てのアドレ
スに音声信号が記録されているためDC電圧検知及び時間
設定回路５はカウント動作を実行しない。これと同時に
記録再生制御回路６からパルスがリセット回路４に送出
され、リセット回路４からリセットパルスが出力される
ことによりアドレスカウンタがリセットされ１番地（初
期アドレス）から再生可能となり、第３図（c1）に示さ
れるように音声信号Ａが反復再生される。
れ、DRAMの総てのアドレスに音声信号Ａが記録された後
（第３図（b1））も記録キーがオンされたままの状態で
ある場合、１サイクルの終了時点でDRAM回路７のアドレ
スカウンタの最終段出力が“1"電位を記録再生制御回路
６に出力する。これにより記録再生制御回路６はW/R出
力を“1"電位とし再生モードに移行する。また“1"電位
のW/R出力はDC電圧検知及び時間設定回路５に送出され
この回路５をリセッする。この時、DRAMの総てのアドレ
スに音声信号が記録されているためDC電圧検知及び時間
設定回路５はカウント動作を実行しない。これと同時に
記録再生制御回路６からパルスがリセット回路４に送出
され、リセット回路４からリセットパルスが出力される
ことによりアドレスカウンタがリセットされ１番地（初
期アドレス）から再生可能となり、第３図（c1）に示さ
れるように音声信号Ａが反復再生される。
逆に外部選択キーがオン状態（“0"電位出力）に設定
され、DRAMの総てのアドレスに音声信号Ａが記録された
後も記録キーをオンしたままであるとアドレスカウンタ
が１サイクルのカウントを終了しても記録再生制御回路
６のW/R出力64は“0"電位のまま変化せず、DRAMは引き
続き音声信号を記録することができ再生モードに移行す
ることはなく、第３図（b2）に示されるように音声信号
Ｂの記録を初期アドレスから行う。そして記録キーがオ
フされた時点で再生モードに移るものであるが、このと
き外部選択キーが“0"電位出力のため記録再生制御回路
６からパルスがリセット回路４に送出されることがない
のでアドレスカウンタをリセットする事がなく、記録終
了時の次のアドレスから１サイクル分の再生が行われ、
第３図（c2）の様に再生される。
され、DRAMの総てのアドレスに音声信号Ａが記録された
後も記録キーをオンしたままであるとアドレスカウンタ
が１サイクルのカウントを終了しても記録再生制御回路
６のW/R出力64は“0"電位のまま変化せず、DRAMは引き
続き音声信号を記録することができ再生モードに移行す
ることはなく、第３図（b2）に示されるように音声信号
Ｂの記録を初期アドレスから行う。そして記録キーがオ
フされた時点で再生モードに移るものであるが、このと
き外部選択キーが“0"電位出力のため記録再生制御回路
６からパルスがリセット回路４に送出されることがない
のでアドレスカウンタをリセットする事がなく、記録終
了時の次のアドレスから１サイクル分の再生が行われ、
第３図（c2）の様に再生される。
次に、第３図（b3）に示されるようにDRAMの総てのア
ドレスに音声信号Ａが記録される前に記録キーがオフさ
れると、外部選択キーのオンオフにかかわらず記録再生
制御回路６のW/R出力64は直ちに“1"電位となり、記録
された音声信号の後のアドレスに記録されているDC電圧
の再生を実行する。この“1"電位のW/R出力はDC電圧検
知及び時間設定回路５にも供給され、DC電圧検知信号が
所定の時間計数され、所定の持続時間の後にリセット回
路４を介してDRAM回路７のアドレスカウンタにリセット
パルスを送出し、第３図（c3）に示されるようにDRAMの
１番地から反復再生がされるようになる。この場合の再
生サイクルの間隔は0.5秒以下とすることが出来るの
で、長すぎる余白時間をなくすることができる。余白部
分のDC電圧はミュート信号であるから、交流電圧がじょ
うちょうした背景雑音と相違するものであり、DC電圧検
知回路及び時間設定回路５において音声記録信号と容易
に識別出来、DC電圧が検知された場合のみその持続時間
を計数出来るものである。
ドレスに音声信号Ａが記録される前に記録キーがオフさ
れると、外部選択キーのオンオフにかかわらず記録再生
制御回路６のW/R出力64は直ちに“1"電位となり、記録
された音声信号の後のアドレスに記録されているDC電圧
の再生を実行する。この“1"電位のW/R出力はDC電圧検
知及び時間設定回路５にも供給され、DC電圧検知信号が
所定の時間計数され、所定の持続時間の後にリセット回
路４を介してDRAM回路７のアドレスカウンタにリセット
パルスを送出し、第３図（c3）に示されるようにDRAMの
１番地から反復再生がされるようになる。この場合の再
生サイクルの間隔は0.5秒以下とすることが出来るの
で、長すぎる余白時間をなくすることができる。余白部
分のDC電圧はミュート信号であるから、交流電圧がじょ
うちょうした背景雑音と相違するものであり、DC電圧検
知回路及び時間設定回路５において音声記録信号と容易
に識別出来、DC電圧が検知された場合のみその持続時間
を計数出来るものである。
以上の再生モードはいずれも再生キーをオンさせるこ
となく反復再生が可能であり、再生の途中で１番地から
再生したい場合には再生キーをオンすればリセット回路
４を介してDRAM回路７のアドレスカウンタがリセットさ
れ、１番地からの再生が可能なように構成されている。
となく反復再生が可能であり、再生の途中で１番地から
再生したい場合には再生キーをオンすればリセット回路
４を介してDRAM回路７のアドレスカウンタがリセットさ
れ、１番地からの再生が可能なように構成されている。
次に本発明の他の実施例を第４〜６図を参照して説明
する。
する。
第４及び５図にはこの装置のブロック図及びより詳細
に示す論理回路図がが記載されており、第１図の構成と
同様のものは同一の符号が付してある。第１図の装置と
相違する点は、クリア信号発生回路と高周波信号発生回
路とが具備されていない点であり、この装置においては
前記の実施例のように音声記録に先立ってDC電圧（ミュ
ート信号）を記録するのではなく音声記録後に所定の時
間、ミュート信号を記録する事を特徴とするものであ
る。従ってクリアモードを行う事なく記録キーをオンす
ると直ちに音声記録が実行される。なお、記録再生用ク
ロックはDRAM回路内で発生されているものとする。
に示す論理回路図がが記載されており、第１図の構成と
同様のものは同一の符号が付してある。第１図の装置と
相違する点は、クリア信号発生回路と高周波信号発生回
路とが具備されていない点であり、この装置においては
前記の実施例のように音声記録に先立ってDC電圧（ミュ
ート信号）を記録するのではなく音声記録後に所定の時
間、ミュート信号を記録する事を特徴とするものであ
る。従ってクリアモードを行う事なく記録キーをオンす
ると直ちに音声記録が実行される。なお、記録再生用ク
ロックはDRAM回路内で発生されているものとする。
記録モードから再生モードに移行する動作について説
明する。
明する。
外部選択キーの出力が“1"電位に設定されており、か
つDRAMの総てのアドレスに記録された後もなお記録キー
がオンしていると、DRAM回路のアドレスカウンタが１サ
イクルのカウント動作を終了することによりカウンタの
最終段より“1"電位が出力され、記録再生制御回路６の
W/R出力を“1"電位とし再生モードに移行する。このW/R
出力の変化によってリセット回路４がリセットパルスを
発生し、アドレスカウンタを初期リセットする。従っ
て、１サイクルの記録が終了すると自動的にDRAMの１番
地から再生が開始され、最終番地が再生されると再び１
番地に戻り、反復再生が実行される。
つDRAMの総てのアドレスに記録された後もなお記録キー
がオンしていると、DRAM回路のアドレスカウンタが１サ
イクルのカウント動作を終了することによりカウンタの
最終段より“1"電位が出力され、記録再生制御回路６の
W/R出力を“1"電位とし再生モードに移行する。このW/R
出力の変化によってリセット回路４がリセットパルスを
発生し、アドレスカウンタを初期リセットする。従っ
て、１サイクルの記録が終了すると自動的にDRAMの１番
地から再生が開始され、最終番地が再生されると再び１
番地に戻り、反復再生が実行される。
外部選択キーの出力が“0"電位に設定されており、か
つDRAMの総てのメモリに記録された後もなお記録キーが
オンしていると、カウンタの最終段から“1"電位が出力
されないので引き続き音声記録が実行され新しい音声を
符号化してDRAMに記録する事ができる。そして記録キー
がオフされて初めて再生モードに移行し、外部選択キー
の出力が“0"電位のため記録再生制御回路６からリセッ
ト回路４に信号が出力されないので、記録キーがオフさ
れてもリセット回路４を介してアドレスカウンタがリセ
ットされる事がなく、記録終了時の次のアドレスから再
生が開始され、そこからの１サイクルが反復再生され
る。
つDRAMの総てのメモリに記録された後もなお記録キーが
オンしていると、カウンタの最終段から“1"電位が出力
されないので引き続き音声記録が実行され新しい音声を
符号化してDRAMに記録する事ができる。そして記録キー
がオフされて初めて再生モードに移行し、外部選択キー
の出力が“0"電位のため記録再生制御回路６からリセッ
ト回路４に信号が出力されないので、記録キーがオフさ
れてもリセット回路４を介してアドレスカウンタがリセ
ットされる事がなく、記録終了時の次のアドレスから再
生が開始され、そこからの１サイクルが反復再生され
る。
上記の動作は先の実施例の動作と同一であるが、以下
の動作において先の実施例と相違する。
の動作において先の実施例と相違する。
DRAMの総てのアドレスに記録する以前に記録キーがオ
フすると、外部選択キーのオンオフにかかわらずDC電圧
発生回路２からDC電圧が発生されると共に、記録キーの
オン状態（“0"電位）に等しい状態が記録再生制御回路
６に設けられた時定数回路により所定時間保持されるよ
う構成されているので、発生されたDC電圧が所定時間、
DRAM回路７に供給され、DRAMの音声信号を記録したアド
レスの次に所定時間、符号化され記録される（第６図
（ａ））。所定時間のDC電圧の記録後に再生モードに自
動的に移行するが、DC電圧検知及び時間設定回路５を開
始して所定時間後にリセット回路４を駆動する出力が出
力されるのでアドレスカウンタがリセットされ、１番地
から再生が開始される。再生動作中にミュート信号がDC
電圧検知及び時間設定回路５において所定時間継続した
事が検知されると、再びアドレスカウンタがリセット回
路４を介してリセットされ、１番地からの反復再生が実
行される（第６図（ｂ））。
フすると、外部選択キーのオンオフにかかわらずDC電圧
発生回路２からDC電圧が発生されると共に、記録キーの
オン状態（“0"電位）に等しい状態が記録再生制御回路
６に設けられた時定数回路により所定時間保持されるよ
う構成されているので、発生されたDC電圧が所定時間、
DRAM回路７に供給され、DRAMの音声信号を記録したアド
レスの次に所定時間、符号化され記録される（第６図
（ａ））。所定時間のDC電圧の記録後に再生モードに自
動的に移行するが、DC電圧検知及び時間設定回路５を開
始して所定時間後にリセット回路４を駆動する出力が出
力されるのでアドレスカウンタがリセットされ、１番地
から再生が開始される。再生動作中にミュート信号がDC
電圧検知及び時間設定回路５において所定時間継続した
事が検知されると、再びアドレスカウンタがリセット回
路４を介してリセットされ、１番地からの反復再生が実
行される（第６図（ｂ））。
この実施例においても再生キーをオンしなくとも記録
キーをオフするだけで反復再生が可能であり、再生の過
程で再生キーをオンすると、リセット回路４を介してア
ドレスカウンタがリセットされ、最初から（１番地か
ら）再生されるよう構成されている。
キーをオフするだけで反復再生が可能であり、再生の過
程で再生キーをオンすると、リセット回路４を介してア
ドレスカウンタがリセットされ、最初から（１番地か
ら）再生されるよう構成されている。
なお、上記した本発明の実施例は本発明の装置を例示
しているだけであり、本発明の技術思想を変更しないで
必要に応じて適宜変更出来ることは勿論である。例え
ば、高周波信号発生回路は例示したようなインバータ回
路の組み合わせによるものだけではなく、汎用されてい
る高周波発振回路を適宜用いれば良い。また、パルス発
生回路はフリップフロップ回路等によって、DC電圧発生
回路に用いられるトランスファーゲートもバイポーラト
ランジスタ等の適宜のスイッチング手段によって構成す
る事ができる。さらに記録キーと再生キーは第７図に示
されるように、１つのキーを兼用する構成としてもよ
い。
しているだけであり、本発明の技術思想を変更しないで
必要に応じて適宜変更出来ることは勿論である。例え
ば、高周波信号発生回路は例示したようなインバータ回
路の組み合わせによるものだけではなく、汎用されてい
る高周波発振回路を適宜用いれば良い。また、パルス発
生回路はフリップフロップ回路等によって、DC電圧発生
回路に用いられるトランスファーゲートもバイポーラト
ランジスタ等の適宜のスイッチング手段によって構成す
る事ができる。さらに記録キーと再生キーは第７図に示
されるように、１つのキーを兼用する構成としてもよ
い。
［発明の効果］ 本発明は、上記のように構成されているのでCPUによ
って制御する必要がなく、構成が簡単になると共に低価
格化に役立つものである。更に動作原理も簡単なため、
操作も簡単で実用的である。
って制御する必要がなく、構成が簡単になると共に低価
格化に役立つものである。更に動作原理も簡単なため、
操作も簡単で実用的である。
第１図は本発明の一実施例を示すブロック図、第２図は
該実施例をより詳細に示す論理回路図、第３図は該実施
例に於けるDRAMの記録再生状態を示す概念図、第４図は
本発明の他の実施例を示すブロック図、第５図は他の実
施例をより詳細に示す論理回路図、第６図は他の実施例
に於けるDRAMの記録再生状態を示す概念図、第７図は記
録キーと再生キーを兼用した場合の構成図、第８図は、
従来例を示すブロック図、第９及び第10図は従来例の記
録再生状態を示す概念図である。 １……クリア信号発生回路 ２……DC電圧発生回路 ３……高周波信号発生回路 ４……リセット回路 ５……DC電圧検知及び時間設定回路 ６……記録再生制御回路 ７……DRAM回路
該実施例をより詳細に示す論理回路図、第３図は該実施
例に於けるDRAMの記録再生状態を示す概念図、第４図は
本発明の他の実施例を示すブロック図、第５図は他の実
施例をより詳細に示す論理回路図、第６図は他の実施例
に於けるDRAMの記録再生状態を示す概念図、第７図は記
録キーと再生キーを兼用した場合の構成図、第８図は、
従来例を示すブロック図、第９及び第10図は従来例の記
録再生状態を示す概念図である。 １……クリア信号発生回路 ２……DC電圧発生回路 ３……高周波信号発生回路 ４……リセット回路 ５……DC電圧検知及び時間設定回路 ６……記録再生制御回路 ７……DRAM回路
フロントページの続き (56)参考文献 特開 昭60−17797（ＪＰ，Ａ) 特開 昭63−197997（ＪＰ，Ａ) 特開 昭59−12196（ＪＰ，Ａ) 特開 昭61−112200（ＪＰ，Ａ)
Claims (8)
- 【請求項１】DRAMを音声記録媒体とし、固定した記録再
生サイクルが設定されている記録再生装置を用いて記録
再生する方法において、 （ａ）記録キーのオン時点で、音声記録再生時よりも高
い周波数のクロック信号に同期して、DC電圧をDRAMのす
べてのアドレスに記録するステップと、 （ｂ）DC電圧の記録が終了してから、記録キーのオン期
間中、DRAMの初期アドレスから順に音声信号を記録する
ステップと、 （ｃ）DRAMのすべてのアドレスに音声信号を記録する前
に記録キーがオフされると、該記録キーのオフ時点のDR
AMのアドレスから、記録されたDC電圧を再生するステッ
プと、 （ｄ）再生過程においてDC電圧が所定時間以上再生され
ると、DRAMの初期アドレスから記録された音声信号を再
生し、これを繰り返すことにより、反復的に音声信号を
再生するステップと、 からなることを特徴とする記録再生方法。 - 【請求項２】DRAMを音声記録媒体とし、固定した記録再
生サイクルが設定されている記録再生装置を用いて記録
再生する方法において、 （ａ）記録キーのオン時点で、DRAMの初期アドレスから
音声信号を記録するステップと、 （ｂ）DRAMのすべてのアドレスに音声信号を記録する前
に記録キーがオフされると、該記録キーのオフ時点のDR
AMのアドレスから、DC電圧を所定時間記録するステップ
と、 （ｃ）該DC電圧の記録が終了した時点でDRAMの初期アド
レスから再生を開始するステップと、 （ｄ）再生過程においてDC電圧が所定時間以上再生され
ると、DRAMの初期アドレスから記録された音声信号を再
生し、これを繰り返すことにより、反復的に音声信号を
再生するステップと、 （ｅ）DRAMの終端アドレスに音声信号を記録した時点で
記録キーのオン状態が継続している場合に、DRAMの初期
アドレスから記録を継続しかつ記録キーがオフされたと
きに該オフ時点のDRAMのアドレスから再生を実行する
か、又は再生動作に自動的に移行してDRAMの初期アドレ
スから再生するかのいずれを実行するかを選択するステ
ップと からなることを特徴とする記録再生方法。 - 【請求項３】請求項１記載の記録再生方法において、該
方法はさらに、 DRAMの終端アドレスに音声信号を記録した時点で記録キ
ーのオン状態が継続している場合に、DRAMの初期アドレ
スから記録を継続しかつ記録キーがオフされたときに該
オフ時点のDRAMのアドレスから再生を実行するか、又は
再生動作に自動的に移行してDRAMの初期アドレスから再
生するかのいずれを実行するかを選択するステップ を含んでいることを特徴とする記録再生方法。 - 【請求項４】請求項１、２又は３記載の記録再生方法に
おいて、該方法はさらに、再生キーのオンにより、DRAM
の初期アドレスから強制的に再生を実行するステップを
含んでいることを特徴とする記録再生方法。 - 【請求項５】DRAMを音声記録媒体とし、固定した記録再
生サイクルが設定されている記録再生装置において、 （ａ）記録キー、 （ｂ）記録キーのオン時点から、クリア用高周波クロッ
ク信号に同期してDC電圧をDRAMのすべてのアドレスに記
録するDC電圧記録手段、 （ｃ）DC電圧記録手段の動作が終了してから、記録キー
のオン期間中、クリア用高周波クロック信号よりも低い
周波数の音声記録再生用クロック信号に同期して、DRAM
の初期アドレスから順に音声信号を記録する音声記録手
段、 （ｄ）DC電圧が所定時間以上連続して再生されたことを
検出してDC電圧検出信号を出力する検出手段、及び （ｅ）記録キーのオフ時点のDRAMのアドレスから、記録
されたDC信号又は音声信号を再生するとともに、DC電圧
検出信号が出力されたときに、DRAMの初期アドレスから
再生を実行する再生手段 からなることを特徴とする記録再生装置。 - 【請求項６】DRAMを音声記録媒体とし、固定した記録再
生サイクルが設定されている記録再生装置において、 （ａ）記録キー、 （ｂ）記録キーのオンにより、DRAMの初期アドレスから
音声信号を記録する音声記録手段、 （ｃ）DRAMのすべてのアドレスに音声信号を記録する前
に記録キーがオフされると、そのオフ時点のDRAMのアド
レスからDC電圧を所定時間記録するDC電圧記録手段、 （ｄ）DC電圧が所定時間以上連続して再生されたことを
検出してDC電圧検出信号を出力する検出手段、 （ｅ）DC電圧記録手段の動作が終了した時点でDRAMの初
期アドレスから再生を実行するとともに、DC電圧検出信
号が出力されたときにDRAMの初期アドレスから再生を実
行する再生手段、及び （ｆ）DRAMの終端アドレスに音声信号を記録した時点で
記録キーのオン状態が継続している場合に、DRAMの初期
アドレスから記録を継続しかつ記録キーがオフされたと
きに該オフ時点のDRAMのアドレスから再生を実行する
か、又は再生動作に自動的に移行してDRAMの初期アドレ
スから再生するかのいずれを実行するかを選択する手段 からなることを特徴とする記録再生装置。 - 【請求項７】請求項５記載の記録再生装置において、該
装置はさらに、 DRAMの終端アドレスに音声信号を記録した時点で記録キ
ーのオン状態が継続している場合に、DRAMの初期アドレ
スから記録を継続しかつ記録キーがオフされたときに該
オフ時点のDRAMのアドレスから再生を実行するか、又は
再生動作に自動的に移行してDRAMの初期アドレスから再
生するかのいずれを実行するかを選択する手段 を含んでいることを特徴とする記録再生装置。 - 【請求項８】請求項５、６又は７記載の記録再生装置に
おいて、該装置はさらに、 再生キー、及び 該再生キーのオンにより、DRAMの初期アドレスから強制
的に再生を実行する手段 を含んでいることを特徴とする記録再生装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211559A JP3022912B2 (ja) | 1988-08-25 | 1988-08-25 | 記録再生方法及びその装置 |
| US07/365,640 US5157729A (en) | 1988-08-25 | 1989-06-13 | Method and apparatus for automatic address setting for recording and replay |
| EP89307266A EP0360388B1 (en) | 1988-08-25 | 1989-07-18 | Method and apparatus for automatic address setting for recording and replay |
| AT89307266T ATE138490T1 (de) | 1988-08-25 | 1989-07-18 | Verfahren und vorrichtung zur automatischen einstellung einer adresse für aufnahme und wiedergabe |
| DE68926523T DE68926523D1 (de) | 1988-08-25 | 1989-07-18 | Verfahren und Vorrichtung zur automatischen Einstellung einer Adresse für Aufnahme und Wiedergabe |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211559A JP3022912B2 (ja) | 1988-08-25 | 1988-08-25 | 記録再生方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0279900A JPH0279900A (ja) | 1990-03-20 |
| JP3022912B2 true JP3022912B2 (ja) | 2000-03-21 |
Family
ID=16607806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63211559A Expired - Lifetime JP3022912B2 (ja) | 1988-08-25 | 1988-08-25 | 記録再生方法及びその装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5157729A (ja) |
| EP (1) | EP0360388B1 (ja) |
| JP (1) | JP3022912B2 (ja) |
| AT (1) | ATE138490T1 (ja) |
| DE (1) | DE68926523D1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526316A (en) * | 1994-04-29 | 1996-06-11 | Winbond Electronics Corp. | Serial access memory device |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4121058A (en) * | 1976-12-13 | 1978-10-17 | E-Systems, Inc. | Voice processor |
| US4281994A (en) * | 1979-12-26 | 1981-08-04 | The Singer Company | Aircraft simulator digital audio system |
| JPS56149237A (en) * | 1980-04-18 | 1981-11-19 | Nippon Soken Inc | Vehicle-mounted verbal message device |
| DE3207498A1 (de) * | 1982-03-02 | 1983-09-08 | Siemens AG, 1000 Berlin und 8000 München | Integrierter dynamischer schreib-lese-speicher |
| JPS5912196A (ja) * | 1982-07-13 | 1984-01-21 | Seibu Denki Kogyo Kk | 軸流送風機 |
| US4535427A (en) * | 1982-12-06 | 1985-08-13 | Mostek Corporation | Control of serial memory |
| US4698776A (en) * | 1983-05-30 | 1987-10-06 | Kabushiki Kaisha Kenwood | Recording/reproducing apparatus |
| JPS6017797A (ja) * | 1983-07-12 | 1985-01-29 | 株式会社ケンウッド | 録音再生装置 |
| JPS61112200A (ja) * | 1984-07-09 | 1986-05-30 | テキサス インスツルメンツ インコ−ポレイテツド | 音声合成装置のデイジタル出力を可聴音に変換する方法及び装置 |
| US4591929A (en) * | 1984-07-13 | 1986-05-27 | Newsom Harley M | Interactive learning programming and like control circuitry |
| JPS6199198A (ja) * | 1984-09-28 | 1986-05-17 | 株式会社東芝 | 音声分析合成装置 |
| JPS6199199A (ja) * | 1984-09-28 | 1986-05-17 | 株式会社東芝 | 音声分析合成装置 |
| US4712190A (en) * | 1985-01-25 | 1987-12-08 | Digital Equipment Corporation | Self-timed random access memory chip |
| US4772873A (en) * | 1985-08-30 | 1988-09-20 | Digital Recorders, Inc. | Digital electronic recorder/player |
| US4797850A (en) * | 1986-05-12 | 1989-01-10 | Advanced Micro Devices, Inc. | Dynamic random access memory controller with multiple independent control channels |
| US4881205A (en) * | 1987-04-21 | 1989-11-14 | Casio Computer Co., Ltd. | Compact electronic apparatus with a refresh unit for a dynamic type memory |
| US4959852A (en) * | 1987-10-19 | 1990-09-25 | At&T Information Systems Inc. | Telephone answering machine having solid state and magnetic tape storage for outgoing announcements |
| JPH01148240A (ja) * | 1987-12-04 | 1989-06-09 | Toshiba Corp | 診断用音声指示装置 |
-
1988
- 1988-08-25 JP JP63211559A patent/JP3022912B2/ja not_active Expired - Lifetime
-
1989
- 1989-06-13 US US07/365,640 patent/US5157729A/en not_active Expired - Lifetime
- 1989-07-18 DE DE68926523T patent/DE68926523D1/de not_active Expired - Lifetime
- 1989-07-18 EP EP89307266A patent/EP0360388B1/en not_active Expired - Lifetime
- 1989-07-18 AT AT89307266T patent/ATE138490T1/de not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5157729A (en) | 1992-10-20 |
| JPH0279900A (ja) | 1990-03-20 |
| EP0360388A3 (en) | 1992-09-02 |
| DE68926523D1 (de) | 1996-06-27 |
| ATE138490T1 (de) | 1996-06-15 |
| EP0360388B1 (en) | 1996-05-22 |
| EP0360388A2 (en) | 1990-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000339864A (ja) | ディスク再生装置 | |
| KR920002000B1 (ko) | 오디오 메모리디스크 재생장치 | |
| JPS6022425B2 (ja) | 早送り再生音声信号のモニタ装置 | |
| JP3022912B2 (ja) | 記録再生方法及びその装置 | |
| JP3223079B2 (ja) | 音声再生装置 | |
| JPH0413829Y2 (ja) | ||
| KR880002120B1 (ko) | 콤팩트 디스크 플레이어의 정지화상 출력방법 | |
| JPH0443916Y2 (ja) | ||
| JP2515149Y2 (ja) | 録音装置 | |
| JP3066282B2 (ja) | メモリのライト制御回路 | |
| JP3505208B2 (ja) | 音声再生装置 | |
| JP3332639B2 (ja) | 音声記録再生装置用メモリのリード／ライト制御方法及び制御回路 | |
| JPH01245466A (ja) | ディスク再生装置 | |
| JPH01197800A (ja) | 記録・再生方法 | |
| KR910004616B1 (ko) | 영상녹화 재생기의 일정기간 무신호 녹화회로 | |
| JP2520593Y2 (ja) | 記録再生装置 | |
| JP2545228Y2 (ja) | 電子音楽再生装置 | |
| JPH067648Y2 (ja) | 画像処理装置 | |
| JPS5974393U (ja) | 電子時計のアラ−ム装置 | |
| JPS63179499A (ja) | 録音再生装置 | |
| JPH09325918A (ja) | 情報記憶媒体及び再生装置 | |
| JPH0560192B2 (ja) | ||
| JPH06168541A (ja) | 音声再生装置 | |
| JPS63282961A (ja) | 記録再生装置の付加装置 | |
| JPH04111018U (ja) | 信号記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |