JPH0279900A - 記録再生方法及びその装置 - Google Patents
記録再生方法及びその装置Info
- Publication number
- JPH0279900A JPH0279900A JP63211559A JP21155988A JPH0279900A JP H0279900 A JPH0279900 A JP H0279900A JP 63211559 A JP63211559 A JP 63211559A JP 21155988 A JP21155988 A JP 21155988A JP H0279900 A JPH0279900 A JP H0279900A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- dram
- circuit
- reproducing
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000001172 regenerating effect Effects 0.000 title 1
- 230000005236 sound signal Effects 0.000 claims description 23
- 238000001514 detection method Methods 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 230000033458 reproduction Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 230000015654 memory Effects 0.000 description 5
- 241000448053 Toya Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
- G09B5/00—Electrically-operated educational appliances
- G09B5/04—Electrically-operated educational appliances with audible presentation of the material to be studied
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F25/00—Audible advertising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F25/00—Audible advertising
- G09F2025/005—Message recorded in a memory device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F27/00—Combined visual and audible advertising or displaying, e.g. for public address
- G09F2027/001—Comprising a presence or proximity detector
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F27/00—Combined visual and audible advertising or displaying, e.g. for public address
- G09F2027/002—Advertising message recorded in a memory device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Business, Economics & Management (AREA)
- Educational Administration (AREA)
- Educational Technology (AREA)
- Television Signal Processing For Recording (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Pens And Brushes (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、音声記録再生装置における記録再生方法およ
びその記録再生装置に関し、特に電子玩具、ポータブル
力セトレコーダ、留守番電話録音再生装置等に適応され
る記録再生方法及び装置に関する。
びその記録再生装置に関し、特に電子玩具、ポータブル
力セトレコーダ、留守番電話録音再生装置等に適応され
る記録再生方法及び装置に関する。
［従来の技術〕
近年、ダイナミックランダムアクセスメモリ（ＤＲＡＭ
）を利用した音声記録再生装置が多く見られるようにな
って来ている。例えば電子玩具、ポータプルカセットテ
ープレコーダ、留守番電話録音再生装置等がそれである
。これらの製品には一般に固定した記録再生サイクルが
設定されているものが多い。
）を利用した音声記録再生装置が多く見られるようにな
って来ている。例えば電子玩具、ポータプルカセットテ
ープレコーダ、留守番電話録音再生装置等がそれである
。これらの製品には一般に固定した記録再生サイクルが
設定されているものが多い。
［発明が解決しようとする課題Ｊ
従来の電子玩具等の固定したーサイクルのＤＲＡＭ等か
らなる記録再生手段を有するものにおいては、例えば第
８図に示されるように背景雑音検出回路９及びタイムカ
ウンタｌＯから構成され、音声コード信号が途切れて背
景雑音が検出回路で検出されると、その持続時間をタイ
ムカウンタで検出し所定時間以上持続している場合にの
みリセトパルスを送出して、直ちに再生動作に自動的に
移行する様に構成されている。このような従来例におい
ては以下のような欠点を生じていた。
らなる記録再生手段を有するものにおいては、例えば第
８図に示されるように背景雑音検出回路９及びタイムカ
ウンタｌＯから構成され、音声コード信号が途切れて背
景雑音が検出回路で検出されると、その持続時間をタイ
ムカウンタで検出し所定時間以上持続している場合にの
みリセトパルスを送出して、直ちに再生動作に自動的に
移行する様に構成されている。このような従来例におい
ては以下のような欠点を生じていた。
（１）音声信号が途切れると背景雑音が記録されるよう
になっており、雑音の持続時間を検出している間、どう
しても雑音の再生が避けられずノイズがスピーカから発
生されてしまう。
になっており、雑音の持続時間を検出している間、どう
しても雑音の再生が避けられずノイズがスピーカから発
生されてしまう。
（２）また録音者の話すスピードが遅かったり又は文章
の途中における一時的な中断があると、それを会話の終
了と判断して直ちに再生動作に入ってしまうことがある
。
の途中における一時的な中断があると、それを会話の終
了と判断して直ちに再生動作に入ってしまうことがある
。
（３）さらに第９図に示される様に記録すべき音声デー
タの長さが１回目の記録（Ａ＋Ｂ）より２回目の記録（
Ｃ）の方が短い場合、これを再生すると（Ｃ＋Ｂ）が再
生されてしまい再生したくない１回目の記録部分（Ｂ）
まで再生してしまう。
タの長さが１回目の記録（Ａ＋Ｂ）より２回目の記録（
Ｃ）の方が短い場合、これを再生すると（Ｃ＋Ｂ）が再
生されてしまい再生したくない１回目の記録部分（Ｂ）
まで再生してしまう。
このような問題点を解消するため、ＤＲＡＭを記憶媒体
として第１θ図に示されるようにＤＲＡＭの特定の領域
に記録再生のスタートアドレスインデックス、エンドア
ドレスインデックスを記憶してマイクロプロセッサでそ
れを読みだし、これに応じて記録再生制御を行っていた
。ＤＲＡＭを用いると上記（３）の問題点は解消出来る
が以下のような問題点が生じていた。
として第１θ図に示されるようにＤＲＡＭの特定の領域
に記録再生のスタートアドレスインデックス、エンドア
ドレスインデックスを記憶してマイクロプロセッサでそ
れを読みだし、これに応じて記録再生制御を行っていた
。ＤＲＡＭを用いると上記（３）の問題点は解消出来る
が以下のような問題点が生じていた。
（４）ＣＰＵを具備させる必要があり回路構成が複雑で
あった。
あった。
（５）メモリ容量の一部（インデックス記憶部分）を音
声信号記録に用いることが出来ず無駄が生じていた。
声信号記録に用いることが出来ず無駄が生じていた。
（６）ＤＲＡＭのクリアを記録再生用のクロックで行っ
ているため、クリア動作に長時間を要し、特にメモリ容
量を増大させると非常に長時間になってしまっていた。
ているため、クリア動作に長時間を要し、特にメモリ容
量を増大させると非常に長時間になってしまっていた。
［課題を解決するための手段］
本発明は、上記従来の問題点を解決するために音声信号
の記録に先立って高周波信号に同期してＤＣ電圧を符号
化して総てのＤＲＡＭに記憶すると共に、以前に記憶さ
れていた音声符号化データを消去し、このＤＣ電圧を反
復再生の指標として用いるように構成したことを特徴と
している。
の記録に先立って高周波信号に同期してＤＣ電圧を符号
化して総てのＤＲＡＭに記憶すると共に、以前に記憶さ
れていた音声符号化データを消去し、このＤＣ電圧を反
復再生の指標として用いるように構成したことを特徴と
している。
本発明の他の方式は、記録の終了後にＤＣ電位を所定時
間、ＤＲＡＭに記憶させ、これを反復再生の指標として
用いるように構成した事を特徴としている。
間、ＤＲＡＭに記憶させ、これを反復再生の指標として
用いるように構成した事を特徴としている。
この指標はは直流信号であるため、無音（ミュート）信
号であり、背景雑音を音声符号化したデータとは相違す
るものであり、ＤＲＡＭにスタートアドレス、エンドア
ドレスを指標として記憶するかわりに、本発明はこのＤ
Ｃ電圧を指標とするようにしたものである。
号であり、背景雑音を音声符号化したデータとは相違す
るものであり、ＤＲＡＭにスタートアドレス、エンドア
ドレスを指標として記憶するかわりに、本発明はこのＤ
Ｃ電圧を指標とするようにしたものである。
［実施例］
本発明の一実施例について、第１〜３図を参照して説明
する。
する。
第１図には本発明の一実施例のブロック図が示されてお
り、この図においてｌはクリア信号発生回路、２はＤＣ
電圧発生回路、３は周波数切替型高周波信号発生回路、
４はリセット回路、５はＤＣ電圧検知及び時間設定回路
、６は記録再生制御回路、７はＤＲＡＭ、音声信号エン
コーダ／デコーダ回路及びアドレスカウンタ等を含むＤ
ＲＡＭ回路であり、第２図には第１図に示された構成を
より詳細に示した図が示されており、第３図にはこの実
施例における記録再生の状態が示されている。
り、この図においてｌはクリア信号発生回路、２はＤＣ
電圧発生回路、３は周波数切替型高周波信号発生回路、
４はリセット回路、５はＤＣ電圧検知及び時間設定回路
、６は記録再生制御回路、７はＤＲＡＭ、音声信号エン
コーダ／デコーダ回路及びアドレスカウンタ等を含むＤ
ＲＡＭ回路であり、第２図には第１図に示された構成を
より詳細に示した図が示されており、第３図にはこの実
施例における記録再生の状態が示されている。
これらに基づいて動作を説明する。本実施例においては
、■、８クリアモード、■、記録モード、■０反復再生
モードの順に動作が実行される。
、■、８クリアモード、■、記録モード、■０反復再生
モードの順に動作が実行される。
■、クリアモード
電源が投入されるとＤＲＡＭ回路７のアドレスカウンタ
の最終段出力によりクリア信号発生器ｌが″Ｏ″電位出
力を生じる。この状態で記録キーがオンするとクリアモ
ードとなり、記録再生制御回路６に″０＃電位が供給さ
れＷ／Ｒ出力が“θ″電位され、これがＤＲＡＭ回路７
の音声信号デコーダ／エンコーダ回路に供給されてデー
タが符号化され記録が可能な状態となる。“０”電位の
Ｗ／Ｒ出力はＤＣ電圧検知及び時間設定回路５にも供給
され、回路５を非動作状態としその出力を“０″電位と
する。また記録キーのオンによりクリア信号発生回路１
の出力が“１”電位となり、高周波信号発生器３の高周
波用抵抗Ｒ０を選択して出力クロック周波数を記録再生
時のクロック周波数ｆ０より高＜（ｒ＋）すると同時に
ＤＣ電圧発生回路２から所定のＤＣ電圧“Ｏ＃電位を発
生させる。回路７においては、ＤＣ電圧発生回路２で発
生された“０“電位が高周波信号発生回路３からの高周
波クロック信号ｆ、に同期して読み込まれ、エンコーダ
回路を介してＤＲＡＭの総てのアドレスに“Ｏｎ電位が
記録される。
の最終段出力によりクリア信号発生器ｌが″Ｏ″電位出
力を生じる。この状態で記録キーがオンするとクリアモ
ードとなり、記録再生制御回路６に″０＃電位が供給さ
れＷ／Ｒ出力が“θ″電位され、これがＤＲＡＭ回路７
の音声信号デコーダ／エンコーダ回路に供給されてデー
タが符号化され記録が可能な状態となる。“０”電位の
Ｗ／Ｒ出力はＤＣ電圧検知及び時間設定回路５にも供給
され、回路５を非動作状態としその出力を“０″電位と
する。また記録キーのオンによりクリア信号発生回路１
の出力が“１”電位となり、高周波信号発生器３の高周
波用抵抗Ｒ０を選択して出力クロック周波数を記録再生
時のクロック周波数ｆ０より高＜（ｒ＋）すると同時に
ＤＣ電圧発生回路２から所定のＤＣ電圧“Ｏ＃電位を発
生させる。回路７においては、ＤＣ電圧発生回路２で発
生された“０“電位が高周波信号発生回路３からの高周
波クロック信号ｆ、に同期して読み込まれ、エンコーダ
回路を介してＤＲＡＭの総てのアドレスに“Ｏｎ電位が
記録される。
ＤＲＡＭの総てのメモリに“θ″電位記録されるとアド
レスカウンタの最終段の出力が“１＃電位となり、これ
がクリア信号発生回路ｌに送出されてその出力を“１”
電位から“Ｏｎ電位に反転させる。回路１の出力が反転
すると、ＤＣ電圧発生回路２からの直流電圧の発生を停
止すると同時に、高周波信号発生回路３の出力周波数を
通常（音声信号記録再生時）のクロック周波数ｆ６に戻
し、クリア動作を終了する。この状態で、ＤＲＡＭは第
３図（ａ）のように“Ｏｎ電位が記録されている。
レスカウンタの最終段の出力が“１＃電位となり、これ
がクリア信号発生回路ｌに送出されてその出力を“１”
電位から“Ｏｎ電位に反転させる。回路１の出力が反転
すると、ＤＣ電圧発生回路２からの直流電圧の発生を停
止すると同時に、高周波信号発生回路３の出力周波数を
通常（音声信号記録再生時）のクロック周波数ｆ６に戻
し、クリア動作を終了する。この状態で、ＤＲＡＭは第
３図（ａ）のように“Ｏｎ電位が記録されている。
高周波信号発生回路３からの高周波信号は通常の記録再
生状態におけるよりも高周波となっているので、ＤＲＡ
Ｍのメモリ容量が大であっても“０”電位の記録時間が
それほど長くなることはなく、これらのクリア動作に要
する時間は約０．５秒程度である。
生状態におけるよりも高周波となっているので、ＤＲＡ
Ｍのメモリ容量が大であっても“０”電位の記録時間が
それほど長くなることはなく、これらのクリア動作に要
する時間は約０．５秒程度である。
なお、本実施例においてはＬＥＤ等の表示手段８により
クリア動作及びその終了を表示し、音声記録が可能であ
る事を表示するよう構成している。
クリア動作及びその終了を表示し、音声記録が可能であ
る事を表示するよう構成している。
■、音声記録モード
クリアモードが完了すると自動的に記録モードに移行し
、音声信号の記録が実行される。
、音声信号の記録が実行される。
■０反復再生モード
記録、再生の切り替え動作を含む反復再生について説明
する。
する。
外部選択キーがオフ状態（“１”電位出力）に設定され
、ＤＲＡＭの総てのアドレスに音声信号Ａが記録された
後（第３図（ｂｌ））も記録キーがオンされたままの状
態である場合、１サイクルの終了時点でＤＲＡＭ回路７
のアドレスカウンタの最終段出力が“ｌ”電位を記録再
生制御回路６に出力する。これにより記録再生制御回路
６はＷ／Ｒ出力を“１“電位とし再生モードに移行する
。
、ＤＲＡＭの総てのアドレスに音声信号Ａが記録された
後（第３図（ｂｌ））も記録キーがオンされたままの状
態である場合、１サイクルの終了時点でＤＲＡＭ回路７
のアドレスカウンタの最終段出力が“ｌ”電位を記録再
生制御回路６に出力する。これにより記録再生制御回路
６はＷ／Ｒ出力を“１“電位とし再生モードに移行する
。
また″１″電位のＷ／Ｒ出力はＤＣ電圧検知及び時間設
定回路５に送出されこの回路５をリセッする。この時、
ＤＲＡＭの総てのアドレスに音声信号が記録されている
ためＤＣ電圧検知及び時間設定回路５はカウント動作を
実行しない。これと同時に記録再生制御回路６からパル
スがリセット回路４に送出され、リセット回路４からリ
セットパルスが出力されることによりアドレスカウンタ
がリセットされ１番地（初期アドレス）から再生可能と
なり、第３図（ｃ、）に示されるように音声信号Ａが反
復再生される。
定回路５に送出されこの回路５をリセッする。この時、
ＤＲＡＭの総てのアドレスに音声信号が記録されている
ためＤＣ電圧検知及び時間設定回路５はカウント動作を
実行しない。これと同時に記録再生制御回路６からパル
スがリセット回路４に送出され、リセット回路４からリ
セットパルスが出力されることによりアドレスカウンタ
がリセットされ１番地（初期アドレス）から再生可能と
なり、第３図（ｃ、）に示されるように音声信号Ａが反
復再生される。
逆に外部選択キーがオン状態（“０＃電位出力）に設定
され、ＤＲＡＭの総てのアドレスに音声信号Ａが記録さ
れた後も記録キーをオンしたままであるとアドレスカウ
ンタが１サイクルのカウントを終了しても記録再生制御
回路６のＷ／Ｒ出力６４は“０”電位のまま変化せず１
．ＤＲＡＭは引き続き音声信号を記録することができ再
生モードに移行することはなく、第３図（ｂ８）に示さ
れるように音声信号Ｂの記録を初期アドレスから行う。
され、ＤＲＡＭの総てのアドレスに音声信号Ａが記録さ
れた後も記録キーをオンしたままであるとアドレスカウ
ンタが１サイクルのカウントを終了しても記録再生制御
回路６のＷ／Ｒ出力６４は“０”電位のまま変化せず１
．ＤＲＡＭは引き続き音声信号を記録することができ再
生モードに移行することはなく、第３図（ｂ８）に示さ
れるように音声信号Ｂの記録を初期アドレスから行う。
そして記録キーがオフされた時点で再生モードに移るも
のであるが、このとき外部選択キーが“０”電位出力の
ため記録再生制御回路６からパルスがリセット回路４に
送出されることがないのでアドレスカウンタをリセット
する事がなく、記録終了時の次のアドレスから１サイク
ル分の再生が行われ、第３図（Ｃ３）の様に再生される
。
のであるが、このとき外部選択キーが“０”電位出力の
ため記録再生制御回路６からパルスがリセット回路４に
送出されることがないのでアドレスカウンタをリセット
する事がなく、記録終了時の次のアドレスから１サイク
ル分の再生が行われ、第３図（Ｃ３）の様に再生される
。
次に、第３図（ｂ、）に示されるようにＤＲＡＭの総て
のアドレスに音声信号Ａが記録される前に記録キーがオ
フされると、外部選択キーのオンオフにかかわらず記録
再生制御回路６のＷ／Ｒ出力６４は直ちに“ＩＮ電位と
なり、記録された音声信号の後のアドレスに記録されて
いるＤＣ電圧の再生を実行する。この“１”電位のＷ／
Ｒ出力はＤＣ電圧検知及び時間設定回路５にも供給され
、ＤＣ電圧検知信号が所定の時間計数され、所定の持続
時間の後にリセット回路４を介してＤＲＡＭ回路７のア
ドレスカウンタにリセットパルスを送出し、第３図（ｃ
３）に示されるようにＤＲＡＭの１番地から反復再生が
されるようになる。この場合の再生サイクルの間隔は０
．５秒以下とすることが出来るので、長すぎる余白時間
をなくすることができる。余白部分のＤＣ電圧はミュー
ト信号であるから、交流電圧がじょうちょうした。背景
雑音と相違するものであり、ＤＣ電圧検知回路及び時間
設定回路５において音声記録信号と容易に識別出来、Ｄ
Ｃ電圧が検知された場合のみその持続時間を計数出来る
ものである。
のアドレスに音声信号Ａが記録される前に記録キーがオ
フされると、外部選択キーのオンオフにかかわらず記録
再生制御回路６のＷ／Ｒ出力６４は直ちに“ＩＮ電位と
なり、記録された音声信号の後のアドレスに記録されて
いるＤＣ電圧の再生を実行する。この“１”電位のＷ／
Ｒ出力はＤＣ電圧検知及び時間設定回路５にも供給され
、ＤＣ電圧検知信号が所定の時間計数され、所定の持続
時間の後にリセット回路４を介してＤＲＡＭ回路７のア
ドレスカウンタにリセットパルスを送出し、第３図（ｃ
３）に示されるようにＤＲＡＭの１番地から反復再生が
されるようになる。この場合の再生サイクルの間隔は０
．５秒以下とすることが出来るので、長すぎる余白時間
をなくすることができる。余白部分のＤＣ電圧はミュー
ト信号であるから、交流電圧がじょうちょうした。背景
雑音と相違するものであり、ＤＣ電圧検知回路及び時間
設定回路５において音声記録信号と容易に識別出来、Ｄ
Ｃ電圧が検知された場合のみその持続時間を計数出来る
ものである。
以上の再生モードはいずれも再生キーをオンさせること
なく反復再生が可能であり、再生の途中で１番地から再
生したい場合には再生キーをオンすればリセット回路４
を介してＤＲＡＭ回路７のアドレスカウンタがリセット
され、１番地からの再生が可能なように構成されている
。
なく反復再生が可能であり、再生の途中で１番地から再
生したい場合には再生キーをオンすればリセット回路４
を介してＤＲＡＭ回路７のアドレスカウンタがリセット
され、１番地からの再生が可能なように構成されている
。
次に本発明の他の実施例を第４〜６図を参照して説明す
る。
る。
第４及び５図にはこの装置のブロック図及びより詳細に
示す論理回路図がが記載されており、第１図の構成と同
様のものは同一の符号が付しである。第１図の装置と相
違する点は、クリア信号発生回路と高周波信号発生回路
とが具備されていない点であり、この装置においては前
記の実施例のように音声記録に先立ってＤＣ電圧（ミュ
ート信号）を記録するのではなく音声記録後に所定の時
間、ミュート信号を記録する事を特徴とするものである
。従ってクリアモードを行う事なく記録キーをオンする
と直ちに音声記録が実行される。なお、記録再生用クロ
ックはＤＲＡＭ回路内で発生されているものとする。
示す論理回路図がが記載されており、第１図の構成と同
様のものは同一の符号が付しである。第１図の装置と相
違する点は、クリア信号発生回路と高周波信号発生回路
とが具備されていない点であり、この装置においては前
記の実施例のように音声記録に先立ってＤＣ電圧（ミュ
ート信号）を記録するのではなく音声記録後に所定の時
間、ミュート信号を記録する事を特徴とするものである
。従ってクリアモードを行う事なく記録キーをオンする
と直ちに音声記録が実行される。なお、記録再生用クロ
ックはＤＲＡＭ回路内で発生されているものとする。
記録モードから再生モードに移行する動作について説明
する。
する。
外部選択キーの出力が“１″電位に設定されており、か
つＤＲＡＭの総てのアドレスに記録された後もなお記録
キーがオンしていると、ＤＲＡＭ回路のアドレスカウン
タが１サイクルのカウント動作を終了することによりカ
ウンタの最終段より“ｌ”電位が出力され、記録再生制
御回路６のＷ／Ｒ出力を“１″電位とし再生モードに移
行する。
つＤＲＡＭの総てのアドレスに記録された後もなお記録
キーがオンしていると、ＤＲＡＭ回路のアドレスカウン
タが１サイクルのカウント動作を終了することによりカ
ウンタの最終段より“ｌ”電位が出力され、記録再生制
御回路６のＷ／Ｒ出力を“１″電位とし再生モードに移
行する。
このＷ／Ｒ出力の変化によってリセット回路４がリセッ
トパルスを発生し、アドレスカウンタを初期リセットす
る。従って、１サイクルの記録が終了すると自動的にＤ
ＲＡＭの１番地から再生が開始され、最終番地が再生さ
れると再び１番地に戻り、反復再生が実行される。
トパルスを発生し、アドレスカウンタを初期リセットす
る。従って、１サイクルの記録が終了すると自動的にＤ
ＲＡＭの１番地から再生が開始され、最終番地が再生さ
れると再び１番地に戻り、反復再生が実行される。
外部選択キーの出力が“θ″電位設定されており、かつ
ＤＲＡＭの総てのメモリに記録された後もなお記録キー
がオンしていると、カウンタの最終段から“１′電位が
出力されないので引き続き音声記録が実行され新しい音
声を符号化してＤＲＡＭに記録する事ができる。そして
記録キーがオフされて初めて再生モードに移行し、外部
選択キーの出力が“０”電位のため記録再生制御回路６
からリセット回路４に信号が出力されないので、記録キ
ーがオフされてもリセット回路４を介してアドレスカウ
ンタがリセットされる事がなく、記録終了時の次のアド
レスから再生が開始され、そこからの１サイクルが反復
再生される。
ＤＲＡＭの総てのメモリに記録された後もなお記録キー
がオンしていると、カウンタの最終段から“１′電位が
出力されないので引き続き音声記録が実行され新しい音
声を符号化してＤＲＡＭに記録する事ができる。そして
記録キーがオフされて初めて再生モードに移行し、外部
選択キーの出力が“０”電位のため記録再生制御回路６
からリセット回路４に信号が出力されないので、記録キ
ーがオフされてもリセット回路４を介してアドレスカウ
ンタがリセットされる事がなく、記録終了時の次のアド
レスから再生が開始され、そこからの１サイクルが反復
再生される。
上記の動作は先の実施例の動作と同一であるが、以下の
動作において先の実施例と相違する。
動作において先の実施例と相違する。
ＤＲＡＭの総てのアドレスに記録する以前に記録キーが
オフすると、外部選択キーのオンオフにかかわらずＤＣ
電圧発生回路２からＤＣ電圧が発生されると共に、記録
キーのオン状態（“０″電位）に等しい状態が記録再生
制御回路６に設けられた時定数回路により所定時間保持
されるよう構成されているので、発生されたＤＣ電圧が
所定時間、ＤＲＡＭ回路７に供給され、ＤＲＡＭの音声
信号を記録したアドレスの次に所定時間、符号化され記
録される（第６図（ａ））。所定時間のＤＣ電圧の記録
後に再生モードに自動的に移行するが、ＤＣ電圧検知及
び時間設定回路５を開始して所定時間後にリセット回路
４を駆動する出力が出力されるのでアドレスカウンタが
リセットされ、１番地から再生が開始される。再生動作
中にミュート信号がＤＣ電圧検知及び時間設定回路５に
おいて所定時間継続した事が検知されると、再びアドレ
スカウンタがリセット回路４を介してリセットされ、１
番地からの反復再生が実行される（第６図（ｂ））。
オフすると、外部選択キーのオンオフにかかわらずＤＣ
電圧発生回路２からＤＣ電圧が発生されると共に、記録
キーのオン状態（“０″電位）に等しい状態が記録再生
制御回路６に設けられた時定数回路により所定時間保持
されるよう構成されているので、発生されたＤＣ電圧が
所定時間、ＤＲＡＭ回路７に供給され、ＤＲＡＭの音声
信号を記録したアドレスの次に所定時間、符号化され記
録される（第６図（ａ））。所定時間のＤＣ電圧の記録
後に再生モードに自動的に移行するが、ＤＣ電圧検知及
び時間設定回路５を開始して所定時間後にリセット回路
４を駆動する出力が出力されるのでアドレスカウンタが
リセットされ、１番地から再生が開始される。再生動作
中にミュート信号がＤＣ電圧検知及び時間設定回路５に
おいて所定時間継続した事が検知されると、再びアドレ
スカウンタがリセット回路４を介してリセットされ、１
番地からの反復再生が実行される（第６図（ｂ））。
この実施例においても再生キーをオンしなくとも記録キ
ーをオフするだけで反復再生が可能であり、再生の過程
で再生キーをオンすると、リセット回路４を介してアド
レスカウンタがリセットされ、最初から（１番地から）
再生されるよう構成されている。
ーをオフするだけで反復再生が可能であり、再生の過程
で再生キーをオンすると、リセット回路４を介してアド
レスカウンタがリセットされ、最初から（１番地から）
再生されるよう構成されている。
なお、上記した本発明の実施例は本発明の装置を例示し
ているだけであり、本発明の技術思想を変更しないで必
要に応じて適宜変更出来ることは勿論である。例えば、
高周波信号発生回路は例示したようなインバータ回路の
組み合わせによるものだけではなく、汎用されている高
周波発振回路を適宜用いれば良い。また、パルス発生回
路はフリツプフロツプ回路等によって、ＤＣ電圧発生回
路に用いられるトランスファーゲートもバイポーラトラ
ンジスタ等の適宜のスイッチング手段によって構成する
事ができる。さらに記録キーと再生キーは第７図に示さ
れるように、１つのキーを兼用する構成としてもよい。
ているだけであり、本発明の技術思想を変更しないで必
要に応じて適宜変更出来ることは勿論である。例えば、
高周波信号発生回路は例示したようなインバータ回路の
組み合わせによるものだけではなく、汎用されている高
周波発振回路を適宜用いれば良い。また、パルス発生回
路はフリツプフロツプ回路等によって、ＤＣ電圧発生回
路に用いられるトランスファーゲートもバイポーラトラ
ンジスタ等の適宜のスイッチング手段によって構成する
事ができる。さらに記録キーと再生キーは第７図に示さ
れるように、１つのキーを兼用する構成としてもよい。
［発明の効果］
本発明は、上記のように構成されているのでＣＰＵによ
って制御する必要がなく、構成が簡単になると共に低価
格化に役立つものである。更に動作原理も簡単なため、
操作も簡単で実用的である。
って制御する必要がなく、構成が簡単になると共に低価
格化に役立つものである。更に動作原理も簡単なため、
操作も簡単で実用的である。
第１図は本発明の一実施例を示すブロック図、第２図は
該実施例をより詳細に示す論理回路図、第３図は該実施
例に於けるＤＲＡＭの記録再生状態を示す概念図、第４
図は本発明の他の実施例を示すブロック図、第５図は他
の実施例をより詳細に示す論理回路図、第６図は他の実
施例に於けるＤＲＡＭの記録再生状態を示す概念図、第
７図は記録キーと再生キーを兼用した場合の構成図、第
８図は、従来例を示すブロック図、第９及び第１０図は
従来例の記録再生状態を示す概念図である。 １・・クリア信号発生回路 ２・・ＤＣ電圧発生回路 ３・・高周波信号発生回路 ４・・リセット回路 ５・・ＤＣ電圧検知及び時間設定回路 ６・・記録再生制御回路 ７・・ＤＲＡＭ回路 （外４名） −ｖ、２凹 本Ｊ凹 管 鈷峰トや 本４ 図 ｎ＊＊状へ−より ！、５図 本乙図
該実施例をより詳細に示す論理回路図、第３図は該実施
例に於けるＤＲＡＭの記録再生状態を示す概念図、第４
図は本発明の他の実施例を示すブロック図、第５図は他
の実施例をより詳細に示す論理回路図、第６図は他の実
施例に於けるＤＲＡＭの記録再生状態を示す概念図、第
７図は記録キーと再生キーを兼用した場合の構成図、第
８図は、従来例を示すブロック図、第９及び第１０図は
従来例の記録再生状態を示す概念図である。 １・・クリア信号発生回路 ２・・ＤＣ電圧発生回路 ３・・高周波信号発生回路 ４・・リセット回路 ５・・ＤＣ電圧検知及び時間設定回路 ６・・記録再生制御回路 ７・・ＤＲＡＭ回路 （外４名） −ｖ、２凹 本Ｊ凹 管 鈷峰トや 本４ 図 ｎ＊＊状へ−より ！、５図 本乙図
Claims (1)
- 【特許請求の範囲】 １、ＤＲＡＭを音声記録媒体とし、固定した記録再生サ
イクルが設定されている記録再生装置を用いて記録再生
する方法において、 記録キーのオンにより音声記録再生時よりも高周波のク
ロック信号によりＤＣ電圧をＤＲＡＭの総てのアドレス
に記録するステップ、 ＤＲＡＭの初期アドレスから音声信号を記録するステッ
プ、 記録キーのオフ時点から前記ＤＣ電圧の所定時間以上の
検知により初期アドレスから再生をスタートさせるステ
ップ、 再生過程で前記ＤＣ電圧の所定時間以上の検知により再
び初期アドレスに戻り反復再生を行うステップ、 とからなる記録再生方法。 ２、ＤＲＡＭを音声記録媒体とし、固定した記録再生サ
ークルが設定されている記録再生装置を用いて記録再生
する方法において、 記録キーのオンによりＤＲＡＭに音声信号を記録をする
ステップ、 記録キーのオフにより前記音声記録に続いてＤＣ電圧を
所定の時間記録するステップ、 初期アドレスから再生をスタートさせるステップ、 再生過程で前記記録したＤＣ電圧の検知により再び初期
アドレスに戻り反復再生を行うステップ、とからなる記
録再生方法。 ３、請求項１または２記載の記録再生方法において、記
録キーのオンがＤＲＡＭの終端アドレスの記録時に継続
している場合に、記録を継続して記録キーのオフ時点か
ら再生を実行するか又は自動的に再生動作に移行して初
期アドレスから再生を実行するかのあらかじめ選択され
た状態に設定されるステップ、前記設定された再生開始
アドレスから反復再生を実行するステップがさらに設け
られている記録再生方法。 ４、ＤＲＡＭを音声記録媒体とし、固定した記録再生サ
ークルが設定されている記録再生装置において、該装置
はクリア信号発生回路、ＤＣ電圧発生回路、記録再生用
クロック信号及びクリア用高周波クロック信号を選択的
に発生する高周波信号発生回路、リセット回路、ＤＣ電
圧検知及び時間設定回路、記録再生制御回路、音声信号
エンコーダ／デコーダ回路及びアドレスカウンタを含む
ＤＲＡＭ回路とから構成されており、これらの回路は、
記録キーのオンによりクリア信号発生回路を介してＤＣ
電圧発生回路及び高周波信号発生回路を動作させ、ＤＲ
ＡＭの総てのアドレスに高周波信号発生回路からのクリ
ア用高周波クロック信号に同期してＤＣ電圧を記録して
ＤＲＡＭのクリア動作を行い、次に記録再生制御回路の
Ｗ／Ｒ出力により音声信号の記録を記録再生用クロック
信号に同期してＤＲＡＭの初期アドレスから実行し、記
録キーのオフ時点からＤＣ電圧検知及び時間設定回路に
おいてクリア動作時に記録したＤＣ電圧を所定時間検知
した場合はＤＲＡＭの初期アドレスから自動的に再生を
実行し、再生過程で前記検知した所定時間のＤＣ電圧が
ＤＣ電圧検知及び時間設定回路において検知されるとリ
セット回路を介してＤＲＡＭのアドレスカウンタを初期
化し、初期アドレスから反復再生されるように構成され
ている事を特徴とする記録再生装置。 ５、ＤＲＡＭを音声記録媒体とし、固定された記録再生
サイクルを有する記録再生装置において、該装置はＤＣ
電圧発生回路、リセット回路、ＤＣ電圧検知及び時間設
定回路、記録再生制御回路、音声信号エンコーダ／デコ
ーダ及びアドレスカウンタを有するＤＲＡＭ回路とから
構成されており、これらの回路は、記録キーのオンによ
りリセット回路が動作してＤＲＡＭのアドレスカウンタ
を初期化するとともに、記録再生制御回路のＷ／Ｒ出力
により音声信号の記録をＤＲＡＭの初期アドレスから実
行し、記録キーのオフ時点から音声信号に引き続いてＤ
Ｃ電圧発生回路からのＤＣ電圧を所定時間ＤＲＡＭに記
録させ、該所定時間の後にＤＲＡＭの初期アドレスから
再生を実行するよう記録再生制御回路が制御し、再生過
程で前期記録した所定時間のＤＣ電圧がＤＣ電圧検知及
び時間設定回路で検知されるとリセット回路を介してＤ
ＲＡＭのアドレスカウンタを初期化し、初期アドレスか
ら反復再生されるよう構成されていることを特徴とする
記録再生装置。 ６、請求項４または５記載の記録再生装置において、Ｄ
ＲＡＭの記録が終端アドレスになった時点で記録キーが
オンを継続している場合、初期アドレスから自動的に再
生を実行するかまたは記録を継続して記録キーのオフの
時点から再生を実行するかを外部選択キーにより選択出
来るように構成されており、かつこの選択に応じた反復
再生を実行するよう構成されていることを特徴とする記
録再生装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211559A JP3022912B2 (ja) | 1988-08-25 | 1988-08-25 | 記録再生方法及びその装置 |
| US07/365,640 US5157729A (en) | 1988-08-25 | 1989-06-13 | Method and apparatus for automatic address setting for recording and replay |
| EP89307266A EP0360388B1 (en) | 1988-08-25 | 1989-07-18 | Method and apparatus for automatic address setting for recording and replay |
| AT89307266T ATE138490T1 (de) | 1988-08-25 | 1989-07-18 | Verfahren und vorrichtung zur automatischen einstellung einer adresse für aufnahme und wiedergabe |
| DE68926523T DE68926523D1 (de) | 1988-08-25 | 1989-07-18 | Verfahren und Vorrichtung zur automatischen Einstellung einer Adresse für Aufnahme und Wiedergabe |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211559A JP3022912B2 (ja) | 1988-08-25 | 1988-08-25 | 記録再生方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0279900A true JPH0279900A (ja) | 1990-03-20 |
| JP3022912B2 JP3022912B2 (ja) | 2000-03-21 |
Family
ID=16607806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63211559A Expired - Lifetime JP3022912B2 (ja) | 1988-08-25 | 1988-08-25 | 記録再生方法及びその装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5157729A (ja) |
| EP (1) | EP0360388B1 (ja) |
| JP (1) | JP3022912B2 (ja) |
| AT (1) | ATE138490T1 (ja) |
| DE (1) | DE68926523D1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526316A (en) * | 1994-04-29 | 1996-06-11 | Winbond Electronics Corp. | Serial access memory device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912196A (ja) * | 1982-07-13 | 1984-01-21 | Seibu Denki Kogyo Kk | 軸流送風機 |
| JPS6017797A (ja) * | 1983-07-12 | 1985-01-29 | 株式会社ケンウッド | 録音再生装置 |
| JPS61112200A (ja) * | 1984-07-09 | 1986-05-30 | テキサス インスツルメンツ インコ−ポレイテツド | 音声合成装置のデイジタル出力を可聴音に変換する方法及び装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4121058A (en) * | 1976-12-13 | 1978-10-17 | E-Systems, Inc. | Voice processor |
| US4281994A (en) * | 1979-12-26 | 1981-08-04 | The Singer Company | Aircraft simulator digital audio system |
| JPS56149237A (en) * | 1980-04-18 | 1981-11-19 | Nippon Soken Inc | Vehicle-mounted verbal message device |
| DE3207498A1 (de) * | 1982-03-02 | 1983-09-08 | Siemens AG, 1000 Berlin und 8000 München | Integrierter dynamischer schreib-lese-speicher |
| US4535427A (en) * | 1982-12-06 | 1985-08-13 | Mostek Corporation | Control of serial memory |
| US4698776A (en) * | 1983-05-30 | 1987-10-06 | Kabushiki Kaisha Kenwood | Recording/reproducing apparatus |
| US4591929A (en) * | 1984-07-13 | 1986-05-27 | Newsom Harley M | Interactive learning programming and like control circuitry |
| JPS6199199A (ja) * | 1984-09-28 | 1986-05-17 | 株式会社東芝 | 音声分析合成装置 |
| JPS6199198A (ja) * | 1984-09-28 | 1986-05-17 | 株式会社東芝 | 音声分析合成装置 |
| US4712190A (en) * | 1985-01-25 | 1987-12-08 | Digital Equipment Corporation | Self-timed random access memory chip |
| US4772873A (en) * | 1985-08-30 | 1988-09-20 | Digital Recorders, Inc. | Digital electronic recorder/player |
| US4797850A (en) * | 1986-05-12 | 1989-01-10 | Advanced Micro Devices, Inc. | Dynamic random access memory controller with multiple independent control channels |
| US4881205A (en) * | 1987-04-21 | 1989-11-14 | Casio Computer Co., Ltd. | Compact electronic apparatus with a refresh unit for a dynamic type memory |
| US4959852A (en) * | 1987-10-19 | 1990-09-25 | At&T Information Systems Inc. | Telephone answering machine having solid state and magnetic tape storage for outgoing announcements |
| JPH01148240A (ja) * | 1987-12-04 | 1989-06-09 | Toshiba Corp | 診断用音声指示装置 |
-
1988
- 1988-08-25 JP JP63211559A patent/JP3022912B2/ja not_active Expired - Lifetime
-
1989
- 1989-06-13 US US07/365,640 patent/US5157729A/en not_active Expired - Lifetime
- 1989-07-18 DE DE68926523T patent/DE68926523D1/de not_active Expired - Lifetime
- 1989-07-18 EP EP89307266A patent/EP0360388B1/en not_active Expired - Lifetime
- 1989-07-18 AT AT89307266T patent/ATE138490T1/de not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912196A (ja) * | 1982-07-13 | 1984-01-21 | Seibu Denki Kogyo Kk | 軸流送風機 |
| JPS6017797A (ja) * | 1983-07-12 | 1985-01-29 | 株式会社ケンウッド | 録音再生装置 |
| JPS61112200A (ja) * | 1984-07-09 | 1986-05-30 | テキサス インスツルメンツ インコ−ポレイテツド | 音声合成装置のデイジタル出力を可聴音に変換する方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0360388B1 (en) | 1996-05-22 |
| EP0360388A2 (en) | 1990-03-28 |
| US5157729A (en) | 1992-10-20 |
| DE68926523D1 (de) | 1996-06-27 |
| ATE138490T1 (de) | 1996-06-15 |
| JP3022912B2 (ja) | 2000-03-21 |
| EP0360388A3 (en) | 1992-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0279900A (ja) | 記録再生方法及びその装置 | |
| JP3223079B2 (ja) | 音声再生装置 | |
| KR0170659B1 (ko) | 오디오신호 재생장치의 반복재생방법 및 이에 적합한 장치 | |
| JPH0443916Y2 (ja) | ||
| JPS587469Y2 (ja) | 再生装置 | |
| RU2018180C1 (ru) | Устройство для цифровой записи-воспроизведения речевой информации | |
| JPH07113809B2 (ja) | 学習装置 | |
| JPS587466Y2 (ja) | 再生装置 | |
| JPS587468Y2 (ja) | 再生装置 | |
| JPS587467Y2 (ja) | 再生装置 | |
| RU2036519C1 (ru) | Устройство записи и воспроизведения звука | |
| JPH0582488U (ja) | 鳥玩具 | |
| JP3505208B2 (ja) | 音声再生装置 | |
| JPS5827882B2 (ja) | 再生装置 | |
| JP2698823B2 (ja) | ダイナミックメモリのリフレッシュ装置 | |
| JP2569168Y2 (ja) | 録音再生装置 | |
| JP3332639B2 (ja) | 音声記録再生装置用メモリのリード／ライト制御方法及び制御回路 | |
| JPH01245466A (ja) | ディスク再生装置 | |
| JPS63282961A (ja) | 記録再生装置の付加装置 | |
| JPH06168541A (ja) | 音声再生装置 | |
| JPS5827884B2 (ja) | 再生装置 | |
| JPS595964B2 (ja) | 再生装置 | |
| JPS63179499A (ja) | 録音再生装置 | |
| JPH0787010B2 (ja) | 再生装置 | |
| JPS5827883B2 (ja) | 再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |