JP3505208B2 - 音声再生装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】この発明は音声再生装置に関し、
特にたとえば３倍速再生などの特殊再生が可能なビデオ
テープレコーダやオーディオテープレコーダなどのよう
な、音声再生装置に関する。 【０００２】 【従来の技術】ビデオテープレコーダやオーディオテー
プレコーダには、たとえば３倍速や５倍速など、記録時
の速度とは異なった速度で再生する特殊再生機能が設け
られている。このとき、その音声をそのまま再生した場
合には、時間軸が圧縮された信号となるため、周波数が
変わるばかりか、その内容を把握することは不可能とな
る。 【０００３】そこで、本願出願人は、先に、特開平１−
１５９８６５号公報（Ｇ１１Ｂ ２０／０２）におい
て、書き込みと読み出しとを並行してなし得るメモリを
用いて、時間軸を修正した音声を連続的に得る逆転音声
再生回路を提案している。 【０００４】 【発明が解決しようとする課題】この従来技術では、再
生時の速度が異なっても、メモリ容量分の読み出し期間
すなわちメモリのアドレス一巡分だけ音声を連続再生で
きるようになっている（２倍速を除く）（特開平１−１
５９８６５号公報の第２図参照）。このように、連続再
生できる音声はメモリのアドレス一巡分だけであるの
で、たとえば短い時間で全体の文脈を把握するために特
殊再生を使用しても、連続音声時間が短くて全体の文脈
を把握できない恐れがあった。 【０００５】それゆえに、この発明の主たる目的は、特
殊再生時に全体の文脈が把握し易い、音声再生装置を提
供することである。 【０００６】この発明は、再生すべき音声信号を記録媒
体から読み出してメモリに循環的に書き込みながらメモ
リから読み出すことによって、再生時の記録媒体からの
読み出し速度が記録時の記録媒体への書き込み速度より
も速い場合に、ほぼ記録時の書き込み速度で音声信号を
再生できる音声再生装置であって、第１速度でメモリに
循環的に音声信号を書き込むための書き込みアドレス信
号を生成する書き込みアドレス信号生成手段、書き込み
アドレス信号生成手段が書き込みアドレス信号の生成を
停止した時の書き込み終了アドレス値を保持する保持手
段、および第１速度よりも遅い第２速度で前記メモリか
ら循環的に音声信号を読み出すための読み出しアドレス
信号を生成する読み出しアドレス信号生成手段を備え、
書き込みアドレス信号生成手段は、書き込みアドレス信
号のアドレス値と読み出し信号のアドレス値がほぼ等し
くなったとき書き込みアドレス信号の生成を停止すると
ともに、保持手段に保持されている終了アドレス値と読
み出しアドレス信号のアドレス値とがほぼ等しくなった
ときに書き込みアドレス信号の生成を再開する、音声再
生装置である。 【０００７】 【作用】たとえば特殊再生モードとして３倍速モードや
５倍速モードに設定する。そして、メモリの或るアドレ
スから、特殊再生モードの媒体移送速度に応じた速度で
音声を書き込んでいく。その書き込まれた音声をほぼ記
録時の媒体移送速度で読み出していく。ここで、メモリ
への書き込み速度＞読み出し速度であり、音声の書き込
みがアドレスを一巡して音声の読み出しに追いつくまで
上述の処理が行われる。その結果、連続して読み出され
る音声は、メモリのアドレス範囲とは関係なくなってメ
モリのアドレス一巡分より長くなる。 【０００８】 【発明の効果】この発明によれば、従来と異なり、３倍
速や５倍速などの特殊再生時に、音声の書き込みがメモ
リの最終アドレスに達すると開始アドレスに戻って書き
込みを行い、読み出しが未了のアドレスの手前まで音声
を書き込む。するとメモリからの連続読み出し範囲が、
メモリのアドレス範囲を超えた範囲に広がるので音声の
連続再生がより長くなり、特殊再生時の音声の文脈把握
がより容易になる。この発明の上述の目的，その他の目
的，特徴および利点は、図面を参照して行う以下の実施
例の詳細な説明から一層明らかとなろう。 【０００９】 【実施例】図１に示すこの実施例の音声再生装置１０
は、一例として、３倍速再生などの特殊再生が可能なビ
デオテープレコーダに採用される。音声再生装置１０
は、シスコン回路１２を含む。シスコン回路１２は、再
生モードを指定するすなわち倍速情報を含むモード指令
信号を発生させる。その指定される再生モードは、通常
再生モード，３倍速再生モードまたは５倍速再生モード
などで、それぞれのモード指令信号に従ってテープ速度
が異なり、オーディオトラックを走査するオーディオヘ
ッド１４からは、その速度に応じて再生音声信号が得ら
れる。このテープの走行速度に応じて得られる再生音声
信号をアンプ１６で増幅した後、Ａ／Ｄ変換回路１８で
Ａ／Ｄ変換パルスに基づいて、６ビットのＡ／Ｄ変換出
力を生成する。Ａ／Ｄ変換出力は転送パルスに基づいて
パラレルシリアル変換回路２０にパラレルに入力され、
パラレルシリアル変換回路２０は、書き込みパルスに同
期してＡ／Ｄ変換出力をメモリ２２にシリアルに供給す
る。 【００１０】Ｎ逓倍回路２４は、１５ｋＨｚの基準サン
プリングパルスをシスコン回路１２から与えられるモー
ド指令信号に基づいてＮ逓倍し、このＮ逓倍パルスがＡ
／Ｄ変換回路１８に与えるＡ／Ｄ変換パルスや、パラレ
ルシリアル変換回路２０に与える転送パルスとして利用
される。メモリ２２は、書き込みモードのとき書き込み
アドレスに従って書き込みを行い、一方、読み出しモー
ドのとき読み出しアドレスに従って読み出しを行うたと
えば２５６ｋビットのＲＡＭである。シリアルパラレル
変換回路２６は、メモリ２２から１ビットずつ読み出さ
れたＡ／Ｄ変換出力（再生音声信号）を６ビットの並列
データに変換して、Ｄ／Ａ変換回路２８へ与える。Ｄ／
Ａ変換回路２８は、発振回路３０からの基準サンプリン
グパルスに同期して、与えられた並列データをＤ／Ａ変
換し、音声信号を形成する。その音声信号は、ローパス
フィルタ３２およびアンプ３４を介して出力される。 【００１１】発振回路３０は、１５ｋＨｚの基準サンプ
リングパルスと９０ｋＨｚの基準クロックパルスとを形
成する。（Ｎ＋１）逓倍回路３６は、シスコン回路１２
からのモード指令信号に従って、基準クロックパルスを
（Ｎ＋１）逓倍した逓倍出力を書き込みパルス発生回路
３８に入力する。読み出しパルス発生回路４０は、発振
回路３０からの基準クロックパルスをそのまま読み出し
パルスとして出力する。書き込みパルス発生回路３８
は、逓倍出力から読み出しパルスに位相同期する出力分
を間引いて書き込みパルスを生成する。 【００１２】アドレス情報発生回路４２は、モード設定
時に発せられるリセットパルスによってリセットされた
後、書き込みパルス発生回路３８からの書き込みパルス
を加算計数することによって、アドレス情報（ＡＤ）を
生成する。また、読み出しアドレス発生回路４４は、リ
セットパルスによってリセットされた後に、読み出しパ
ルスを加算計数して読み出しアドレス信号（ＲＡ）を生
成する。 【００１３】また、ゲートパルス発生回路４６は、読み
出しアドレス信号（ＲＡ）と終了アドレス値（ＳＡ）と
を比較して適宜ゲートパルス（ＧＰ）を形成する。アド
レスラッチ回路４８は、ゲートパルス（ＧＰ）の立ち下
がりエッジでのアドレス情報（ＡＤ）を終了アドレス値
（ＳＡ）として記憶しておく。書き込みアドレス発生回
路５０は、このゲートパルス（ＧＰ）発生期間中にのみ
書き込みパルス発生回路３８からの書き込みパルスを加
算計数して、書き込みアドレス信号（ＷＡ）を生成す
る。なお、アドレス情報発生回路４２，読み出しアドレ
ス発生回路４４および書き込みアドレス発生回路５０
は、それぞれたとえばカウンタを含み、そのカウンタの
ビット数はメモリ２２の容量に応じて決定される。アド
レス切換回路５２は、書き込みパルスとゲートパルス
（ＧＰ）とをＡＮＤゲート５４に入力して得られる論理
積出力の発生時に書き込みアドレス信号（ＷＡ）を選択
し、一方、読み出しパルス発生回路４０からの読み出し
パルス発生時に読み出しアドレス信号（ＲＡ）を選択し
て、メモリ２２に入力する。したがって、メモリ２２
は、ＡＮＤゲート５４からの論理積出力を受けて書き込
みモードとなり、このとき書き込みアドレス信号（Ｗ
Ａ）に従ってＡ／Ｄ変換出力を１ビットずつ書き込む。
また、メモリ２２は、読み出しパルスを受けて読み出し
モードとなり、このとき読み出しアドレス信号に従って
Ａ／Ｄ変換出力を１ビットずつ読み出す。 【００１４】このような音声再生装置１０の注目すべき
点は、再生音声信号（Ａ／Ｄ変換出力）のメモリ２２へ
の連続書き込み範囲が、メモリ２２のアドレス一巡分よ
りも長いことである。さらに、注目すべき点は、書き込
みアドレスの終了位置がメモリ２２の最終アドレスとは
限らず、読み出しアドレスとの関係によって変化し、記
録時の媒体移送速度によってメモリ２２への書き込み範
囲が変化することである。以下、３倍速再生モードおよ
び５倍速再生モードを例にとって動作を説明する。 【００１５】（Ａ）３倍速再生モードの場合 図１を参照して、発振回路３０より得られる１５ｋＨｚ
の基準サンプリングパルスは、シスコン回路１２のモー
ド指令信号を制御入力とするＮ逓倍回路２４において３
逓倍され、４５ｋＨｚの３逓倍パルスを得る。この４５
ｋＨｚの３逓倍パルスは、再生音声信号が入力されるＡ
／Ｄ変換回路１８のＡ／Ｄ変換パルスとして利用され
る。このＡ／Ｄ変換回路１８より得られる６ビットのＡ
／Ｄ変換出力は、パラレルシリアル変換回路２０に転送
されてシリアル化され、書き込みアドレス変更のたびに
１ビットずつメモリ２２に記録される。 【００１６】また、発振回路３０から出力される９０ｋ
Ｈｚの基準クロックパルスは、モード指令信号を制御入
力とする（Ｎ＋１）逓倍回路３６において４逓倍され、
３６０ｋＨｚの４逓倍クロックが得られる。基準クロッ
クパルスは、読み出しパルス発生回路４０を介して読み
出しパルスとして読み出しアドレス発生回路４４に入力
される。この読み出しアドレス発生回路４４は、読み出
しパルスをメモリ２２のほぼ容量分だけ計数して、読み
出しアドレス信号（ＲＡ）を生成する。 【００１７】一方、４逓倍クロックを計数入力とする書
き込みパルス発生回路３８は、読み出しパルス発生時に
４逓倍クロックの通過を阻止することによって、書き込
みパルスを発生する。したがって、書き込みパルスは３
回連続的に発生し、読み出しパルス発生時に書き込みパ
ルスは休止状態となる。この書き込みパルスを計数する
アドレス情報発生回路４２は、読み出しアドレスの３倍
の速度で変化するアドレス情報（ＡＤ）を生成する。図
２（Ａ）には、アドレス情報（ＡＤ）の値の変化状態を
示す。なお、アドレス情報発生回路４２は初期状態にお
いて、読み出しアドレス発生回路４４およびアドレスラ
ッチ回路４８とともにリセットパルスによって同時にリ
セットされる。 【００１８】そして、ゲートパルス発生回路４６では、
読み出しアドレス信号（ＲＡ）とアドレス情報（ＡＤ）
および終了アドレス値（ＳＡ）との比較を行い、ゲート
パルス（ＧＰ）を発生する。まず、終了アドレス値（Ｓ
Ａ）と読み出しアドレス信号（ＲＡ）とがほぼ等しくな
った時点で、図２（Ｂ）に示すようにゲートパルス（Ｇ
Ｐ）の出力を開始する。そして、読み出しアドレス信号
（ＲＡ）とアドレス情報（ＡＤ）とがほぼ等しくなるま
でゲートパルス（ＧＰ）を発生し続ける。この結果、図
２（Ａ）および（Ｂ）からわかるように、アドレス情報
（ＡＤ）一巡分よりも長い時間幅のゲートパルス（Ｇ
Ｐ）が形成される。このゲートパルス（ＧＰ）発生期間
中に、図２（Ｃ）に示すように、終了アドレス値（Ｓ
Ａ）を初期値として書き込みパルスをカウントすること
によって書き込みアドレス信号（ＷＡ）が生成される。
書き込みアドレス信号（ＷＡ）と読み出しアドレス信号
（ＲＡ）とを入力するアドレス切換回路５２は、ゲート
パルス（ＧＰ）発生期間（ハイレベル期間）中に発生す
る書き込みパルスに同期して、書き込みアドレス信号
（ＷＡ）を選択し、読み出しパルスに同期して読み出し
アドレス信号（ＲＡ）を選択しており、書き込みアドレ
ス信号（ＷＡ）の選択に同期してメモリ２２を書き込み
モードに設定し、読み出しアドレス信号（ＲＡ）の選択
に同期してメモリ２２を読み出しモードに設定する。し
たがって、メモリ２２は、ゲートパルス（ＧＰ）がハイ
レベルのとき３回連続的に書き込んだ後１回の読み出し
を行い、ゲートパルス（ＧＰ）がローレベルのとき書き
込みを行うことなしに４回に１回の割合で読み出しを行
う。メモリ２２から読み出されたＡ／Ｄ変換出力は、シ
リアルパラレル変換回路２６において６ビットの並列デ
ータに変換された後、Ｄ／Ａ変換回路２８に入力され、
基準サンプリングパルスに同期して１５ｋＨｚの割合で
アナログ化される。 【００１９】このような３倍速再生モードの場合には、
読み出し音声の連続性は図２（Ｄ）に示すようになり、
連続した音声の読み出し時間は時間Ｘに示すようにな
る。 （Ｂ）５倍速再生モードの場合 この５倍速再生モードではＮ＝５であり、これに関連す
る部分以外は上述の３倍速モードと同様であるのでその
重複する説明は省略する。図３に５倍速再生モードの動
作を説明するための図解図を示す。 【００２０】図３（Ａ）および（Ｂ）からわかるよう
に、５倍速再生モードの場合にもゲートパルス（ＧＰ）
は、アドレス情報（ＡＤ）一巡分よりも長い時間幅に形
成される。すなわち、連続した音声はメモリ２２のアド
レス一巡分より長く再生される。この場合の書き込みア
ドレス信号（ＷＡ），読み出しアドレス信号（ＲＡ）お
よび終了アドレス信号（ＳＡ）の関係は、図３（Ｃ）に
示すようになる。また、この場合の読み出し音声の連続
性は図３（Ｄ）に示すようになり、連続した音声の読み
出し時間は時間Ｘ′に示すようになる。 【００２１】ここで、図２（Ｄ）と図３（Ｄ）とを比較
してわかるように、連続した音声を取り出せる時間が３
倍速と５倍速とで異なる。メモリ２２を読み出す速度は
一定であるので、再生時の媒体移送速度によってメモリ
２２への連続書き込み範囲すなわちメモリ２２からの連
続読み出し範囲が変化していることになる。このよう
に、この実施例によれば、時間軸を修正した音声を再生
する場合、連続した音声の再生時間をメモリ２２の容量
によって固定するのではなく、すなわちメモリ２２のア
ドレス範囲に関係なく、再生時の媒体移送速度によって
メモリ２２への連続書き込み範囲すなわちメモリ２２か
らの連続読み出し範囲を変化させることができるので、
記録内容を読み取れる最適スピードで特殊再生を行うこ
とができる。 【００２２】したがって、従来では、たとえば３倍速程
度で再生しようとしても、その連続再生時間は５倍速や
９倍速の場合と等しくなり連続再生時間が固定されるの
で、短い時間で全体の文脈をつかむ用途で特殊再生を使
用する場合には、対象となる速度が限定されてしまう可
能性があったが、この実施例ではそのような問題点を解
決することができる。すなわち、再生時の媒体移送速度
によってメモリ２２への連続書き込み範囲すなわち連続
読み出し範囲を変化させ、できるだけ長い連続再生時間
を得ることで短い時間で全体の文脈を容易に把握できる
ようにしている。

【図面の簡単な説明】 【図１】この発明の一実施例を示すブロック図である。 【図２】図１実施例の３倍速再生モードにおける動作を
説明するための図解図である。 【図３】図１実施例の５倍速再生モードにおける動作を
説明するための図解図である。 【符号の説明】 １０ …音声再生装置 １４ …オーディオヘッド ２２ …メモリ ３８ …書き込みパルス発生回路 ４０ …読み出しパルス発生回路 ４２ …アドレス情報発生回路 ４４ …読み出しアドレス発生回路 ４６ …ゲートパルス発生回路 ４８ …アドレスラッチ回路 ５０ …書き込みアドレス発生回路 ５２ …アドレス切換回路

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】再生すべき音声信号を記録媒体から読み出
   してメモリに循環的に書き込みながら前記メモリから読
   み出すことによって、再生時の前記記録媒体からの読み
   出し速度が記録時の前記記録媒体への書き込み速度より
   も速い場合に、ほぼ記録時の書き込み速度で前記音声信
   号を再生できる音声再生装置であって、第１速度で前記メモリに循環的に前記音声信号を書き込
   むための書き込みアドレス信号を生成する書き込みアド
   レス信号生成手段、 前記書き込みアドレス信号生成手段が前記書き込みアド
   レス信号の生成を停止した時の書き込み終了アドレス値
   を保持する保持手段、および 第１速度よりも遅い第２速
   度で前記メモリから循環的に前記音声信号を読み出すた
   めの読み出しアドレス信号を生成する読み出しアドレス
   信号生成手段を備え、 前記書き込みアドレス信号生成手段は、前記書き込みア
   ドレス信号のアドレス値と前記読み出し信号のアドレス
   値がほぼ等しくなったとき前記書き込みアドレス信号の
   生成を停止するとともに、前記保持手段に保持されてい
   る前記終了アドレス値と前記読み出しアドレス信号のア
   ドレス値とがほぼ等しくなったときに前記書き込みアド
   レス信号の生成を再開する、 音声再生装置。