JP2984131B2 - 処理システム - Google Patents
処理システムInfo
- Publication number
- JP2984131B2 JP2984131B2 JP4026585A JP2658592A JP2984131B2 JP 2984131 B2 JP2984131 B2 JP 2984131B2 JP 4026585 A JP4026585 A JP 4026585A JP 2658592 A JP2658592 A JP 2658592A JP 2984131 B2 JP2984131 B2 JP 2984131B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- power
- unit
- storage
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、データを内部記憶する
メモリを有する処理システムに関するものである。
メモリを有する処理システムに関するものである。
【０００２】
【従来の技術】従来の文字処理システムでは、文字列デ
ータを、バッテリでバックアップされているメモリに格
納するか、あるいは、電源をＯＦＦする前に、内部メモ
リに記憶されている文字列データを外部記憶装置にコピ
ーして外部記憶装置に保存する方法がとられていた。
ータを、バッテリでバックアップされているメモリに格
納するか、あるいは、電源をＯＦＦする前に、内部メモ
リに記憶されている文字列データを外部記憶装置にコピ
ーして外部記憶装置に保存する方法がとられていた。
【０００３】
【発明が解決しようとする課題】しかしながら、文字列
データをバッテリによりバックアップされているメモリ
に格納する方法を採用した場合、バッテリを必要とする
上、使用される消費電力の少ない高価なメモリ、例え
ば、スタティックＲＡＭによりコストが上がるという問
題点があった。
データをバッテリによりバックアップされているメモリ
に格納する方法を採用した場合、バッテリを必要とする
上、使用される消費電力の少ない高価なメモリ、例え
ば、スタティックＲＡＭによりコストが上がるという問
題点があった。
【０００４】電源をＯＦＦする前に、内部メモリに記憶
されている文字列データを外部記憶装置にコピーして外
部記憶装置に保存する方法を採用した場合は、電源をＯ
ＦＦする前に、コピー操作をしなければならないので非
常に煩わしかった。文字列データを外部記憶装置に保存
する前に電源スイッチをＯＦＦした場合、文字列データ
が消去されるという問題点があった。
されている文字列データを外部記憶装置にコピーして外
部記憶装置に保存する方法を採用した場合は、電源をＯ
ＦＦする前に、コピー操作をしなければならないので非
常に煩わしかった。文字列データを外部記憶装置に保存
する前に電源スイッチをＯＦＦした場合、文字列データ
が消去されるという問題点があった。
【０００５】本発明の目的は、上記のような問題点を解
決し、内部メモリに格納したデータの保存を確実に行う
ことができる処理システムを提供することにある。
決し、内部メモリに格納したデータの保存を確実に行う
ことができる処理システムを提供することにある。
【０００６】
【課題を解決するための手段】このような目的を達成す
るため、本発明は、データを記憶するデータ記憶手段
と、前記データ記憶手段に記憶されているデータが更新
されたか否かを示す情報を記憶する更新記憶手段と、電
源のオンまたはオフを指示する指示手段と、外部記憶装
置へデータの書込みが可能か否かを判定する記憶可否判
定手段と、前記指示手段により電源オフが指示された場
合に、前記更新記憶手段が更新されたことを示し、か
つ、前記記憶可否判定手段によりデータの書込みが可能
と判定された場合は、前記データ記憶手段に記憶された
データを前記外部記憶装置へ転送し、前記更新記憶手段
が更新されたことを示す情報を示しているが、前記記憶
可否判定手段によりデータの書込みが可能でないと判定
された場合は、その旨を報知する制御手段とを備えたこ
とを特徴とする。
るため、本発明は、データを記憶するデータ記憶手段
と、前記データ記憶手段に記憶されているデータが更新
されたか否かを示す情報を記憶する更新記憶手段と、電
源のオンまたはオフを指示する指示手段と、外部記憶装
置へデータの書込みが可能か否かを判定する記憶可否判
定手段と、前記指示手段により電源オフが指示された場
合に、前記更新記憶手段が更新されたことを示し、か
つ、前記記憶可否判定手段によりデータの書込みが可能
と判定された場合は、前記データ記憶手段に記憶された
データを前記外部記憶装置へ転送し、前記更新記憶手段
が更新されたことを示す情報を示しているが、前記記憶
可否判定手段によりデータの書込みが可能でないと判定
された場合は、その旨を報知する制御手段とを備えたこ
とを特徴とする。
【０００７】
【作用】本発明では、電源のオンまたはオフを指示する
指示手段により電源オフが指示された場合に、更新記憶
手段が更新されたことを示し、かつ、記憶可否判定手段
によりデータの書込みが可能と判定された場合に、デー
タ記憶手段に記憶されたデータを制御手段により外部記
憶装置へ転送し、更新記憶手段が更新されたことを示す
情報を示しているが、記憶可否判定手段によりデータの
書込みが可能でないと判定された場合に、制御手段によ
りその旨を報知する。
指示手段により電源オフが指示された場合に、更新記憶
手段が更新されたことを示し、かつ、記憶可否判定手段
によりデータの書込みが可能と判定された場合に、デー
タ記憶手段に記憶されたデータを制御手段により外部記
憶装置へ転送し、更新記憶手段が更新されたことを示す
情報を示しているが、記憶可否判定手段によりデータの
書込みが可能でないと判定された場合に、制御手段によ
りその旨を報知する。
【０００８】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【０００９】図１は本発明の一実施例を示す。
【００１０】図１において、１は電源で、図に示す各デ
バイスに電力を供給するものである。１４は電源１から
各デバイスに電力を供給するための電源線である。２は
メインスイッチで、電源１をＯＮ／ＯＦＦする際に操作
するものである。
バイスに電力を供給するものである。１４は電源１から
各デバイスに電力を供給するための電源線である。２は
メインスイッチで、電源１をＯＮ／ＯＦＦする際に操作
するものである。
【００１１】８はＲＯＭで、文字処理を制御するための
制御プログラムや、キャラクタのイメージデータ等が記
憶されている。３はマイクロプロセッサ形態のＣＰＵ
で、ＲＯＭ８に記憶されている制御プログラムに従っ
て、文字処理に必要な制御をおこなっている。
制御プログラムや、キャラクタのイメージデータ等が記
憶されている。３はマイクロプロセッサ形態のＣＰＵ
で、ＲＯＭ８に記憶されている制御プログラムに従っ
て、文字処理に必要な制御をおこなっている。
【００１２】９は内部記憶手段としてのＲＡＭで、文字
データを記憶する文字メモリ９１、文字メモリ９１の内
容に変更があったか否かを指示するエディットフラグ９
２、その他の記憶領域９３がある。
データを記憶する文字メモリ９１、文字メモリ９１の内
容に変更があったか否かを指示するエディットフラグ９
２、その他の記憶領域９３がある。
【００１３】６は外部記憶手段としてのＦＤＤ装置であ
る。４はキーボートで、ＦＤＤ装置６に対して保存を指
示する保存キー、読み取りを指示する読み取りキー、そ
の他の文字処理を実施するためのキーが装備されてい
る。５は表示器で、メッセージや、文字処理に必要な表
示を行うためのものである。７はブザーで、警告音を発
するものである。
る。４はキーボートで、ＦＤＤ装置６に対して保存を指
示する保存キー、読み取りを指示する読み取りキー、そ
の他の文字処理を実施するためのキーが装備されてい
る。５は表示器で、メッセージや、文字処理に必要な表
示を行うためのものである。７はブザーで、警告音を発
するものである。
【００１４】バー（以下、＼で表す）ＳＷＩＮＴはＣＰ
Ｕ３に対してメインスイッチ２のＯＮ／ＯＦＦの状態を
表す制御信号である。ＰＯＮはＣＰＵ３から電源１に対
し、電源ＯＮを指示するための制御信号である。
Ｕ３に対してメインスイッチ２のＯＮ／ＯＦＦの状態を
表す制御信号である。ＰＯＮはＣＰＵ３から電源１に対
し、電源ＯＮを指示するための制御信号である。
【００１５】図２は図１図示電源１の構成を示す。
【００１６】図２において、２は図１と同一部分を示
す。１１１は整流器で、交流を整流するものである。１
１２はＤＣ／ＤＣコンバータで、整流器１１１の直流出
力電圧をさらに各デバイスに対応する電源（ロジック電
力ＬＰ、アナログ電力ＡＰ）電圧に変換するものであ
る。１１３は発振回路で、ＤＣ／ＤＣコンバータ１１２
を、メインスイッチ２がＯＮか、あるいは制御信号ＰＯ
ＮのレベルがＨＩＧＨレベルの場合のみ発振させ、それ
以外の場合は、発振を停止させるものである。発振回路
１１３が発振している時のみ、ＤＣ／ＤＣコンバータ１
１２からロジック電力ＬＰ、アナログ電力ＡＰが供給さ
れている。
す。１１１は整流器で、交流を整流するものである。１
１２はＤＣ／ＤＣコンバータで、整流器１１１の直流出
力電圧をさらに各デバイスに対応する電源（ロジック電
力ＬＰ、アナログ電力ＡＰ）電圧に変換するものであ
る。１１３は発振回路で、ＤＣ／ＤＣコンバータ１１２
を、メインスイッチ２がＯＮか、あるいは制御信号ＰＯ
ＮのレベルがＨＩＧＨレベルの場合のみ発振させ、それ
以外の場合は、発振を停止させるものである。発振回路
１１３が発振している時のみ、ＤＣ／ＤＣコンバータ１
１２からロジック電力ＬＰ、アナログ電力ＡＰが供給さ
れている。
【００１７】１１４，１１５，１１６はフォトカプラ
で、１次側（ＡＣ高電圧）、２次側を分離するためのも
のである。
で、１次側（ＡＣ高電圧）、２次側を分離するためのも
のである。
【００１８】図３は図１図示ＲＯＭ８に格納される制御
プログラムの一例を示すフローチャートである。
プログラムの一例を示すフローチャートである。
【００１９】メインスイッチ２がＯＮされると、制御信
号＼ＳＷＩＮＴがＨＩＧＨレベルになり、同時に、ロジ
ック電力ＬＰが出力される。
号＼ＳＷＩＮＴがＨＩＧＨレベルになり、同時に、ロジ
ック電力ＬＰが出力される。
【００２０】そして、ステップＳ１にて、ＲＥＳＥＴ信
号によりＣＰＵ３が初期化され、リセットが解除され、
ついで、ＣＰＵ３により制御信号ＰＯＮがＨＩＧＨレベ
ルにされる（図４参照）。ステップＳ２にてキー入力が
あると、キー入力に応じて、ステップＳ３，Ｓ６，Ｓ８
に移行する。
号によりＣＰＵ３が初期化され、リセットが解除され、
ついで、ＣＰＵ３により制御信号ＰＯＮがＨＩＧＨレベ
ルにされる（図４参照）。ステップＳ２にてキー入力が
あると、キー入力に応じて、ステップＳ３，Ｓ６，Ｓ８
に移行する。
【００２１】すなわち、読み取りキーが操作された場合
は、ステップＳ８に移行し、ステップＳ８にてＦＤ読取
処理を行い、ステップＳ９にてエディットフラグをＯＦ
Ｆにする。また、保存キーが操作された場合、ステップ
Ｓ６に移行し、ステップＳ６にてＦＤ保存処理を行い、
ステップＳ７にてエディットフラグをＯＦＦにする。
は、ステップＳ８に移行し、ステップＳ８にてＦＤ読取
処理を行い、ステップＳ９にてエディットフラグをＯＦ
Ｆにする。また、保存キーが操作された場合、ステップ
Ｓ６に移行し、ステップＳ６にてＦＤ保存処理を行い、
ステップＳ７にてエディットフラグをＯＦＦにする。
【００２２】さらに、操作されたキーが読取キー、保存
キー以外のキーである場合は、ステップＳ３に移行し、
ステップＳ３にてキー入力に応じて文字処理を行う。そ
して、ステップＳ４にて、文字データの更新の有無（テ
キストエディット）を調べ、調べた結果、更新がない場
合は、ステップＳ２に戻る。他方、文字データの更新が
あった場合は、ステップＳ５に移行し、ステップＳ５に
てエディットフラグをＯＮし、ステップＳ２に戻る。
キー以外のキーである場合は、ステップＳ３に移行し、
ステップＳ３にてキー入力に応じて文字処理を行う。そ
して、ステップＳ４にて、文字データの更新の有無（テ
キストエディット）を調べ、調べた結果、更新がない場
合は、ステップＳ２に戻る。他方、文字データの更新が
あった場合は、ステップＳ５に移行し、ステップＳ５に
てエディットフラグをＯＮし、ステップＳ２に戻る。
【００２３】図５は図３のステップＳ１の詳細なフロー
チャートである。
チャートである。
【００２４】ステップＳ５１にて、制御信号ＰＯＮをセ
ットし（この状態では、メインスイッチ２がＯＦＦにな
るだけで、電源１は遮断されていない）、エディットフ
ラグをＯＦＦにし、ステップＳ５２にて、ＦＤの有無を
チェックしたり、ＦＤ内のデータの検索を行う。そし
て、ステップＳ５３にて退避文章の有無をチェックし、
チェックした結果、退避文章がある場合は、退避文章の
処理を行い、他方、退避文章がない場合は、退避文章の
読み取りを行い、本処理を終了する。
ットし（この状態では、メインスイッチ２がＯＦＦにな
るだけで、電源１は遮断されていない）、エディットフ
ラグをＯＦＦにし、ステップＳ５２にて、ＦＤの有無を
チェックしたり、ＦＤ内のデータの検索を行う。そし
て、ステップＳ５３にて退避文章の有無をチェックし、
チェックした結果、退避文章がある場合は、退避文章の
処理を行い、他方、退避文章がない場合は、退避文章の
読み取りを行い、本処理を終了する。
【００２５】図６はメインスイッチ２がＯＦＦにされた
場合に実行される制御プログラムの一例を示すフローチ
ャートである。
場合に実行される制御プログラムの一例を示すフローチ
ャートである。
【００２６】メインスイッチ２がＯＦＦにされると、制
御信号＼ＳＷＩＮＴのレベルがＬＯＷレベルになり、Ｃ
ＰＵ３に割り込みが発生する（図４参照）。
御信号＼ＳＷＩＮＴのレベルがＬＯＷレベルになり、Ｃ
ＰＵ３に割り込みが発生する（図４参照）。
【００２７】ステップＳ６１にて、エディットフラグの
ＯＮ、ＯＦＦをチェックし、チェックした結果、ＯＮの
場合は、ステップＳ６２に移行し、ＦＤＤ装置６にＦＤ
が装填されている否かを調べる。調べた結果、ＦＤがな
い場合は、ステップＳ６４に移行し、再度、電源１がＯ
Ｎか、あるいはＯＦＦかを判定する。判定した結果、電
源１がＯＮである場合は、割り込み処理を終了して元の
処理に戻る。他方、ステップＳ６４にて判定した結果、
電源１がＯＦＦである場合は、ステップＳ６５にて、ブ
ザー７を鳴らしてＦＤが挿入されていないことを警告
し、ステップＳ６６にて、１秒間の待機状態に移る。つ
いで、１秒経過後、待ちカウントを１だけカウントアッ
プする。そして、ステップＳ６７にて、待ちカウントが
１０か否かを判定し、否定判定の場合は、ステップＳ６
２に戻り、以後、待ちカウントが１０になるまで、ステ
ップＳ６２〜ステップＳ６７を繰り返す。
ＯＮ、ＯＦＦをチェックし、チェックした結果、ＯＮの
場合は、ステップＳ６２に移行し、ＦＤＤ装置６にＦＤ
が装填されている否かを調べる。調べた結果、ＦＤがな
い場合は、ステップＳ６４に移行し、再度、電源１がＯ
Ｎか、あるいはＯＦＦかを判定する。判定した結果、電
源１がＯＮである場合は、割り込み処理を終了して元の
処理に戻る。他方、ステップＳ６４にて判定した結果、
電源１がＯＦＦである場合は、ステップＳ６５にて、ブ
ザー７を鳴らしてＦＤが挿入されていないことを警告
し、ステップＳ６６にて、１秒間の待機状態に移る。つ
いで、１秒経過後、待ちカウントを１だけカウントアッ
プする。そして、ステップＳ６７にて、待ちカウントが
１０か否かを判定し、否定判定の場合は、ステップＳ６
２に戻り、以後、待ちカウントが１０になるまで、ステ
ップＳ６２〜ステップＳ６７を繰り返す。
【００２８】そして、待ちカウントが１０になると、す
なわち、１０秒経過後、ステップＳ６８に移行し、制御
信号ＰＯＮのレベルをＬＯＷレベルにし（図４参照）、
ステップＳ６９にて、ＣＰＵ３が異常動作をしないよう
に停止処理する。その後、電源１を遮断する。
なわち、１０秒経過後、ステップＳ６８に移行し、制御
信号ＰＯＮのレベルをＬＯＷレベルにし（図４参照）、
ステップＳ６９にて、ＣＰＵ３が異常動作をしないよう
に停止処理する。その後、電源１を遮断する。
【００２９】他方、ステップＳ６２にてＦＤの有無を判
定した結果、ＦＤが装填されている場合は、ステップＳ
６３にて、文字メモリ９１に記憶されている退避文章を
ＦＤにコピーし、ステップＳ６８に移行する。
定した結果、ＦＤが装填されている場合は、ステップＳ
６３にて、文字メモリ９１に記憶されている退避文章を
ＦＤにコピーし、ステップＳ６８に移行する。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
データの保存無しに電源のオフが指示された場合、デー
タが保存可能か否かの判定を行い、データの保存が可能
なときはデータの保存を行い、データの保存が可能でな
いときはその旨の報知を行うことにより、データの確実
な保存と、更新されたデータが保存できる状態でないこ
とを知らせることができる。さらに、データの書込みが
可能でない旨を報知した後に、所定時間経過後に電源を
オフにするので、報知した状態がそのまま続くことな
く、確実に電源をオフにすることができる。
データの保存無しに電源のオフが指示された場合、デー
タが保存可能か否かの判定を行い、データの保存が可能
なときはデータの保存を行い、データの保存が可能でな
いときはその旨の報知を行うことにより、データの確実
な保存と、更新されたデータが保存できる状態でないこ
とを知らせることができる。さらに、データの書込みが
可能でない旨を報知した後に、所定時間経過後に電源を
オフにするので、報知した状態がそのまま続くことな
く、確実に電源をオフにすることができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１図示電源１の構成を示すブロック図であ
る。
る。
【図３】図１図示ＲＯＭ８に格納される制御プログラム
の一例を示すフローチャートである。
の一例を示すフローチャートである。
【図４】図２図示信号のタイミングを示すタイミングチ
ャートである。
ャートである。
【図５】図３のステップＳ１の詳細なフローチャートで
ある。
ある。
【図６】メインスイッチ２がＯＦＦにされた場合に実行
される制御プログラムの一例を示すフローチャートであ
る。
される制御プログラムの一例を示すフローチャートであ
る。
１ 電源 ２ メインスイッチ ３ ＣＰＵ ４ キーボード ５ 表示器 ６ ＦＤＤ装置 ７ ブザー ８ ＲＯＭ ９ ＲＡＭ
Claims (4)
- 【請求項１】 データを記憶するデータ記憶手段と、 前記データ記憶手段に記憶されているデータが更新され
たか否かを示す情報を記憶する更新記憶手段と、 電源のオンまたはオフを指示する指示手段と、 外部記憶装置へデータの書込みが可能か否かを判定する
記憶可否判定手段と、 前記指示手段により電源オフが指示された場合に、前記
更新記憶手段が更新されたことを示し、かつ、前記記憶
可否判定手段によりデータの書込みが可能と判定された
場合は、前記データ記憶手段に記憶されたデータを前記
外部記憶装置へ転送し、前記更新記憶手段が更新された
ことを示す情報を示しているが、前記記憶可否判定手段
によりデータの書込みが可能でないと判定された場合
は、その旨を報知する制御手段とを備えたことを特徴と
する処理システム。 - 【請求項２】 請求項１において、前記制御手段により
データの転送が終了した後に電源をオフにする電源オフ
手段をさらに備えたことを特徴とする処理システム。 - 【請求項３】 請求項２において、 前記記憶可否判定手段によりデータの書込みが可能でな
いと判定された場合に、前記電源オフ手段による電源オ
フを所定時間だけ遅延する遅延手段をさらに有し、 前記遅延手段による電源オフの遅延中に前記記憶可否判
定手段により外部記憶装置へのデータの書込みが可能と
判定された場合に、前記データ記憶手段に記憶されたデ
ータを、前記制御手段により前記外部記憶装置へ転送し
た後に、前記電源オフ手段により電源をオフにし、前記
遅延手段による電源オフの遅延中に前記記憶可否判定手
段により外部記憶装置へのデータの書込みが可能でない
と判定された場合に、前記データ記憶手段に記憶された
データを、前記制御手段により前記外部記憶装置へ転送
することなく、前記電源オフ手段により電源をオフにす
ることを特徴とする処理システム。 - 【請求項４】 請求項３において、前記制御手段は、前
記遅延手段による電源オフの遅延中に、前記指示手段に
より電源のオンが指示された場合、前記電源オフ手段に
よる電源のオフを行わないことを特徴とする処理システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026585A JP2984131B2 (ja) | 1992-02-13 | 1992-02-13 | 処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026585A JP2984131B2 (ja) | 1992-02-13 | 1992-02-13 | 処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05224781A JPH05224781A (ja) | 1993-09-03 |
| JP2984131B2 true JP2984131B2 (ja) | 1999-11-29 |
Family
ID=12197628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4026585A Expired - Fee Related JP2984131B2 (ja) | 1992-02-13 | 1992-02-13 | 処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2984131B2 (ja) |
-
1992
- 1992-02-13 JP JP4026585A patent/JP2984131B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05224781A (ja) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010826B1 (ko) | 계산기시스템으로 동작하는 소프트웨어를 중단, 재개하기 위한 장치 | |
| KR930008259B1 (ko) | 슬립 기능을 가진 컴퓨터 시스템 | |
| KR910006823A (ko) | 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템 | |
| JP2007133564A (ja) | 情報処理装置 | |
| JPH07175728A (ja) | ディスクキャッシュデータ保全方式 | |
| JPS6191675A (ja) | レ−ザビ−ムプリンタ制御装置 | |
| US4849919A (en) | System wake up circuit for computer | |
| JP2984131B2 (ja) | 処理システム | |
| KR960018782A (ko) | 프로세스 카트리지 교환시기 경보방법 및 장치 | |
| JPH0863051A (ja) | 画像形成装置 | |
| KR960042248A (ko) | 전자 사진 현상 방식 화상형성장치의 전원절약방법 | |
| KR970049104A (ko) | 전자사진현상방식 화상형성장치 및 그 전원절약방법 | |
| JPH0764665A (ja) | 表示制御装置 | |
| JP2001147821A (ja) | プロセッサ | |
| JPH0239973A (ja) | 印刷制御方式 | |
| JP7242351B2 (ja) | 起動時にソフトウェアの改ざん検知処理を省略することが可能な電子機器 | |
| JPH11143592A (ja) | 携帯端末装置におけるオン／オフ制御方法 | |
| JPH05119879A (ja) | 文書処理装置 | |
| JPS60238919A (ja) | 文書作成装置における電源断処理方式 | |
| JPH06119256A (ja) | メモリチェックシステム | |
| JPH08251316A (ja) | 画像形成装置 | |
| JP2002342173A (ja) | 電子機器装置および装置制御情報設定方法 | |
| JPH05112060A (ja) | 画像記録装置 | |
| JPH1115329A (ja) | 画像形成装置および定着用温調制御プログラムを記録した記録媒体 | |
| JPH0744283A (ja) | 電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |