JPH05224781A - 文字処理システム - Google Patents
文字処理システムInfo
- Publication number
- JPH05224781A JPH05224781A JP4026585A JP2658592A JPH05224781A JP H05224781 A JPH05224781 A JP H05224781A JP 4026585 A JP4026585 A JP 4026585A JP 2658592 A JP2658592 A JP 2658592A JP H05224781 A JPH05224781 A JP H05224781A
- Authority
- JP
- Japan
- Prior art keywords
- character
- turned
- power
- processing system
- character string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 内部メモリに格納した文字列データの保存を
確実に行う。 【構成】 メインスイッチ２がＯＦＦ状態にされた場
合、文字メモリ９１に文字列データが存在するか否かを
判定する。肯定判定された場合、ＦＤＤ装置６が記憶可
能か否かを判定する。肯定判定された場合、文字メモリ
９１に記憶されている文字列データをＦＤＤ装置６にコ
ピーし、コピーが終了した場合か、あるいは文字列デー
タが文字メモリ９１に存在しないと判定された場合、電
源１を遮断する。
確実に行う。 【構成】 メインスイッチ２がＯＦＦ状態にされた場
合、文字メモリ９１に文字列データが存在するか否かを
判定する。肯定判定された場合、ＦＤＤ装置６が記憶可
能か否かを判定する。肯定判定された場合、文字メモリ
９１に記憶されている文字列データをＦＤＤ装置６にコ
ピーし、コピーが終了した場合か、あるいは文字列デー
タが文字メモリ９１に存在しないと判定された場合、電
源１を遮断する。
Description
【０００１】
【産業上の利用分野】本発明は、文字列データを内部記
憶するメモリを有する文字処理システムに関するもので
ある。
憶するメモリを有する文字処理システムに関するもので
ある。
【０００２】
【従来の技術】従来の文字処理システムでは、文字列デ
ータを、バッテリでバックアップされているメモリに格
納するか、あるいは、電源をＯＦＦする前に、内部メモ
リに記憶されている文字列データを外部記憶装置にコピ
ーして外部記憶装置に保存する方法がとられていた。
ータを、バッテリでバックアップされているメモリに格
納するか、あるいは、電源をＯＦＦする前に、内部メモ
リに記憶されている文字列データを外部記憶装置にコピ
ーして外部記憶装置に保存する方法がとられていた。
【０００３】
【発明が解決しようとする課題】しかしながら、文字列
データをバッテリによりバックアップされているメモリ
に格納する方法を採用した場合、バッテリを必要とする
上、使用される消費電力の少ない高価なメモリ、例え
ば、スタティックＲＡＭによりコストが上がるという問
題点があった。
データをバッテリによりバックアップされているメモリ
に格納する方法を採用した場合、バッテリを必要とする
上、使用される消費電力の少ない高価なメモリ、例え
ば、スタティックＲＡＭによりコストが上がるという問
題点があった。
【０００４】電源をＯＦＦする前に、内部メモリに記憶
されている文字列データを外部記憶装置にコピーして外
部記憶装置に保存する方法を採用した場合は、電源をＯ
ＦＦする前に、コピー操作をしなければならないので非
常に煩わしかった。文字列データを外部記憶装置に保存
する前に電源スイッチをＯＦＦした場合、文字列データ
が消去されるという問題点があった。
されている文字列データを外部記憶装置にコピーして外
部記憶装置に保存する方法を採用した場合は、電源をＯ
ＦＦする前に、コピー操作をしなければならないので非
常に煩わしかった。文字列データを外部記憶装置に保存
する前に電源スイッチをＯＦＦした場合、文字列データ
が消去されるという問題点があった。
【０００５】本発明の目的は、上記のような問題点を解
決し、内部メモリに格納した文字列データの保存を確実
に行うことができる文字処理システムを提供することに
ある。
決し、内部メモリに格納した文字列データの保存を確実
に行うことができる文字処理システムを提供することに
ある。
【０００６】
【課題を解決するための手段】このような目的を達成す
るため、本発明は、文字列データを記憶するための内部
記憶手段を有する文字処理システムにおいて、電源ＯＮ
／ＯＦＦ用スイッチがＯＦＦ状態にされた場合、前記内
部記憶手段に文字列データが存在するか否かを判定する
データ有無判定手段と、該データ有無判定手段により肯
定判定された場合、外部記憶手段が記憶可能か否かを判
定する記憶可否判定手段と、該記憶可否判定手段により
肯定判定された場合、前記内部記憶手段に記憶されてい
る文字列データを前記外部記憶手段にコピーするコピー
手段と、該コピー手段によるコピーが終了するか、ある
いは前記データ有無判定手段により否定判定された場
合、電源を遮断する電源遮断手段とを備えたことを特徴
とする。
るため、本発明は、文字列データを記憶するための内部
記憶手段を有する文字処理システムにおいて、電源ＯＮ
／ＯＦＦ用スイッチがＯＦＦ状態にされた場合、前記内
部記憶手段に文字列データが存在するか否かを判定する
データ有無判定手段と、該データ有無判定手段により肯
定判定された場合、外部記憶手段が記憶可能か否かを判
定する記憶可否判定手段と、該記憶可否判定手段により
肯定判定された場合、前記内部記憶手段に記憶されてい
る文字列データを前記外部記憶手段にコピーするコピー
手段と、該コピー手段によるコピーが終了するか、ある
いは前記データ有無判定手段により否定判定された場
合、電源を遮断する電源遮断手段とを備えたことを特徴
とする。
【０００７】
【作用】本発明では、電源ＯＮ／ＯＦＦ用スイッチがＯ
ＦＦ状態にされた場合、内部記憶手段に文字列データが
存在するか否かをデータ有無判定手段により判定し、デ
ータ有無判定手段により肯定判定された場合、外部記憶
手段が記憶可能か否かを記憶可否判定手段により判定
し、記憶可否判定手段により肯定判定された場合、内部
記憶手段に記憶されている文字列データを外部記憶手段
にコピー手段によりコピーし、コピー手段によるコピー
が終了するか、あるいはデータ有無判定手段により否定
判定された場合、電源遮断手段により電源を遮断する。
ＦＦ状態にされた場合、内部記憶手段に文字列データが
存在するか否かをデータ有無判定手段により判定し、デ
ータ有無判定手段により肯定判定された場合、外部記憶
手段が記憶可能か否かを記憶可否判定手段により判定
し、記憶可否判定手段により肯定判定された場合、内部
記憶手段に記憶されている文字列データを外部記憶手段
にコピー手段によりコピーし、コピー手段によるコピー
が終了するか、あるいはデータ有無判定手段により否定
判定された場合、電源遮断手段により電源を遮断する。
【０００８】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【０００９】図１は本発明の一実施例を示す。
【００１０】図１において、１は電源で、図に示す各デ
バイスに電力を供給するものである。１４は電源１から
各デバイスに電力を供給するための電源線である。２は
メインスイッチで、電源１をＯＮ／ＯＦＦする際に操作
するものである。
バイスに電力を供給するものである。１４は電源１から
各デバイスに電力を供給するための電源線である。２は
メインスイッチで、電源１をＯＮ／ＯＦＦする際に操作
するものである。
【００１１】８はＲＯＭで、文字処理を制御するための
制御プログラムや、キャラクタのイメージデータ等が記
憶されている。３はマイクロプロセッサ形態のＣＰＵ
で、ＲＯＭ８に記憶されている制御プログラムに従っ
て、文字処理に必要な制御をおこなっている。
制御プログラムや、キャラクタのイメージデータ等が記
憶されている。３はマイクロプロセッサ形態のＣＰＵ
で、ＲＯＭ８に記憶されている制御プログラムに従っ
て、文字処理に必要な制御をおこなっている。
【００１２】９は内部記憶手段としてのＲＡＭで、文字
データを記憶する文字メモリ９１、文字メモリ９１の内
容に変更があったか否かを指示するエディットフラグ９
２、その他の記憶領域９３がある。
データを記憶する文字メモリ９１、文字メモリ９１の内
容に変更があったか否かを指示するエディットフラグ９
２、その他の記憶領域９３がある。
【００１３】６は外部記憶手段としてのＦＤＤ装置であ
る。４はキーボートで、ＦＤＤ装置６に対して保存を指
示する保存キー、読み取りを指示する読み取りキー、そ
の他の文字処理を実施するためのキーが装備されてい
る。５は表示器で、メッセージや、文字処理に必要な表
示を行うためのものである。７はブザーで、警告音を発
するものである。
る。４はキーボートで、ＦＤＤ装置６に対して保存を指
示する保存キー、読み取りを指示する読み取りキー、そ
の他の文字処理を実施するためのキーが装備されてい
る。５は表示器で、メッセージや、文字処理に必要な表
示を行うためのものである。７はブザーで、警告音を発
するものである。
【００１４】バー（以下、＼で表す）ＳＷＩＮＴはＣＰ
Ｕ３に対してメインスイッチ２のＯＮ／ＯＦＦの状態を
表す制御信号である。ＰＯＮはＣＰＵ３から電源１に対
し、電源ＯＮを指示するための制御信号である。
Ｕ３に対してメインスイッチ２のＯＮ／ＯＦＦの状態を
表す制御信号である。ＰＯＮはＣＰＵ３から電源１に対
し、電源ＯＮを指示するための制御信号である。
【００１５】図２は図１図示電源１の構成を示す。
【００１６】図２において、２は図１と同一部分を示
す。１１１は整流器で、交流を整流するものである。１
１２はＤＣ／ＤＣコンバータで、整流器１１１の直流出
力電圧をさらに各デバイスに対応する電源（ロジック電
力ＬＰ、アナログ電力ＡＰ）電圧に変換するものであ
る。１１３は発振回路で、ＤＣ／ＤＣコンバータ１１２
を、メインスイッチ２がＯＮか、あるいは制御信号ＰＯ
ＮのレベルがＨＩＧＨレベルの場合のみ発振させ、それ
以外の場合は、発振を停止させるものである。発振回路
１１３が発振している時のみ、ＤＣ／ＤＣコンバータ１
１２からロジック電力ＬＰ、アナログ電力ＡＰが供給さ
れている。
す。１１１は整流器で、交流を整流するものである。１
１２はＤＣ／ＤＣコンバータで、整流器１１１の直流出
力電圧をさらに各デバイスに対応する電源（ロジック電
力ＬＰ、アナログ電力ＡＰ）電圧に変換するものであ
る。１１３は発振回路で、ＤＣ／ＤＣコンバータ１１２
を、メインスイッチ２がＯＮか、あるいは制御信号ＰＯ
ＮのレベルがＨＩＧＨレベルの場合のみ発振させ、それ
以外の場合は、発振を停止させるものである。発振回路
１１３が発振している時のみ、ＤＣ／ＤＣコンバータ１
１２からロジック電力ＬＰ、アナログ電力ＡＰが供給さ
れている。
【００１７】１１４，１１５，１１６はフォトカプラ
で、１次側（ＡＣ高電圧）、２次側を分離するためのも
のである。
で、１次側（ＡＣ高電圧）、２次側を分離するためのも
のである。
【００１８】図３は図１図示ＲＯＭ８に格納される制御
プログラムの一例を示すフローチャートである。
プログラムの一例を示すフローチャートである。
【００１９】メインスイッチ２がＯＮされると、制御信
号＼ＳＷＩＮＴがＨＩＧＨレベルになり、同時に、ロジ
ック電力ＬＰが出力される。
号＼ＳＷＩＮＴがＨＩＧＨレベルになり、同時に、ロジ
ック電力ＬＰが出力される。
【００２０】そして、ステップＳ１にて、ＲＥＳＥＴ信
号によりＣＰＵ３が初期化され、リセットが解除され、
ついで、ＣＰＵ３により制御信号ＰＯＮがＨＩＧＨレベ
ルにされる（図４参照）。ステップＳ２にてキー入力が
あると、キー入力に応じて、ステップＳ３，Ｓ６，Ｓ８
に移行する。
号によりＣＰＵ３が初期化され、リセットが解除され、
ついで、ＣＰＵ３により制御信号ＰＯＮがＨＩＧＨレベ
ルにされる（図４参照）。ステップＳ２にてキー入力が
あると、キー入力に応じて、ステップＳ３，Ｓ６，Ｓ８
に移行する。
【００２１】すなわち、読み取りキーが操作された場合
は、ステップＳ８に移行し、ステップＳ８にてＦＤ読取
処理を行い、ステップＳ９にてエディットフラグをＯＦ
Ｆにする。また、保存キーが操作された場合、ステップ
Ｓ６に移行し、ステップＳ６にてＦＤ保存処理を行い、
ステップＳ７にてエディットフラグをＯＦＦにする。
は、ステップＳ８に移行し、ステップＳ８にてＦＤ読取
処理を行い、ステップＳ９にてエディットフラグをＯＦ
Ｆにする。また、保存キーが操作された場合、ステップ
Ｓ６に移行し、ステップＳ６にてＦＤ保存処理を行い、
ステップＳ７にてエディットフラグをＯＦＦにする。
【００２２】さらに、操作されたキーが読取キー、保存
キー以外のキーである場合は、ステップＳ３に移行し、
ステップＳ３にてキー入力に応じて文字処理を行う。そ
して、ステップＳ４にて、文字データの更新の有無（テ
キストエディット）を調べ、調べた結果、更新がない場
合は、ステップＳ２に戻る。他方、文字データの更新が
あった場合は、ステップＳ５に移行し、ステップＳ５に
てエディットフラグをＯＮし、ステップＳ２に戻る。
キー以外のキーである場合は、ステップＳ３に移行し、
ステップＳ３にてキー入力に応じて文字処理を行う。そ
して、ステップＳ４にて、文字データの更新の有無（テ
キストエディット）を調べ、調べた結果、更新がない場
合は、ステップＳ２に戻る。他方、文字データの更新が
あった場合は、ステップＳ５に移行し、ステップＳ５に
てエディットフラグをＯＮし、ステップＳ２に戻る。
【００２３】図５は図３のステップＳ１の詳細なフロー
チャートである。
チャートである。
【００２４】ステップＳ５１にて、制御信号ＰＯＮをセ
ットし（この状態では、メインスイッチ２がＯＦＦにな
るだけで、電源１は遮断されていない）、エディットフ
ラグをＯＦＦにし、ステップＳ５２にて、ＦＤの有無を
チェックしたり、ＦＤ内のデータの検索を行う。そし
て、ステップＳ５３にて退避文章の有無をチェックし、
チェックした結果、退避文章がある場合は、退避文章の
処理を行い、他方、退避文章がない場合は、退避文章の
読み取りを行い、本処理を終了する。
ットし（この状態では、メインスイッチ２がＯＦＦにな
るだけで、電源１は遮断されていない）、エディットフ
ラグをＯＦＦにし、ステップＳ５２にて、ＦＤの有無を
チェックしたり、ＦＤ内のデータの検索を行う。そし
て、ステップＳ５３にて退避文章の有無をチェックし、
チェックした結果、退避文章がある場合は、退避文章の
処理を行い、他方、退避文章がない場合は、退避文章の
読み取りを行い、本処理を終了する。
【００２５】図６はメインスイッチ２がＯＦＦにされた
場合に実行される制御プログラムの一例を示すフローチ
ャートである。
場合に実行される制御プログラムの一例を示すフローチ
ャートである。
【００２６】メインスイッチ２がＯＦＦにされると、制
御信号＼ＳＷＩＮＴのレベルがＬＯＷレベルになり、Ｃ
ＰＵ３に割り込みが発生する（図４参照）。
御信号＼ＳＷＩＮＴのレベルがＬＯＷレベルになり、Ｃ
ＰＵ３に割り込みが発生する（図４参照）。
【００２７】ステップＳ６１にて、エディットフラグの
ＯＮ、ＯＦＦをチェックし、チェックした結果、ＯＮの
場合は、ステップＳ６２に移行し、ＦＤＤ装置６にＦＤ
が装填されている否かを調べる。調べた結果、ＦＤがな
い場合は、ステップＳ６４に移行し、再度、電源１がＯ
Ｎか、あるいはＯＦＦかを判定する。判定した結果、電
源１がＯＮである場合は、割り込み処理を終了して元の
処理に戻る。他方、ステップＳ６４にて判定した結果、
電源１がＯＦＦである場合は、ステップＳ６５にて、ブ
ザー７を鳴らしてＦＤが挿入されていないことを警告
し、ステップＳ６６にて、１秒間の待機状態に移る。つ
いで、１秒経過後、待ちカウントを１だけカウントアッ
プする。そして、ステップＳ６７にて、待ちカウントが
１０か否かを判定し、否定判定の場合は、ステップＳ６
２に戻り、以後、待ちカウントが１０になるまで、ステ
ップＳ６２〜ステップＳ６７を繰り返す。
ＯＮ、ＯＦＦをチェックし、チェックした結果、ＯＮの
場合は、ステップＳ６２に移行し、ＦＤＤ装置６にＦＤ
が装填されている否かを調べる。調べた結果、ＦＤがな
い場合は、ステップＳ６４に移行し、再度、電源１がＯ
Ｎか、あるいはＯＦＦかを判定する。判定した結果、電
源１がＯＮである場合は、割り込み処理を終了して元の
処理に戻る。他方、ステップＳ６４にて判定した結果、
電源１がＯＦＦである場合は、ステップＳ６５にて、ブ
ザー７を鳴らしてＦＤが挿入されていないことを警告
し、ステップＳ６６にて、１秒間の待機状態に移る。つ
いで、１秒経過後、待ちカウントを１だけカウントアッ
プする。そして、ステップＳ６７にて、待ちカウントが
１０か否かを判定し、否定判定の場合は、ステップＳ６
２に戻り、以後、待ちカウントが１０になるまで、ステ
ップＳ６２〜ステップＳ６７を繰り返す。
【００２８】そして、待ちカウントが１０になると、す
なわち、１０秒経過後、ステップＳ６８に移行し、制御
信号ＰＯＮのレベルをＬＯＷレベルにし（図４参照）、
ステップＳ６９にて、ＣＰＵ３が異常動作をしないよう
に停止処理する。その後、電源１を遮断する。
なわち、１０秒経過後、ステップＳ６８に移行し、制御
信号ＰＯＮのレベルをＬＯＷレベルにし（図４参照）、
ステップＳ６９にて、ＣＰＵ３が異常動作をしないよう
に停止処理する。その後、電源１を遮断する。
【００２９】他方、ステップＳ６２にてＦＤの有無を判
定した結果、ＦＤが装填されている場合は、ステップＳ
６３にて、文字メモリ９１に記憶されている退避文章を
ＦＤにコピーし、ステップＳ６８に移行する。
定した結果、ＦＤが装填されている場合は、ステップＳ
６３にて、文字メモリ９１に記憶されている退避文章を
ＦＤにコピーし、ステップＳ６８に移行する。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、内部メモリに格納した文字
列データの保存を確実に行うことができるという効果が
ある。
上記のように構成したので、内部メモリに格納した文字
列データの保存を確実に行うことができるという効果が
ある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１図示電源１の構成を示すブロック図であ
る。
る。
【図３】図１図示ＲＯＭ８に格納される制御プログラム
の一例を示すフローチャートである。
の一例を示すフローチャートである。
【図４】図２図示信号のタイミングを示すタイミングチ
ャートである。
ャートである。
【図５】図３のステップＳ１の詳細なフローチャートで
ある。
ある。
【図６】メインスイッチ２がＯＦＦにされた場合に実行
される制御プログラムの一例を示すフローチャートであ
る。
される制御プログラムの一例を示すフローチャートであ
る。
１ 電源 ２ メインスイッチ ３ ＣＰＵ ４ キーボード ５ 表示器 ６ ＦＤＤ装置 ７ ブザー ８ ＲＯＭ ９ ＲＡＭ
Claims (5)
- 【請求項１】 文字列データを記憶するための内部記憶
手段を有する文字処理システムにおいて、 電源ＯＮ／ＯＦＦ用スイッチがＯＦＦ状態にされた場
合、前記内部記憶手段に文字列データが存在するか否か
を判定するデータ有無判定手段と、 該データ有無判定手段により肯定判定された場合、外部
記憶手段が記憶可能か否かを判定する記憶可否判定手段
と、 該記憶可否判定手段により肯定判定された場合、前記内
部記憶手段に記憶されている文字列データを前記外部記
憶手段にコピーするコピー手段と、 該コピー手段によるコピーが終了するか、あるいは前記
データ有無判定手段により否定判定された場合、電源を
遮断する電源遮断手段とを備えたことを特徴とする文字
処理システム。 - 【請求項２】 請求項１において、記憶可否判定手段に
より否定判定された場合、その旨を告知する告知手段を
備えたことを特徴とする文字処理システム。 - 【請求項３】 請求項１において、記憶可否判定手段に
より否定判定された場合、前記電源遮断手段による電源
遮断時期を所定時間だけ遅延させる遅延手段を備えたこ
とを特徴とする文字処理システム。 - 【請求項４】 請求項３において、遅延手段による遅延
中に、前記電源ＯＮ／ＯＦＦ用スイッチがＯＮ状態にさ
れた場合、電源ＯＮ／ＯＦＦ用スイッチがＯＦＦ状態に
される直前の処理に戻す制御手段を備えたことを特徴と
する文字処理システム。 - 【請求項５】 請求項１において、前記内部記憶手段に
記憶されている文字列データと同一データが前記外部記
憶手段に存在するか否かを確認する確認手段と、 該確認手段により同一データの存在が確認された場合、
前記コピー手段による再コピーを禁止するコピー禁止手
段とを備えたことを特徴とする文字処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026585A JP2984131B2 (ja) | 1992-02-13 | 1992-02-13 | 処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026585A JP2984131B2 (ja) | 1992-02-13 | 1992-02-13 | 処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05224781A true JPH05224781A (ja) | 1993-09-03 |
| JP2984131B2 JP2984131B2 (ja) | 1999-11-29 |
Family
ID=12197628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4026585A Expired - Fee Related JP2984131B2 (ja) | 1992-02-13 | 1992-02-13 | 処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2984131B2 (ja) |
-
1992
- 1992-02-13 JP JP4026585A patent/JP2984131B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2984131B2 (ja) | 1999-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0473113B1 (en) | Stored data protection apparatus for electronic device | |
| KR0174483B1 (ko) | 키신호 입력에 의한 작업 복구가 가능한 컴퓨터 시스템 및 그 제어방법 | |
| KR100281535B1 (ko) | 컴퓨터 시스템 및 그의 제어 방법 | |
| KR910001552A (ko) | 레쥼기능을 가지며, 내부전원을 사용하여 동작하는 컴퓨터 | |
| JPH0630541B2 (ja) | 動作停止及び復帰回路装置 | |
| US4768162A (en) | Electronic apparatus having a power control circuit for developing a power disconnection invalidating instruction in order to protect memory contents | |
| US5551077A (en) | Portable telephone equipment with condition restoration | |
| US4849919A (en) | System wake up circuit for computer | |
| KR0154556B1 (ko) | 유사 sram을 구비한 전자기기 | |
| JPH05224781A (ja) | 文字処理システム | |
| JPH0863051A (ja) | 画像形成装置 | |
| JP2000020182A (ja) | パワーマネージメント方法 | |
| KR970076112A (ko) | 전자사진 현상방식을 이용하는 장치의 단계적 전원절약방법 | |
| JP2001147821A (ja) | プロセッサ | |
| JPH0736574A (ja) | 電子機器の初期化装置及び方法 | |
| KR920008473B1 (ko) | 복사기의 현상 농도 제어방법 | |
| JPH0520095A (ja) | 割込み信号処理回路 | |
| JPH06250939A (ja) | データ処理装置 | |
| JPH0687213B2 (ja) | データ処理装置 | |
| JP2854154B2 (ja) | 処理装置 | |
| JPH06337727A (ja) | 自動運転制御装置 | |
| JP2002342173A (ja) | 電子機器装置および装置制御情報設定方法 | |
| JPS62254222A (ja) | 停電時保護装置 | |
| JPH06195160A (ja) | マイクロコンピュータの外部割込みエッジ検出回路 | |
| JPS6367615A (ja) | 自動運転時における電源制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |