JP2974069B2 - 半導体デバイスの製造装置 - Google Patents

半導体デバイスの製造装置

Info

Publication number
JP2974069B2
JP2974069B2 JP10185567A JP18556798A JP2974069B2 JP 2974069 B2 JP2974069 B2 JP 2974069B2 JP 10185567 A JP10185567 A JP 10185567A JP 18556798 A JP18556798 A JP 18556798A JP 2974069 B2 JP2974069 B2 JP 2974069B2
Authority
JP
Japan
Prior art keywords
processing
path
semiconductor device
group
transport
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10185567A
Other languages
English (en)
Other versions
JPH11224894A (ja
Inventor
稔 吉田
猛 土肥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INOTETSUKU KK
Original Assignee
INOTETSUKU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INOTETSUKU KK filed Critical INOTETSUKU KK
Priority to JP10185567A priority Critical patent/JP2974069B2/ja
Priority to AU83062/98A priority patent/AU707688B2/en
Priority to EP98202983A priority patent/EP0905745A3/en
Priority to SG9803604A priority patent/SG102529A1/en
Priority to TW087115219A priority patent/TW421812B/zh
Priority to IDP981244A priority patent/ID20245A/id
Priority to KR1019980038615A priority patent/KR19990029921A/ko
Priority to CN98124366A priority patent/CN1214531A/zh
Priority to CA002248524A priority patent/CA2248524A1/en
Publication of JPH11224894A publication Critical patent/JPH11224894A/ja
Application granted granted Critical
Publication of JP2974069B2 publication Critical patent/JP2974069B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67727Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations using a general scheme of a conveying path within a factory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体デバイス
の製造装置に関するものである。
【0002】
【従来の技術】従来の半導体デバイスの製造装置を、図
3〜図7を用いて説明する。この製造装置は、複数の工
程ボックスP(1)、P(2)・・・を搬送路7に沿っ
て、横一列に並べた製造装置である。この搬送路7上に
は、図示しない密閉型クリーンボックスを載せた自動搬
送車8を走らせ、クリーンボックスに入れたウエハ基盤
を搬送する。
【0003】 上記工程ボックスP(1)、P(2)・・
・内には、ウエハ基盤の個々の層を形成する工程に必要
な数種の処理機構をひとまとめとして、ひとつの単位工
程グループを構成している。そして、これらの単位工程
グループは搬送路7に沿って直列に配置され、単位工程
グループ群を構成している。そして、上記単位工程グル
ープ、すなわち、工程ボックスの並び順に従って、処理
を行なうものである。次に、各ボックスP(1)、P
(2)・・・内に設置した処理機構と、そこでの処理に
ついて説明する。各工程ボックスP(1)〜P(5)内
には、洗浄機構31、酸化膜形成機構32、感光剤塗布
機構33、現像機構34、薬品処理機構35、不純物拡
散処理機構36、スパッタ機構37、検査機構38のう
ち、各単位工程の処理に必要な処理機構が、処理工程順
に設置されている。
【0004】 各処理機構31〜38の処理機能は以下の
通りである。上記洗浄機構31は、ウエハ基板の表面を
洗浄するための処理機構である。酸化膜形成機構32
は、ウエハ基盤の表面に酸化膜を形成するもので、この
酸化膜が保護膜となる。また、感光剤塗布機構33、基
盤表面に感光剤を塗布し、現像機構34では、感光剤上
に必要なパターンに応じたマスクを載せて露光し、感光
しなかった部分の感光剤を取り除く処理を行う。薬品処
理機構35は、ウエハ基盤表面の不必要な物質、例え
ば、酸化膜の一部分などを取り除く薬品処理を行なう。
【0005】 さらに、不純物拡散処理機構36は、ウエ
ハ基盤内に不純物を拡散させる。この不純物拡散処理機
構36には、形成する層に応じて、必要な種類の不純物
ガスを導入する。また、スパッタ機構37は、基盤表面
に薄膜を形成し、検査機構38は、ウエハ基盤の検査を
行うものである。このような製造装置において、半導体
デバイスである図7に示すトランジスタを製造する方法
を説明する。なお、このトランジスタは、N型層1、3
間に、P型層2を挟んだ形で、表面には、電極4、5を
露出させ、他の部分を酸化膜20で保護したものであ
る。
【0006】 このトランジスタの製造工程は、図4に示
すフローチャートで表される。そして、図4のフローを
行う全処理機能を、各工程ボックスP(1)、P(2)
・・・内の単位工程グループ101〜105によって、
実現している。まず、上記各単位工程グループが、どの
処理機構によって構成されているのかを、説明する。各
単位工程グループは、図4に示す全工程のステップ1〜
24に対応する24の処理機能を、5個のグループに分
けて構成したものである。なお、ウエハ基盤の個々の層
を形成する一連の工程として考えられる複数のステップ
を、まとめて同一のグループに入れる。
【0007】 したがって、この製造装置では、図4のフ
ローチャートのステップ1〜ステップ24を、図5に示
すように5個の工程グループ101〜105からなるフ
ローに対応させている。第1工程グループ101は、ス
テップ1〜6に対応し、トランジスタのP型層2を形成
する工程、第2工程グループ102は、ステップ7〜1
2に対応し、N型層3を形成する工程である。また、第
3工程グループ103は、ステップ13〜15に対応
し、電極を設ける位置を決める工程、第4工程グループ
104は、Al電極を形成する工程で、第5工程グループ
105は、検査工程である。なお、ここでは、Al電極を
形成する工程を、電極と半導体が接触する面側で、酸化
膜に窓を開けて電極位置を決める第3工程グループ10
3と、外部へ露出する側の形状を形成する第4工程グル
ープ104の2グループで、構成している。
【0008】 各工程ボックスP(1)〜P(5)には、
図3に示すように、各工程に必要な処理機構を、図4の
フローに対応させた順序で並べている。上記第1工程グ
ループ101の工程ボックスP(1)には、P型層2を
形成するのに必要な処理機構を設置している。すなわ
ち、洗浄機構31、酸化膜形成機構32、感光剤塗布機
構33、現像機構34、薬品処理機構35、不純物拡散
処理機構36を設置している。第2工程グループ102
の工程ボックスP(2)には、N型層3を形成するのに
必要な処理機構として、上記第1工程グループの工程ボ
ックスP(1)と同種類の処理機構を設置している。た
だし、第2工程グループで、現像時に使用するマスクパ
ターンと、不純物拡散処理機構36に導入するガスの種
類が、第1工程グループ101のものとは、異なる。
【0009】 第3工程グループ103の工程ボックスP
(3)には、電極を設ける場所を確保するために、酸化
膜に窓を開ける工程に必要な処理機構として、洗浄機構
31、酸化膜形成機構32、感光剤塗布機構33、現像
機構34、薬品処理機構35を設置している。第4工程
グループ104は、Al電極を形成する工程で、工程ボッ
クスP(4)には、洗浄機構31、感光剤塗布機構3
3、現像機構34、薬品処理機構35の他に、スパッタ
機構37を設置している。最後の工程ボックスP(5)
内には、洗浄機構31と検査機構38とを設置してい
る。
【0010】 上記5個の工程ボックスP(1)〜P
(5)は、クリーンボックスを搬送する自動搬送車8の
搬送路7に沿って、一列に設置されている。また、各工
程ボックスP(1)〜P(5)には、クリーンボックス
を出し入れする出入り口を形成している。なお、各工程
ボックスP(1)〜P(5)内には、上記処理機構の他
に、図示しないウエハ基盤搬送機構が設けられている。
このウエハ基盤搬送機構は、出入り口からクリーンボッ
クスを取り込んで、各処理機構まで搬送するものであ
る。そして、クリーンボックス内のウエハ基盤を外気に
さらさずに、各処理機構にセットできる従来からある機
構を備えている。このような製造装置において、図7の
トランジスタを製造する方法を、図4のフローチャート
にしたがって説明する。
【0011】 なお、N型シリコンのウエハ基盤を収納し
た密閉型のクリーンボックスを載せた自動搬送車8は、
図4の矢印Xの方向にのみ移動し、工程ボックスP
(1)〜P(5)へ、順番に、クリーンボックスを搬送
する。初めに、クリーンボックスは、工程ボックスP
(1)の出入り口から工程ボックスP(1)内に入る。
工程ボックスP(1)内では、搬入したウエハ基盤に、
P型層2を形成する処理を行なう。この処理は、図4の
フローチャートのステップ1〜6である。
【0012】 すなわち、図4のステップ1では、工程ボ
ックスP(1)内の洗浄機構31ウエハ基盤を洗浄す
る。洗浄後、ウエハ基盤は、隣の酸化膜形成機構32へ
移動し、ステップ2へ進む。ステップ2では、ウエハ基
盤表面に酸化膜20を形成し(図6(a)参照)、その
後、ウエハ基盤を感光剤塗布機構33へ移動させる。ス
テップ3では、酸化膜20上全面に感光剤を塗布する。
そして、ステップ4の現像工程では、現像機構34によ
り、図6(b)のように、感光剤21上にP型層2に対
応するマスク22を載せて露光し、感光しなかった部
分、つまり、マスク22の部分の感光剤21を除去する
(図6(c)参照)。
【0013】 次に、ステップ5の薬品処理工程によっ
て、薬品処理機構35を用いて感光剤21がない部分の
酸化膜を取り除く。すると、図6(d)に示すように、
N型層1がむき出しになった部分ができる。この状態
で、ウエハ基盤を不純物拡散処理機構36へ搬送し、ス
テップ6に進む。ステップ6では、不純物拡散処理機構
36によって、P型不純物を拡散させる。この拡散処理
によって、ウエハ基盤内部には、図6(e)のようにP
型層2が形成される。これで、第1工程グループ101
の処理が終わる。この処理がすんだウエハ基盤をクリー
ンボックスに戻し、クリーンボックスは自動搬送車8に
よって、隣の工程ボックスP(2)へ移動する。
【0014】 工程ボックスP(2)内でも、必要な工
程、すなわち、第2工程グループ102の処理を行う。
上記工程ボックスP(2)内では、図4のステップ7〜
ステップ12を行う。ステップ7では、ステップ8で、
酸化膜形成機構32によって、酸化膜20を形成する
と、図6(f)のように、P型層2の表面も酸化膜20
で保護される。この状態から、以下の、ステップ9〜ス
テップ12では、上記ステップ3〜6と同様に感光剤塗
布工程→現像工程→薬品処理工程→不純物拡散工程を経
て、N型層3を形成する。ただし、ステップ10の現像
工程では、N型層3の形状に対応させたマスク22を載
せて露光する。これで、第2工程グループ102の処理
が終わる。
【0015】 工程ボックスP(2)から出てきたクリー
ンボックスは、隣の工程ボックスP(3)に搬送され
る。工程ボックスP(3)では、図4のステップ13〜
17の処理が行われる。ステップ13では、洗浄によ
り、不要な感光剤21を除去し、ステップ14では、も
う一度、酸化膜20を形成する。これにより、図6
(g)に示すように、ウエハ基盤の全表面が酸化膜20
で覆われる。以降、ステップ15〜22の工程により、
図7におけるAl(アルミ)電極4、5を形成する。ただ
し、ステップ18〜22の電極形成は、工程ボックスP
(3)内で行われる。
【0016】 電極位置を決定するため、工程ボックスP
(2)内では、テップ15〜18で、酸化膜20に窓を
開ける。この窓は、P型層2とN型層3の表面に直接Al
電極を取り付けるために、酸化膜20を取り除く部分に
対応している。まず、ステップ15では、工程ベイ13
で、図6(g)の酸化膜20の上に感光剤21を塗布す
る。ステップ16では、ウエハ基盤を工程ベイ14に搬
送し、図6(h)のように上記窓に対応したマスク22
を載せて現像する。ステップ17では、薬品処理をし
て、上記窓、すなわち、電極に対応する部分の酸化膜2
0を除去し、上記窓を形成する。これで、電極位置が決
定する。
【0017】 次に、工程ボックスP(4)内で、図4の
ステップ18〜22の処理を行う。ステップ18で、洗
浄機構31で、ウエハ基盤表面を洗浄して、残りの感光
剤21を除去する。ステップ19で、スパッタ機構37
により、Al膜23を形成する。ここでは、図6(i)の
ように、Al膜23を全面に形成するが、先に形成した窓
に対応してP型層2と、N型層3にそれぞれAl膜23と
直接接触した部分があり、そこが電極4、5になる。
【0018】 ステップ20では、感光剤塗布機構33に
よって、Al膜23の上に感光剤21を塗布する(図6
(j))。ステップ21の現像工程では、図6(j)の
ように、表面に露出する電極の形状を残すようにしたマ
スク22を載せて現像する。そして、ステップ22で
は、薬品処理機構35によって、感光していない部分の
感光剤21と、その下のAl膜23を除去する。これで、
P電極4とN電極5ができる。
【0019】 上記のように、電極ができあがったウエハ
基盤を、工程ボックスP(4)から、工程ボックスP
(5)に搬送する。工程ボックスP(5)では、ステッ
プ23で、洗浄して残りの感光剤21を除去する。これ
で、トランジスタができあがる。このようにしてできた
トランジスタを検査機構38で、検査する。以上のよう
に、上記製造装置では、自動搬送車8は、一方向に移動
するだけで、全処理工程が行われる。
【0020】
【発明が解決しようとする課題】上記の製造装置では、
各処理機構が、ウエハ基盤の処理工程順に、搬送経路に
沿って並んでいるため、全処理機構の中に、処理能力の
異なるものが含まれていた場合、次のような不都合が起
こる。例えば、処理能力の高い処理機構を、他の処理能
力の低い処理機構と一緒に、一列に並べて使用した場
合、高い処理能力の処理機構の処理は、早くすんでしま
うが、その前の工程の、低い処理能力の処理がすむまで
は、高い処理能力の処理機構へは、処理すべきウエハ基
盤が搬送されて来ない。そのため、処理能力の高い処理
機構は、処理を停止している時間が多くなってしまう。
これでは、せっかくの高処理能力を充分に利用できない
という問題があった。
【0021】 反対に、特に処理能力の低い処理機構が含
まれる場合には、他の処理機構が、高速処理ができるも
のであっても、処理能力の低い処理機構の処理が済まな
ければ、次の処理を行うことができないので、全体の処
理速度が遅くなってしまうという問題もあった。そこ
で、この発明の目的は、他の処理機構より、処理能力の
高い処理機構や、処理能力の低い処理機構を含む場合に
も、効率の良い処理ができるようにすることである。
【0022】
【課題を解決するための手段】第1の発明の、半導体デ
バイスの製造装置は、ウエハ基盤の個々の層を形成する
工程における洗浄や膜形成等の複数の処理機構で単位工
程グループを構成し、これら複数の単位工程グループ
を、ウエハ基盤を搬送するメイン経路に沿って直列に配
置した単位工程グループ群を備えた半導体デバイスの製
造装置を前提とする。そして、メイン経路から分岐した
ブランチ経路を設け、このブランチ経路上には、全処理
機構の中から特定の処理機構を設置した点に特徴を有す
る。第2の発明は、ウエハ基盤を搬送するメイン経路に
接続した単位工程グループを備え、この単位工程グルー
、ウエハ基盤の個々の層を形成する工程における洗
浄や膜形成等の複数の処理機構をウエハ基盤を処理す
る順序でメイン経路に沿って直列に配置した半導体デバ
イスの製造装置を前提とする。そして、メイン経路から
分岐したブランチ経路を設け、このブランチ経路上に
は、全処理機構の中から特定の処理機構を設置した点に
特徴を有する。第3の発明は、ブランチ経路上に、全処
理機構の中から処理能力の高い特定の処理機構を設置し
た点に特徴を有する。
【0023】 第4の発明は、ウエハ基盤の個々の層を形
成する工程における洗浄や膜形成等の複数の処理機構で
単位工程グループを構成し、これら複数の単位工程グル
ープを、ウエハ基盤を搬送するメイン経路に沿って直列
に配置した単位工程グループ群を備えた半導体デバイス
の製造装置を前提とする。上記製造装置を前提とし、ウ
エハ基盤を載せて上記搬送経路上を移動する搬送体とか
らなる搬送機構と、この搬送機構が備えた上記搬送体の
位置を検出する位置検出機構と、この位置検出機構から
の検出信号に応じて、上記搬送体を移動または停止させ
る制御CPUと、上記搬送経路に沿って設けた他の処理
機構と比べて処理能力の低い同種の処理機構を複数連続
した処理機構群と、上記搬送経路に沿って上記処理機構
群に対応する部分に設けた退避所とを備え、制御CPU
は、搬送経路上を移動する複数の搬送体を制御するとと
もに、上記処理機構群にウエハ基盤を搬送する搬送体を
退避所で停止させて、この停止中の搬送体を後続の
搬送体に追い越し可能にした点に特徴を有する。
【0024】 第5の発明は、位置検出機構が、搬送経路
に沿って設けた位置を表わす番地IDと、搬送体に設け
た上記番地IDを読み込むIDセンサとからなり、ID
センサは移動中に読み込んだ番地IDを制御CPUへ送
信し、制御CPUは送信された番地IDに基づいて上記
搬送体の移動を制御する点に特徴を有する。第6の発明
は、上記第4、第5の発明を前提とし、あらゆる品種に
対応する単位工程グループをウエハ基盤の搬送経路に沿
って設け、制御CPUが、搬送体の移動過程で必要な単
位工程グループだけを選択する点に特徴を有する。第7
の発明は、上記第4〜第6の発明を前提とし、搬送経路
をメイン経路と、このメイン経路から分岐したブランチ
経路とで構成し、上記ブランチ経路上には、全処理機構
の中から特定の処理機構を設置した点に特徴を有する。
第8の発明は、上記発明を前提とし、ベイ方式など処理
機構の配置がランダムであるランダム単位工程グループ
を備えた点に特徴を有する。
【0025】 なお、この発明でいう半導体デバイスの製
造装置は、半導体デバイスを製造する全工程を備えてい
る必要はなく、必要な工程を部分的にでも備えたものを
含む概念として用いている。また、単位工程グループを
ウエハ基盤の搬送経路に沿って直列に配置するとは、半
導体デバイスの製造工程順に、単位工程グループを並べ
ることである。
【0026】
【発明の実施の形態】図1に示す第1実施例は、メイン
経路である搬送路7から分岐するブランチ経路24を設
けた製造装置である。そして、このブランチ経路24に
は、不純物拡散処理機構36を設置している。そして、
クリーンボックスを載せた自動搬送車8は、ブランチ経
路24上を、矢印方向に移動できる。
【0027】 この装置における第1工程グループ10
1’は、従来例の第1工程グループ101から不純物拡
散処理工程を除いたもの、第2工程グループ102’
は、第1実施例の第2工程グループ102から不純物拡
散処理工程を除いたものである。つまり、図1の第1工
程ボックスP(1)とP(2)には、不純物拡散処理機
構36を設置していない。そして、上記工程ボックスP
(1)〜P(5)に対応する単位工程グループが、この
発明の単位工程グループ群を構成している。その他、工
程ボックス内でのウエハ基盤の処理方法や、搬送方法等
は、従来例と同様である。また、従来例と同様の処理機
構には、同じ符号をつけている。
【0028】 次に、この第1実施例の製造装置で、図7
に示すトランジスタを製造する場合を説明する。クリー
ンボックスを載せた自動搬送車8が、ウエハ基盤を第1
工程ボックスP(1)に搬送して、第1工程グループ1
01’の処理が終わると、ウエハ基盤はクリーンボック
スへ戻される。クリーンボックスを載せた自動搬送車8
は、メイン経路である搬送路7の分岐点Aから、ブラン
チ経路24へ入る。そして、ブランチ経路24に設置し
た不純物拡散処理機構36へウエハ基盤を搬送する。こ
こで、P型層2(図7参照)を形成する不純物拡散処理
を行なう。この処理がすんだら、ウエハ基盤を収納した
クリーンボックスは、再び搬送路7の分岐点Aに戻る。
自動搬送車8は、搬送路7上を矢印X方向へ進み、隣の
第2工程ボックスP(2)へウエハ基盤を搬送する。
【0029】 第2工程ボックスP(2)で、第2工程グ
ループ102’の処理を行なう。その後、クリーンボッ
クスを載せた自動搬送車8は、搬送路7の分岐点Bか
ら、ブランチ経路24へ入る。そして、不純物拡散処理
機構36へウエハ基盤を搬送し、ここで、N型層3(図
7参照)を形成する不純物拡散処理を行なう。この処理
がすんだら、自動搬送車8は、再び搬送路7の分岐点B
に戻り、搬送路7上を矢印X方向へ進む。以降、第3工
程ボックスP(3)→第4工程ボックスP(4)→第5
工程ボックスP(5)へ、順次ウエハ基盤を搬送して、
半導体デバイスを形成する。この工程は、従来例と全く
同じなので、ここでは、説明を省略する。
【0030】 この第1実施例において、ブランチ経路2
4を設け、不純物拡散処理機構36を各工程ボックスか
ら外に出して、ブランチ経路24に設置したのは、以下
の理由による。不純物拡散方法には、イオン注入法や、
ガス拡散法などがあるが、これらの処理を行なうイオン
注入装置や、ガス拡散炉は、比較的規模が大きく、一度
にたくさんの基盤を処理することができるのが一般的で
ある。このように、処理能力の高い処理機構を、他の処
理能力の低い処理機構と一緒に、一列に並べて使用した
場合、その処理機構の処理は、早くすんでしまって、処
理機構が休んでいる時間が多くなってしまう。これで
は、処理機構の高処理能力を充分に利用できないことに
なってしまう。しかし、メインの搬送路7とは別にブラ
ンチ経路24を設けて、そこに、特に処理能力の高い処
理機構を設置しておけば、複数の工程でその処理機構を
使用することができる。
【0031】 例えば、この第1実施例の場合、第1工程
グループ101’の処理の次に、不純物拡散処理機構3
6で処理を行なうと、この処理は、不純物拡散処理機構
36の処理能力が高いため短時間ですむ。そのため、空
いた不純物拡散処理機構36を、第2工程グループ10
2’の処理を行なった別のウエハ基盤の処理に利用する
ことができる。このようにすれば、処理能力の高い処理
機構を無駄なく利用できる。なお、第1実施例では、高
処理能力を有する不純物拡散処理機構36をブランチ経
路24に設置したが、ブランチ経路24に設置する処理
機構は、どの処理機構であってもかまわないし、高処理
能力をもつ処理機構にも限らない。他の処理機構と異質
の特定の処理機構を、他の処理機構から分離して、ブラ
ンチ経路に設置することで、効率的な処理ができれば、
その処理機構の機能は問わない。
【0032】 また、第1実施例では、ブランチ経路24
に不純物拡散処理機構36を一つだけ、設置している
が、ブランチ経路24には、必要に応じて、複数の種類
の処理機構を設置することができる。要するに、ブラン
チ経路24を設けることにより、能力の異なる装置を、
メインの搬送経路7とは別のルートに設置して、処理機
構の処理能力を効率的に活用できる。
【0033】 図2に示す第2実施例は、他の処理機構と
比べて、処理能力が低い処理機構を複数連続して並べ
て、この処理機構を並列的に運転して、その処理能力を
上げようとするものである。この第2実施例では、電極
処理工程で金属膜を形成するスパッタ機構が、他の処理
機構と比べて処理能力が低い場合、単位工程グループ1
04’に、金属膜を形成する3台のスパッタ機構37
a、37b、37cを並べて設置している。また、これ
らのスパッタ機構に対応する位置には、退避所27を設
け、退避所27には、そこの番地ID28を設けてい
る。さらに、搬送路7上には、複数の基盤搬送車25を
載せている。上記3台のスパッタ機構37a、37b、
37cが、この発明の処理機構群を構成している。
【0034】 また、この第2実施例では、単位工程グル
ープを構成する複数の処理機構を工程ボックス内に設置
せずに、各処理機構を直接、搬送路7に沿って設置して
いる。各処理機構は、第1実施例と同じで、同種のもの
には、同じ符号を付けている。そして、搬送路7上に
は、ウエハ基盤を各処理機構へ搬送する搬送手段とし
て、矢印X方向へ移動する基盤搬送車25を設けてい
る。この基盤搬送車25は、上記搬送路7とともにこの
発明の搬送手段を構成し、図示しない制御CPUの指令
によって移動、停止するようにしている。
【0035】 さらに、各処理機構には、その位置を特定
するための番地が決められていて、番地ID26が、搬
送路7に沿って取り付けられている。この番地ID26
とは、その番地を表示する標識のようなものである。一
方、上記基盤搬送車25は、図示していないが、番地I
D26を読み取るIDセンサを備えている。上記番地I
D26は、搬送路7上を移動する基盤搬送車25が認識
できるようなもの、例えば、バーコードなどで構成され
ている。そこで、ウエハ基盤を載せた基盤搬送車25
は、IDセンサによって番地ID26を読み取り、自身
の位置を検出する。そして、基盤搬送車25は、この検
出信号を制御CPUへ送信しながら、搬送路7上を移動
する。
【0036】 このように、上記制御CPUは、基盤搬送
車25からの番地ID26の検出信号によって、基盤搬
送車25の位置を確認することができる。すなわち、こ
の第3実施例では、上記番地ID26とIDセンサとに
よって、この発明の位置検出手段を構成している。ま
た、上記制御CPUは、製造する半導体デバイスの品種
に応じて、必要な処理機構の番地を記憶している。そし
て、基盤搬送車25が、必要な処理機構の番地にきた
ら、その位置で停止するように指令を出す。
【0037】 基盤搬送車25は、搬送路7上を、搬送路
7に沿って設けられた各番地ID26を読み込みながら
進む。制御CPUの指令にしたがって、必要な処理機構
の前で停止する。各処理機構は、停止している基盤搬送
車25から、ウエハ基盤を取り込んで必要な処理を施
し、基盤搬送車25へ戻す。これを繰り返し、全工程を
終えると、半導体デバイスを製造することができる。
【0038】 以下に、複数の基盤搬送車25a、25
b、・・・が、上記制御CPU番地に基づく制御によっ
て、ウエハ基盤を搬送し、半導体デバイスを製造する工
程を、具体的に説明する。まず、先頭の基盤搬送車25
aが、洗浄機構31の処理を終えたウエハ基盤を載せた
ら、3台のスパッタ機構37a、37b、37cのうち
の1台、例えば、進行方向最前のスパッタ機構37aま
で移動する。このスパッタ機構37aでは、他の実施例
と同様にウエハ基盤にスパッタ処理を施す。
【0039】 次の基盤搬送車25bは、洗浄機構31の
処理を終えたウエハ基盤を載せて、処理機構群のうち
の、空いているスパッタ機構、例えば移動方向2番目の
スパッタ機構37bへ、ウエハ基盤を搬送する。ウエハ
基盤が、スパッタ機構37bへ取り込まれたら、基盤搬
送車25bは、退避所27に退避して、スパッタ処理が
終わるのを待つ。もし、上記スパッタ機構37a、37
bが処理中でも、3番目のスパッタ機構37cは空いて
いるので、3番目の基盤搬送車25cは、ウエハ基盤を
スパッタ機構37cに搬送し、退避所27で処理が終わ
るのを待つ。
【0040】 そして、次の基盤搬送車25dのウエハ基
盤が、上記洗浄機構31の処理を終えるころには、最初
のスパッタ機構37aでの処理が終わるようなタイミン
グにしておけば、基盤搬送車25dは、上記スパッタ機
構37aへ、ウエハ基盤を搬送できる。このとき、上記
基盤搬送車25bと25cは、退避所27に退避してい
る。そこで、基盤搬送車25dは、退避所27に停止し
ている上記基盤搬送車25bと25cとを追い越して、
スパッタ機構37aへウエハ基盤を搬送することができ
る。そして、この基盤搬送車25dも、退避所27に退
避する。
【0041】 これは、スパッタ機構37aでスパッタ処
理を行なっている間に、スパッタ機構37b、37cで
の処理が終わったウエハ基盤を運ぶ基盤搬送車が、基盤
搬送車25dを追い越せるようにするためである。この
ようにすれば、複数の基盤搬送車25が、次々にウエハ
基盤を搬送する場合にも、他の処理機構より処理能力の
低い処理機構の手前で、後から来た基盤搬送車25が、
その処理機構が空くのを待たなければならないというこ
とがない。処理機構群のうち、空いている処理機構を選
んで、基盤搬送車がウエハ基盤を搬送することができる
からである。
【0042】 また、処理能力の低い処理機構の後に配置
した処理能力の高い処理機構へも、次々にウエハ基盤を
搬送できるので、処理能力の高い処理機構も休ませずに
運転することができる。したがって、全体の処理能力を
上げることができる。上記処理機構群は、スパッタ機構
に限らず、他の処理機構より処理能力の低い処理機構を
複数並べて構成することができる。そして、この処理機
構群も一ヶ所だけでなく、複数、設置することもでき
る。その場合も、それぞれに対応する退避所は、番地に
よって特定できるので、制御CPUが、適当な退避所に
基盤搬送車25を退避させることができる。
【0043】 なお、単位工程グループに付ける番地およ
び番地IDは、各処理機構毎に付けてもよいし、工程ボ
ックス毎に付けてもよい。また、それ以外の位置に付け
てもかまわない。要するに、ウエハ基盤の位置が検出で
きて、搬送手段の停止すべき位置を確実に特定できれば
よい。上記第2実施例では、基盤搬送車25がIDセン
サを備え、このセンサで検出した検出信号を送信するこ
とで、制御CPUが基盤搬送車25の位置を確認するよ
うにしている。しかし、基盤搬送車25の位置検出手段
は、これに限らない。例えば、搬送経路上に所定の間隔
でセンサを設け、基盤搬送車25の通過を検知するよう
にして位置を確認することもできる。ただし、センサ
は、搬送手段側に設けた方が、搬送経路上に設けるより
も、その数を少なくできるので、経済的である。
【0044】さらに、番地によって、処理に必要な処理
機構を特定することができるということは、反対に不要
な処理機構も特定できるということである。つまり、不
要な処理機構が搬送路7に沿って並んでいても、それを
飛ばして、ウエハ基盤を搬送することができる。例え
ば、あらゆる品種を製造するために必要な工程に合わせ
た処理機構を配置して製造装置を構成する。そして、特
定の品種を製造する場合には、制御CPUが、その品種
に必要な処理機構だけを選択して、基盤搬送車25に番
地に基づく指令を与えれば、必要な処理機構だけに、基
盤搬送車25がウエハ基盤を搬送することができる。こ
のようにすれば、ひとつの製造装置で、いろいろな品種
に対応することができ、製造装置の汎用性が高まる。
【0045】 なお、上記第1、第2実施例においては、
各単位工程グループを構成する処理機構を、ウエハ基盤
の処理工程順に直列に配置しているが、各単位工程グル
ープ内の処理機構は、必ずしも全てを処理工程順に配置
しなくてもかまわない。一部の単位工程グループだけ
が、処理機構を処理工程順に配置したものであっても良
い。例えば、各処理機構を処理順ではなく、ランダムに
配置したランダム行程グループを備えたものでも良い。
【0046】 例えば、第1実施例のように、搬送路7に
沿った工程ボックスの中に、ベイ方式を採用した工程ボ
ックスを備えることができる。一方、品種や工程によっ
ては、処理順に処理機構を配列することが難しい場合
や、処理機構間を行ったりきたりして処理を行なった方
が、都合が良い場合もある。例えば、ある工程の処理条
件や手順が確立していなくて、試行錯誤を繰り返さなけ
ればならない場合には、処理機構が処理順で直列に配置
されていたのでは、手順が変わるたびに処理機構の配置
を変更しなければならない。このような場合には、ラン
ダム単位工程グループを備えていた方が便利である。な
お、ウエハ基盤の処理工程のうち、どの部分の工程をラ
ンダム単位工程グループにするかは任意である。
【0047】 また、上記第1〜第2実施例は、複数の単
位工程グループを配置して、半導体デバイスを製造する
全工程を備えた製造装置を構成している。しかし、この
発明の半導体デバイスの製造装置には、半導体デバイス
の特定の部分だけを形成する単位工程グループからなる
製造装置も含まれる。ある処理工程だけを備えた半導体
デバイスの製造装置に、この装置とは別の処理工程を組
み合わせて半導体デバイス全体を形成することができ
る。
【0048】 要するに、この発明の製造装置の前後に他
の処理工程を接続することができる。そして、他の処理
工程が、それぞれ異なる品種に対応した複数の工程であ
れば、様々な品種に対応した処理を並列に行うこともで
きる。この場合、この発明の製造装置は、半導体デバイ
スを製造するどの工程部分に対応するものであっても良
い。
【0049】
【発明の効果】第1〜第3の発明によれば、特定の処理
機能を単位工程グループ内の他の処理機能から分離し
て、ブランチ経路に設置することができるので、処理工
程に必要な各処理機構の処理能力が異なる場合にも、各
処理機構の能力に応じて、特定の処理機構を選択し、効
率の良い生産ができる。また、大型の処理機構をブラン
チ経路に設置すれば、その大型装置を個々の単位処理工
程グループに個別に設けなくてもよい。したがって、装
置全体も小型化できる。第2の発明では、ウエハ基盤を
処理する順序で直列に配置した処理機能によって構成し
たグループを備えているので、このグループ内での無駄
な経路や待機時間が無く、さらに、生産効率が向上す
る。
【0050】 第3の発明によれば、特に、高処理能力の
処理機構を休めることなく有効に利用できる。第4〜第
7の発明によれば、処理能力の低い同種の処理機構から
なる処理機構群に待避所を対応させることにより、全体
の処理能力を上げることができる。また、位置検出機構
によって、搬送中のウエハ基盤の位置を確認し、制御C
PUが必要な位置にウエハ基盤の搬送手段を止めること
ができる。したがって、搬送経路に沿って設置した、処
理機構のなかから必要な処理機構を選択して、処理を施
すことができる。
【0051】 特に、第5の発明では、搬送手段に番地を
検出するセンサを設けているので、搬送経路側に設ける
よりも、センサの数を少なくでき、経済的である。ま
た、第6の発明によれば、製造装置の汎用性を高めるこ
とができる。さらに、第7の発明によれば、ブランチ経
路の設定により、より効率的な生産ができる。第8の発
明によれば、処理機構を処理順に直列に並べにくい単位
工程グループも、製造装置に組み込んで、生産効率を上
げることができる。
【図面の簡単な説明】
【図1】第1実施例の製造装置の概略を表わすブロック
図である。
【図2】第2実施例の製造装置の概略を表わすブロック
図である。
【図3】従来例の製造装置の概略図である。
【図4】従来例のトランジスタ製造のフローチャートで
ある。
【図5】従来例の単位工程グループのフローチャートで
ある。
【図6】トランジスタの製造手順を説明する図で、
(a)〜(j)は、製造途中の状態を順番に示す図であ
る。
【図7】トランジスタの断面図である。
【符号の説明】
7 搬送路 24 ブランチ経路P(1)〜P(5) 工程ボックス 25 基盤搬送車 26、28 番地ID 27 退避所 31 洗浄機構 32 酸化膜形成機構 33 感光剤塗布機構 34 現像機構 35 薬品処理機構 36 不純物拡散処理機構 37 スパッタ機構 37a、37b、37c スパッタ機構 38 検査機構 101〜105 単位工程グループ 101’、102' 単位工程グループ 104’ 単位工程グループ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/68

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 ウエハ基盤の個々の層を形成する工程に
    おける洗浄や膜形成等の複数の処理機構で単位工程グル
    ープを構成し、これら複数の単位工程グループを、ウエ
    ハ基盤を搬送するメイン経路に沿って直列に配置した単
    位工程グループ群を備えた半導体デバイスの製造装置に
    おいて、メイン経路から分岐したブランチ経路を設け、
    このブランチ経路上には、全処理機構の中から特定の処
    理機構を設置したことを特徴とする半導体デバイスの製
    造装置。
  2. 【請求項2】 ウエハ基盤を搬送するメイン経路に接続
    した単位工程グループを備え、この単位工程グループ
    、ウエハ基盤の個々の層を形成する工程における洗浄
    や膜形成等の複数の処理機構をウエハ基盤を処理する
    順序でメイン経路に沿って直列に配置した半導体デバイ
    スの製造装置において、メイン経路から分岐したブラン
    チ経路を設け、このブランチ経路上には、全処理機構の
    中から特定の処理機構を設置したことを特徴とする半導
    体デバイスの製造装置。
  3. 【請求項3】 ブランチ経路上には、全処理機構の中か
    ら処理能力の高い特定の処理機構を設置したことを特徴
    とする請求項1または2に記載の半導体デバイスの製造
    装置。
  4. 【請求項4】 ウエハ基盤の個々の層を形成する工程に
    おける洗浄や膜形成等の複数の処理機構で単位工程グル
    ープを構成し、これら複数の単位工程グループを、ウエ
    ハ基盤を搬送するメイン経路に沿って直列に配置した単
    位工程グループ群を備えた半導体デバイスの製造装置に
    おいて、ウエハ基盤を載せて上記搬送経路上を移動する
    搬送体とからなる搬送機構と、この搬送機構が備えた上
    記搬送体の位置を検出する位置検出機構と、この位置検
    出機構からの検出信号に応じて、上記搬送体を移動また
    は停止させる制御CPUと、上記搬送経路に沿って設け
    た他の処理機構と比べて処理能力の低い同種の処理機構
    を複数連続した処理機構群と、上記搬送経路に沿って上
    記処理機構群に対応する部分に設けた退避所とを備え、
    制御CPUは、搬送経路上を移動する複数の搬送体を制
    御するとともに、上記処理機構群にウエハ基盤を搬送す
    る搬送体を上記退避所で停止させて、この 停止中の搬送
    体を後続の搬送体に追い越し可能にしたことを特徴とす
    半導体デバイスの製造装置。
  5. 【請求項5】 位置検出機構が、搬送経路に沿って設け
    た位置を表わす番地IDと、搬送体に設けた上記番地I
    Dを読み込むIDセンサとからなり、IDセンサは移動
    中に読み込んだ番地IDを制御CPUへ送信し、制御C
    PUは送信された番地IDに基づいて上記搬送体の移動
    を制御することを特徴とする請求項4に記載の半導体デ
    バイスの製造装置。
  6. 【請求項6】 あらゆる品種に対応する単位工程グルー
    プをウエハ基盤の搬送経路に沿って設け、制御CPU
    が、搬送体の移動過程で必要な単位工程グループだけを
    選択することを特徴とする請求項4または5に記載の
    導体デバイスの製造装置。
  7. 【請求項7】 搬送経路をメイン経路と、このメイン経
    路から分岐したブランチ経路とで構成し、上記ブランチ
    経路上には、全処理機構の中から特定の処理機構を設置
    したことを特徴とする請求項4〜6の何れか1に記載の
    半導体デバイスの製造装置。
  8. 【請求項8】 ベイ方式など処理機構の配置がランダム
    であるランダム単位工程グループを備えたことを特徴と
    する請求項1〜7のいずれか1に記載の半導体デバイス
    の製造装置。
JP10185567A 1997-09-25 1998-06-16 半導体デバイスの製造装置 Expired - Fee Related JP2974069B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP10185567A JP2974069B2 (ja) 1997-09-25 1998-06-16 半導体デバイスの製造装置
AU83062/98A AU707688B2 (en) 1997-09-25 1998-09-02 Semiconductor device manufacturing apparatus
EP98202983A EP0905745A3 (en) 1997-09-25 1998-09-07 Semiconductor device manufacting apparatus
TW087115219A TW421812B (en) 1997-09-25 1998-09-11 Semiconductor device manufacturing apparatus
SG9803604A SG102529A1 (en) 1997-09-25 1998-09-11 Semiconductor device manufacturing apparatus
IDP981244A ID20245A (id) 1997-09-25 1998-09-17 Aparatus pembuatan peranti semikoduktor
KR1019980038615A KR19990029921A (ko) 1997-09-25 1998-09-18 반도체 디바이스의 제조장치
CN98124366A CN1214531A (zh) 1997-09-25 1998-09-25 半导体器件的制造装置
CA002248524A CA2248524A1 (en) 1997-09-25 1998-09-25 Semiconductor device manufacturing apparatus

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP27829697 1997-09-25
JP9-278296 1997-09-25
JP9-348641 1997-12-03
JP34864197 1997-12-03
JP10185567A JP2974069B2 (ja) 1997-09-25 1998-06-16 半導体デバイスの製造装置

Publications (2)

Publication Number Publication Date
JPH11224894A JPH11224894A (ja) 1999-08-17
JP2974069B2 true JP2974069B2 (ja) 1999-11-08

Family

ID=27325580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10185567A Expired - Fee Related JP2974069B2 (ja) 1997-09-25 1998-06-16 半導体デバイスの製造装置

Country Status (9)

Country Link
EP (1) EP0905745A3 (ja)
JP (1) JP2974069B2 (ja)
KR (1) KR19990029921A (ja)
CN (1) CN1214531A (ja)
AU (1) AU707688B2 (ja)
CA (1) CA2248524A1 (ja)
ID (1) ID20245A (ja)
SG (1) SG102529A1 (ja)
TW (1) TW421812B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277584A (ja) * 1999-03-26 2000-10-06 Innotech Corp 半導体デバイスの製造ライン
JP4508787B2 (ja) * 2004-08-31 2010-07-21 株式会社日立プラントテクノロジー 液晶パネルの生産設備
GB0804499D0 (en) * 2008-03-11 2008-04-16 Metryx Ltd Measurement apparatus and method
JP6123740B2 (ja) * 2014-06-17 2017-05-10 トヨタ自動車株式会社 半導体装置の製造ライン及び半導体装置の製造方法
HUE065821T2 (hu) 2019-09-09 2024-06-28 Sturm Maschinen & Anlagenbau Gmbh Berendezés és eljárás féktárcsák vagy fékdobok réteggel való bevonására

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765763A (en) * 1969-07-29 1973-10-16 Texas Instruments Inc Automatic slice processing
US3889355A (en) * 1973-02-05 1975-06-17 Ibm Continuous processing system
US3845286A (en) * 1973-02-05 1974-10-29 Ibm Manufacturing control system for processing workpieces
EP0322205A3 (en) * 1987-12-23 1990-09-12 Texas Instruments Incorporated Automated photolithographic work cell
US5024570A (en) * 1988-09-14 1991-06-18 Fujitsu Limited Continuous semiconductor substrate processing system
JP2525284B2 (ja) * 1990-10-22 1996-08-14 ティーディーケイ株式会社 クリ―ン搬送方法及び装置
US5399531A (en) * 1990-12-17 1995-03-21 United Micrpelectronics Corporation Single semiconductor wafer transfer method and plural processing station manufacturing system
US5668056A (en) * 1990-12-17 1997-09-16 United Microelectronics Corporation Single semiconductor wafer transfer method and manufacturing system
JPH05147723A (ja) * 1991-11-26 1993-06-15 Hitachi Ltd 物流管理システム
US5256204A (en) * 1991-12-13 1993-10-26 United Microelectronics Corporation Single semiconductor water transfer method and manufacturing system
JP3340181B2 (ja) * 1993-04-20 2002-11-05 株式会社東芝 半導体の製造方法及びそのシステム
JPH08181184A (ja) * 1994-12-22 1996-07-12 Hitachi Ltd 半導体製造ラインの構成方法
JPH0936198A (ja) * 1995-07-19 1997-02-07 Hitachi Ltd 真空処理装置およびそれを用いた半導体製造ライン
JP3774277B2 (ja) * 1996-08-29 2006-05-10 東京エレクトロン株式会社 被処理基板の搬送方法及び処理システム
JPH10144765A (ja) * 1996-11-11 1998-05-29 Canon Sales Co Inc 基板処理システム

Also Published As

Publication number Publication date
CA2248524A1 (en) 1999-03-25
AU707688B2 (en) 1999-07-15
SG102529A1 (en) 2004-03-26
ID20245A (id) 1998-11-05
EP0905745A2 (en) 1999-03-31
KR19990029921A (ko) 1999-04-26
EP0905745A3 (en) 2001-08-22
TW421812B (en) 2001-02-11
JPH11224894A (ja) 1999-08-17
AU8306298A (en) 1999-04-15
CN1214531A (zh) 1999-04-21

Similar Documents

Publication Publication Date Title
US5372471A (en) Single semiconductor wafer transfer method and manufacturing system
JP5267720B2 (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
KR101092065B1 (ko) 기판처리시스템 및 기판처리방법
JP2003188229A (ja) ウエハ製造システムおよびウエハ製造方法
JP2007036284A (ja) 半導体装置素子の製造方法
JP2006222158A (ja) 塗布、現像装置及び塗布、現像方法
JP4401879B2 (ja) 基板の回収方法及び基板処理装置
KR101355693B1 (ko) 기판 반송 처리 장치
JPH10144599A (ja) 回転処理装置およびその洗浄方法
JP2974069B2 (ja) 半導体デバイスの製造装置
JP2001015578A (ja) 基板処理装置
JP2002050668A (ja) 基板処理装置及びその方法
JP3957445B2 (ja) 基板処理装置および基板処理方法
TWI591750B (zh) 塗布、顯影裝置、塗布、顯影裝置之運轉方法及記憶媒體
US7261746B2 (en) Intermediate product manufacturing apparatus, and manufacturing method
JPH10308428A (ja) 除電方法および除電機能を備えた処理装置
EP0908931A2 (en) Conveying apparatus
JP3653418B2 (ja) 基板処理装置及び基板処理方法
JP3590327B2 (ja) 塗布現像処理システム
JP2000150395A (ja) 処理システム
JP4549942B2 (ja) 基板処理装置,基板処理方法及びコンピュータプログラム
JP3267266B2 (ja) カセットストッカー及び半導体装置の製造方法
JP2853691B2 (ja) 半導体装置の製造装置
TWI222157B (en) An arrangement of machines in fab
JPH11204610A (ja) 基板搬送装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees