JP2969837B2 - π／４シフトＱＰＳＫ変調信号の判定回路 - Google Patents
π／４シフトＱＰＳＫ変調信号の判定回路Info
- Publication number
- JP2969837B2 JP2969837B2 JP2182084A JP18208490A JP2969837B2 JP 2969837 B2 JP2969837 B2 JP 2969837B2 JP 2182084 A JP2182084 A JP 2182084A JP 18208490 A JP18208490 A JP 18208490A JP 2969837 B2 JP2969837 B2 JP 2969837B2
- Authority
- JP
- Japan
- Prior art keywords
- determined
- signal
- inner product
- variable
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、π/4シフトQPSK変調方式によって変調さ
れた信号を復調する際に用いられるπ/4シフトQPSK変調
信号の判定回路に関する。
れた信号を復調する際に用いられるπ/4シフトQPSK変調
信号の判定回路に関する。
「従来の技術」 第６図は従来のπ/4シフトQPSK変調信号の判定装置の
構成例を示すブロック図であり、この図において、１は
受信信号が入力される入力端子、２は受信信号をディジ
タル信号Ｓに変換するA/D変換器、３はcosωctの信号を
発振する発振器、４は信号cosωctの位相をπ/2シフト
してsinωctの信号を出力するπ/2位相シフト回路であ
る。
構成例を示すブロック図であり、この図において、１は
受信信号が入力される入力端子、２は受信信号をディジ
タル信号Ｓに変換するA/D変換器、３はcosωctの信号を
発振する発振器、４は信号cosωctの位相をπ/2シフト
してsinωctの信号を出力するπ/2位相シフト回路であ
る。
また、５は信号Ｓと信号cosωctとを乗算する乗算
器、６は信号Ｓと信号sinωctとを乗算する乗算器、７
および８はそれぞれ乗算器５および６の出力信号の帯域
を制限するローパスフィルタ（以下、LPFという）、９
はLPF7および８の出力信号に基づいて受信信号が第７図
に示す８分割された位相空間のどの領域内に存在するか
を判定する判定回路、10は判定回路９の判定結果が出力
される出力端子である。
器、６は信号Ｓと信号sinωctとを乗算する乗算器、７
および８はそれぞれ乗算器５および６の出力信号の帯域
を制限するローパスフィルタ（以下、LPFという）、９
はLPF7および８の出力信号に基づいて受信信号が第７図
に示す８分割された位相空間のどの領域内に存在するか
を判定する判定回路、10は判定回路９の判定結果が出力
される出力端子である。
尚、判定回路９の判定は、以下に示すようにして行
う。まず、第８図に以下に示す４つの式の波形を示す。
第８図において、曲線ａは、（１）式の波形、曲線ｂ
は、（２）式の波形、曲線ｃは、（３）式の波形、曲線
ｄは、（４）式の波形をそれぞれ示している。
う。まず、第８図に以下に示す４つの式の波形を示す。
第８図において、曲線ａは、（１）式の波形、曲線ｂ
は、（２）式の波形、曲線ｃは、（３）式の波形、曲線
ｄは、（４）式の波形をそれぞれ示している。
f1＝cosω ・・・・・・・・・・・（１） f2＝sinω ・・・・・・・・・・・（２） f3＝f1＋f2＝cosω＋sinω ・・・（３） f4＝f1−f2＝cosω−sinω ・・・（４） そして、位相が０から２πに変化する場合の各式
（１）〜（４）のそれぞれの符号sign（f1）、sign
（f2）、sign（f1＋f2）およびsign（f1−f2）は、それ
ぞれ第９図に示すようになる。
（１）〜（４）のそれぞれの符号sign（f1）、sign
（f2）、sign（f1＋f2）およびsign（f1−f2）は、それ
ぞれ第９図に示すようになる。
従って、判定回路９は、LPF7および８の出力信号並び
にそれらの信号の演算のそれぞれの符号の組み合わせが
第９図に示すいずれかになった場合に、受信信号が第７
図の８つの領域〜のいずれかに存在すると判定す
る。
にそれらの信号の演算のそれぞれの符号の組み合わせが
第９図に示すいずれかになった場合に、受信信号が第７
図の８つの領域〜のいずれかに存在すると判定す
る。
このような構成において、判定回路９が受信信号の判
定を行う動作について第10図のフローチャートに基づい
て説明する。まず、受信信号が第６図の入力端子１から
入力され、A/D変換器２において、ディジタル信号Ｓに
変換された後、乗算器５において、信号cosωctと乗算
されて信号Ｓ×cosωctとして出力されると共に、乗算
器６において、信号sinωctと乗算されて信号Ｓ×sinω
ctとして出力されると、判定回路９は、ステップSA1の
処理へ進み、変数ｘに信号Ｓ×cosωctを代入した後、
ステップSA2へ進む。
定を行う動作について第10図のフローチャートに基づい
て説明する。まず、受信信号が第６図の入力端子１から
入力され、A/D変換器２において、ディジタル信号Ｓに
変換された後、乗算器５において、信号cosωctと乗算
されて信号Ｓ×cosωctとして出力されると共に、乗算
器６において、信号sinωctと乗算されて信号Ｓ×sinω
ctとして出力されると、判定回路９は、ステップSA1の
処理へ進み、変数ｘに信号Ｓ×cosωctを代入した後、
ステップSA2へ進む。
ステップSA2では、変数ｙに信号Ｓ×sinωctを代入し
た後、ステップSA3へ進む。
た後、ステップSA3へ進む。
ステップSA3では、変数ｘが０以上であるか否かを判
断する。この判断結果が「YES」の場合には、ステップS
A4へ進む。
断する。この判断結果が「YES」の場合には、ステップS
A4へ進む。
ステップSA4では、変数ｙが０以上であるか否かを判
断する。この判断結果が「YES」の場合には、ステップS
A5へ進む。
断する。この判断結果が「YES」の場合には、ステップS
A5へ進む。
ステップSA5では、変数ｘと変数ｙとの減算（ｘ−
ｙ）が０以上であるか否かを判断する。この判断結果が
「YES」の場合には、ステップSA6へ進む。
ｙ）が０以上であるか否かを判断する。この判断結果が
「YES」の場合には、ステップSA6へ進む。
ステップSA6では、第９図より受信信号が第７図の領
域に存在すると判定し、位相Pn＝０゜とした後、ステ
ップSA7へ進む。
域に存在すると判定し、位相Pn＝０゜とした後、ステ
ップSA7へ進む。
ステップSA7では、現在の受信信号の位相Pnと１つ前
の受信信号の位相Pn-1との位相差Δ＝Pn−Pn-1を求めて
判定結果として第６図の出力端子10から出力した後、一
連の作業を終了する。
の受信信号の位相Pn-1との位相差Δ＝Pn−Pn-1を求めて
判定結果として第６図の出力端子10から出力した後、一
連の作業を終了する。
一方、ステップSA5の判断結果が「NO」の場合、即
ち、変数ｘと変数ｙとの減算（ｘ−ｙ）が０より小さい
場合には、ステップSA8へ進む。
ち、変数ｘと変数ｙとの減算（ｘ−ｙ）が０より小さい
場合には、ステップSA8へ進む。
ステップSA8では、第９図より受信信号が第７図の領
域に存在すると判定し、位相Pn＝45゜とした後、ステ
ップSA7へ進む。
域に存在すると判定し、位相Pn＝45゜とした後、ステ
ップSA7へ進む。
一方、ステップSA4の判断結果が「NO」の場合、即
ち、変数ｙが０より小さい場合には、ステップSA9へ進
む。
ち、変数ｙが０より小さい場合には、ステップSA9へ進
む。
ステップSA9では、変数ｘと変数ｙとの加算（ｘ＋
ｙ）が０以上であるか否かを判断する。この判断結果が
「YES」の場合には、ステップSA10へ進む。
ｙ）が０以上であるか否かを判断する。この判断結果が
「YES」の場合には、ステップSA10へ進む。
ステップSA10では、第９図より受信信号が第７図の領
域に存在すると判定し、位相Pn＝315゜とした後、ス
テップSA7へ進む。
域に存在すると判定し、位相Pn＝315゜とした後、ス
テップSA7へ進む。
一方、ステップSA9の判断結果が「NO」の場合、即
ち、変数ｘと変数ｙとの加算（ｘ＋ｙ）が０より小さい
場合には、ステップSA11へ進む。
ち、変数ｘと変数ｙとの加算（ｘ＋ｙ）が０より小さい
場合には、ステップSA11へ進む。
ステップSA11では、第９図より受信信号が第７図の領
域に存在すると判定し、位相Pn＝270゜とした後、ス
テップSA7へ進む。
域に存在すると判定し、位相Pn＝270゜とした後、ス
テップSA7へ進む。
一方、ステップSA3の判断結果が「NO」の場合、即
ち、変数ｘが０より小さい場合には、ステップSA12へ進
む。
ち、変数ｘが０より小さい場合には、ステップSA12へ進
む。
ステップSA12では、変数ｙが０以上であるか否かを判
断する。この判断結果が「YES」の場合には、ステップS
A13へ進む。
断する。この判断結果が「YES」の場合には、ステップS
A13へ進む。
ステップSA13では、変数ｘと変数ｙとの加算（ｘ＋
ｙ）が０以上であるか否かを判断する。この判断結果が
「YES」の場合には、ステップSA14へ進む。
ｙ）が０以上であるか否かを判断する。この判断結果が
「YES」の場合には、ステップSA14へ進む。
ステップSA14では、第９図より受信信号が第７図の領
域に存在すると判定し、位相Pn＝90゜とした後、ステ
ップSA7へ進む。
域に存在すると判定し、位相Pn＝90゜とした後、ステ
ップSA7へ進む。
一方、ステップSA13の判断結果が「NO」の場合、即
ち、変数ｘと変数ｙとの加算（ｘ＋ｙ）が０より小さい
場合には、ステップSA15へ進む。
ち、変数ｘと変数ｙとの加算（ｘ＋ｙ）が０より小さい
場合には、ステップSA15へ進む。
ステップSA15では、第９図より受信信号が第７図の領
域に存在すると判定し、位相Pn＝135゜とした後、ス
テップSA7へ進む。
域に存在すると判定し、位相Pn＝135゜とした後、ス
テップSA7へ進む。
一方、ステップSA12の判断結果が「NO」の場合、即
ち、変数ｙが０より小さい場合には、ステップSA16へ進
む。
ち、変数ｙが０より小さい場合には、ステップSA16へ進
む。
ステップSA16では、変数ｘと変数ｙとの減算（ｘ−
ｙ）が０以上であるか否かを判断する。この判断結果が
「YES」の場合には、ステップSA17へ進む。
ｙ）が０以上であるか否かを判断する。この判断結果が
「YES」の場合には、ステップSA17へ進む。
ステップSA17では、第９図より受信信号が第７図の領
域に存在すると判定し、位相Pn＝225゜とした後、ス
テップSA7へ進む。
域に存在すると判定し、位相Pn＝225゜とした後、ス
テップSA7へ進む。
一方、ステップSA16の判断結果が「NO」の場合、即
ち、変数ｘと変数ｙとの減算（ｘ−ｙ）が０より小さい
場合には、ステップSA18へ進む。
ち、変数ｘと変数ｙとの減算（ｘ−ｙ）が０より小さい
場合には、ステップSA18へ進む。
ステップSA18では、第９図より受信信号が第７図の領
域に存在すると判定し、位相Pn＝180゜とした後、ス
テップSA7へ進む。
域に存在すると判定し、位相Pn＝180゜とした後、ス
テップSA7へ進む。
「発明が解決しようとする課題」 ところで、上述した従来のπ/4シフトQPSK変調信号の
判定装置においては、判定における位相マージンが45゜
しかないという欠点があった。
判定装置においては、判定における位相マージンが45゜
しかないという欠点があった。
また、判定回路９は、DSP（Digital Signal Processo
r）を使ってソフト的に処理する場合、DSPのソフト処理
が繁雑であるという問題があった。
r）を使ってソフト的に処理する場合、DSPのソフト処理
が繁雑であるという問題があった。
この発明は上述した事情に鑑みてなされたもので、判
定における位相マージンを向上させることができると共
に、少ない命令ステップ数で実現できるπ/4シフトQPSK
変調信号の判定回路を提供することを目的としている。
定における位相マージンを向上させることができると共
に、少ない命令ステップ数で実現できるπ/4シフトQPSK
変調信号の判定回路を提供することを目的としている。
「課題を解決するための手段」 請求項１記載の発明は、現在判定する第１の信号点に
対応する第１のベクトルとひとつ前に判定した第２の信
号点に対応する第２のベクトルとの第１の内積と、前記
第２のベクトルを90゜回転させた第３のベクトルと前記
第１のベクトルとの第２の内積とをそれぞれ演算し、算
出された各内積の値について０以上であるか否かを判断
し、その判断結果に基づいて前記第１の信号点と前記第
２の信号点との位相差を判定することを特徴としてい
る。
対応する第１のベクトルとひとつ前に判定した第２の信
号点に対応する第２のベクトルとの第１の内積と、前記
第２のベクトルを90゜回転させた第３のベクトルと前記
第１のベクトルとの第２の内積とをそれぞれ演算し、算
出された各内積の値について０以上であるか否かを判断
し、その判断結果に基づいて前記第１の信号点と前記第
２の信号点との位相差を判定することを特徴としてい
る。
また、請求項２記載の発明は、請求項１記載のπ/4シ
フトQPSK変調信号の判定回路において、前記第１の内積
が０以上で、かつ、前記第２の内積が０以上と判断され
たときには、前記位相差を０゜と判定し、前記第１の内
積が０以上で、かつ、前記第２の内積が０未満と判断さ
れたときには、前記位相差を270゜と判定し、前記第１
の内積が０未満で、かつ、前記第２の内積が０以上と判
断されたときには、前記位相差を90゜と判定し、前記第
１の内積が０未満で、かつ、前記第２の内積が０未満と
判断されたときには、前記位相差を180゜と判定するこ
とを特徴としている。
フトQPSK変調信号の判定回路において、前記第１の内積
が０以上で、かつ、前記第２の内積が０以上と判断され
たときには、前記位相差を０゜と判定し、前記第１の内
積が０以上で、かつ、前記第２の内積が０未満と判断さ
れたときには、前記位相差を270゜と判定し、前記第１
の内積が０未満で、かつ、前記第２の内積が０以上と判
断されたときには、前記位相差を90゜と判定し、前記第
１の内積が０未満で、かつ、前記第２の内積が０未満と
判断されたときには、前記位相差を180゜と判定するこ
とを特徴としている。
「作用」 請求項１記載の発明によれば、判定回路は、まず、第
１の信号点に対応する第１のベクトルと第２の信号点に
対応する第２のベクトルの内積を演算する。
１の信号点に対応する第１のベクトルと第２の信号点に
対応する第２のベクトルの内積を演算する。
次に、第２のベクトルを90゜回転させた第３のベクト
ルと第１のベクトルの内積とを演算する。
ルと第１のベクトルの内積とを演算する。
そして、それらの算出された各内積の値が０以上であ
るか否かが判断され、その判断結果に基づいて第１の信
号点と第２の信号点との位相差が判定される。
るか否かが判断され、その判断結果に基づいて第１の信
号点と第２の信号点との位相差が判定される。
また、請求項２記載の発明によれば、第１及び第２の
内積が共に０以上であれば位相差が０゜と判定され、第
１の内積が０以上で第２の内積が０未満であれば位相差
が270゜と判定され、第１の内積が０未満で第２の内積
が０以上であれば位相差が90゜と判定され、第１及び第
２の内積が共に０未満であれば位相差が180゜と判定さ
れる。
内積が共に０以上であれば位相差が０゜と判定され、第
１の内積が０以上で第２の内積が０未満であれば位相差
が270゜と判定され、第１の内積が０未満で第２の内積
が０以上であれば位相差が90゜と判定され、第１及び第
２の内積が共に０未満であれば位相差が180゜と判定さ
れる。
「実施例」 この発明の一実施例について説明する前に、上述した
課題を解決するための基本的な考え方について説明す
る。
課題を解決するための基本的な考え方について説明す
る。
まず、第３図にπ/4シフトQPSKの信号空間配置図を示
す。第３図に示す信号点をＡ（０゜、90゜、180゜、270
゜）とＢ（45゜、135゜、225゜、315゜）の２つのグル
ープに分けると、第３図からわかるように、ある信号点
から次の信号点への遷移は、矢印で示す方向に行われる
ため、各信号点は、ＡグループのものとＢグループのも
のとが交互に現れるという規則が存在する。今、現在判
定しなくてはならない信号点を信号点Dn、１つ前の信号
点を信号点Dn-1とし、例えば、信号点Dn-1が45゜のとこ
ろにある、即ち、Ｂグループであったとすると、信号点
Dnは、０゜、90゜、180゜、270゜のＡグループのいずれ
かの信号点となるはずである。
す。第３図に示す信号点をＡ（０゜、90゜、180゜、270
゜）とＢ（45゜、135゜、225゜、315゜）の２つのグル
ープに分けると、第３図からわかるように、ある信号点
から次の信号点への遷移は、矢印で示す方向に行われる
ため、各信号点は、ＡグループのものとＢグループのも
のとが交互に現れるという規則が存在する。今、現在判
定しなくてはならない信号点を信号点Dn、１つ前の信号
点を信号点Dn-1とし、例えば、信号点Dn-1が45゜のとこ
ろにある、即ち、Ｂグループであったとすると、信号点
Dnは、０゜、90゜、180゜、270゜のＡグループのいずれ
かの信号点となるはずである。
そこで、信号点Dn-1と信号点Dnとを原点Ｏを始点とし
たベクトルの終点と考え、次式で示すベクトル▲
▼と▲▼の内積IPを計算する。
たベクトルの終点と考え、次式で示すベクトル▲
▼と▲▼の内積IPを計算する。
但し、θはベクトル▲▼とベクトル▲▼
とのなす角度である。また、式は、ベクトル▲
▼の成分を（a,b）、ベクトル▲▼の成分を（c,
d）とすると、次式で表される。
とのなす角度である。また、式は、ベクトル▲
▼の成分を（a,b）、ベクトル▲▼の成分を（c,
d）とすると、次式で表される。
IP＝ａ・ｃ＋ｂ・ｄ ・・ そして、内積IPの符号が＋であるかあるいは−である
かを判定すると、第４図の直線ｌで示すような判定線を
引くことができる。
かを判定すると、第４図の直線ｌで示すような判定線を
引くことができる。
次に、ベクトル▲▼を90゜回転させたベクト
ル を求め、次式で示すベクトル とベクトル▲▼との内積IP′を計算する。
ル を求め、次式で示すベクトル とベクトル▲▼との内積IP′を計算する。
但し、φはベクトル とベクトル▲▼とのなす角度である。また、ベクト
ル がベクトル▲▼を90゜回転させたものであるか
ら、その成分は（−b,a）となり、式は、次式で表さ
れる。
ル がベクトル▲▼を90゜回転させたものであるか
ら、その成分は（−b,a）となり、式は、次式で表さ
れる。
IP′＝−ｂ・ｃ＋ａ・ｄ ・・ そして、同様に、内積IP′の符号が＋であるかあるい
は−であるかを判定すると、第４図の直線ｍで示すよう
な判定線を引くことができる。
は−であるかを判定すると、第４図の直線ｍで示すよう
な判定線を引くことができる。
以上説明した判定線ｌおよびｍを用いることにより、
信号点Dnが０゜、90゜、180゜、270゜のＡグループのど
の領域に存在するかの判定を行うことができる。
信号点Dnが０゜、90゜、180゜、270゜のＡグループのど
の領域に存在するかの判定を行うことができる。
以下、次の信号点Dn+1に対応するベクトル▲
▼と、今判定された信号点Dnに対応するベクトル▲
▼との間で同様の計算をすることにより、第５図に示す
判定領域が得られる。
▼と、今判定された信号点Dnに対応するベクトル▲
▼との間で同様の計算をすることにより、第５図に示す
判定領域が得られる。
以下、図面を参照してこの発明によるπ/4シフトQPSK
変調信号の判定回路の一実施例について説明する。ここ
で、現在判定しなくてはならない信号点Dnに対応するベ
クトル▲▼の成分を（ｘ（ｎ）,y（ｎ））とし、１
つ前の信号点Dn-1に対応するベクトル▲▼の成
分を（ｘ（ｎ−１）,y（ｎ−１））とする。
変調信号の判定回路の一実施例について説明する。ここ
で、現在判定しなくてはならない信号点Dnに対応するベ
クトル▲▼の成分を（ｘ（ｎ）,y（ｎ））とし、１
つ前の信号点Dn-1に対応するベクトル▲▼の成
分を（ｘ（ｎ−１）,y（ｎ−１））とする。
まず、受信信号がA/D変換器においてディジタル信号
Ｓ（ｎ）に変換されると、判定回路は、ステップSB1の
処理へ進み、信号Ｓ（ｎ）とキャリアcosωctとを乗算
し、その信号Ｓ（ｎ）×cosωctを変数ｘ（ｎ）に代入
した後、ステップSB2へ進む。
Ｓ（ｎ）に変換されると、判定回路は、ステップSB1の
処理へ進み、信号Ｓ（ｎ）とキャリアcosωctとを乗算
し、その信号Ｓ（ｎ）×cosωctを変数ｘ（ｎ）に代入
した後、ステップSB2へ進む。
ステップSB2では、信号Ｓ（ｎ）とキャリアsincωｔ
とを乗算し、その信号Ｓ（ｎ）×sinωctを変数ｙ
（ｎ）に代入した後、ステップSB3へ進む。
とを乗算し、その信号Ｓ（ｎ）×sinωctを変数ｙ
（ｎ）に代入した後、ステップSB3へ進む。
ステップSB3では、上述した式により、現在判定し
なくてはならない信号点Dnに対応するベクトル▲▼
と１つ前の信号点Dn-1に対応するベクトル▲▼
との内積IP＝ｘ（ｎ）・ｘ（ｎ−１）＋ｙ（ｎ）・ｙ
（ｎ−１）を求めてそれを変数ｚに代入した後、ステッ
プSB4へ進む。
なくてはならない信号点Dnに対応するベクトル▲▼
と１つ前の信号点Dn-1に対応するベクトル▲▼
との内積IP＝ｘ（ｎ）・ｘ（ｎ−１）＋ｙ（ｎ）・ｙ
（ｎ−１）を求めてそれを変数ｚに代入した後、ステッ
プSB4へ進む。
ステップSB4では、ベクトル▲▼を90゜回転
させたベクトル を求め、上述した式により、ベクトル とベクトル▲▼との内積IP′＝−ｘ（ｎ）・ｙ（ｎ
−１）＋ｙ（ｎ）・ｘ（ｎ−１）を求めてそれを変数ｗ
に代入した後、ステップSB5へ進む。
させたベクトル を求め、上述した式により、ベクトル とベクトル▲▼との内積IP′＝−ｘ（ｎ）・ｙ（ｎ
−１）＋ｙ（ｎ）・ｘ（ｎ−１）を求めてそれを変数ｗ
に代入した後、ステップSB5へ進む。
ステップSB5では、変数ｚが０以上であるか否かを判
断する。この判断結果が「YES」の場合には、ステップS
B6へ進む。
断する。この判断結果が「YES」の場合には、ステップS
B6へ進む。
ステップSB6では、変数ｗが０以上であるか否かを判
断する。この判断結果が「YES」の場合には、ステップS
B7へ進む。
断する。この判断結果が「YES」の場合には、ステップS
B7へ進む。
ステップSB7では、変数ｚの符号と変数ｗの符号との
組み合わせが（＋，＋）となることにより、受信信号が
第２図の領域（＋，＋）に存在すると判定し、現在の受
信信号の位相と１つ前の受信信号の位相との位相差Δ＝
０゜とした判定結果を出力した後、一連の作業を終了す
る。
組み合わせが（＋，＋）となることにより、受信信号が
第２図の領域（＋，＋）に存在すると判定し、現在の受
信信号の位相と１つ前の受信信号の位相との位相差Δ＝
０゜とした判定結果を出力した後、一連の作業を終了す
る。
一方、ステップSB6の判断結果が「NO」の場合、即
ち、変数ｗが０より小さい場合には、ステップSB8へ進
む。
ち、変数ｗが０より小さい場合には、ステップSB8へ進
む。
ステップSB8では、変数ｚの符号と変数ｗの符号との
組み合わせが（＋，−）となることにより、受信信号が
第２図の領域（＋，−）に存在すると判定し、現在の受
信信号の位相と１つ前の受信信号の位相との位相差Δ＝
270゜とした判定結果を出力した後、一連の作業を終了
する。
組み合わせが（＋，−）となることにより、受信信号が
第２図の領域（＋，−）に存在すると判定し、現在の受
信信号の位相と１つ前の受信信号の位相との位相差Δ＝
270゜とした判定結果を出力した後、一連の作業を終了
する。
一方、ステップSB5の判断結果が「NO」の場合、即
ち、変数ｚが０より小さい場合には、ステップSB9へ進
む。
ち、変数ｚが０より小さい場合には、ステップSB9へ進
む。
ステップSB9では、変数ｗが０以上であるか否かを判
断する。この判断結果が「YES」の場合には、ステップS
B10へ進む。
断する。この判断結果が「YES」の場合には、ステップS
B10へ進む。
ステップSB10では、変数ｚの符号と変数ｗの符号との
組み合わせが（−，＋）となることにより、受信信号が
第２図の領域（−，＋）に存在すると判定し、現在の受
信信号の位相と１つ前の受信信号の位相との位相差Δ＝
90゜とした判定結果を出力した後、一連の作業を終了す
る。
組み合わせが（−，＋）となることにより、受信信号が
第２図の領域（−，＋）に存在すると判定し、現在の受
信信号の位相と１つ前の受信信号の位相との位相差Δ＝
90゜とした判定結果を出力した後、一連の作業を終了す
る。
一方、ステップSB9の判断結果が「NO」の場合、即
ち、変数ｗが０より小さい場合には、ステップSB11へ進
む。
ち、変数ｗが０より小さい場合には、ステップSB11へ進
む。
ステップSB11では、変数ｚの符号と変数ｗの符号との
組み合わせが（−，−）となることにより、受信信号が
第２図の領域（−，−）に存在すると判定し、現在の受
信信号の位相と１つ前の受信信号の位相との位相差Δ＝
180゜とした判定結果を出力した後、一連の作業を終了
する。
組み合わせが（−，−）となることにより、受信信号が
第２図の領域（−，−）に存在すると判定し、現在の受
信信号の位相と１つ前の受信信号の位相との位相差Δ＝
180゜とした判定結果を出力した後、一連の作業を終了
する。
以上説明したように、π/4シフトQPSK変調信号の性質
を用いることにより、受信信号の判定における位相マー
ジンを90゜にすることができ、また、DSPのソフト処理
も従来に比べ簡単になり、命令ステップ数も減少する。
を用いることにより、受信信号の判定における位相マー
ジンを90゜にすることができ、また、DSPのソフト処理
も従来に比べ簡単になり、命令ステップ数も減少する。
「発明の効果」 以上説明したように、この発明によれば、受信信号の
判定における位相マージンを向上させることができると
いう効果がある。
判定における位相マージンを向上させることができると
いう効果がある。
また、演算はすべてDSPによって行うことができるた
め、LSI化に適しているという効果がある。
め、LSI化に適しているという効果がある。
さらに、DSPのソフト処理も格段に簡略化できるとい
う効果もある。
う効果もある。
第１図はこの発明の一実施例によるπ/4シフトQPSK変調
信号の判定回路が受信信号の判定を行う動作を表すフロ
ーチャート、第２図は信号点Dnの信号点Dn-1による判定
領域を示す図、第３図はπ/4シフトQPSKの信号空間配置
図、第４図は信号点Dnの信号点Dn-1による判定領域を示
す図、第５図は信号点Dn+1の信号点Dnによる判定領域を
示す図、第６図は従来のπ/4シフトQPSK変調信号の判定
装置の構成例を示すブロック図、第７図は８分割された
位相空間の一例を示す図、第８図は４つの信号の波形を
重ね合わせた一例を示す図、第９図は第８図に示す４つ
の信号波形の各位相における符号を示す図、第10図は第
６図の判定回路９が受信信号の判定を行う動作を表すフ
ローチャートである。
信号の判定回路が受信信号の判定を行う動作を表すフロ
ーチャート、第２図は信号点Dnの信号点Dn-1による判定
領域を示す図、第３図はπ/4シフトQPSKの信号空間配置
図、第４図は信号点Dnの信号点Dn-1による判定領域を示
す図、第５図は信号点Dn+1の信号点Dnによる判定領域を
示す図、第６図は従来のπ/4シフトQPSK変調信号の判定
装置の構成例を示すブロック図、第７図は８分割された
位相空間の一例を示す図、第８図は４つの信号の波形を
重ね合わせた一例を示す図、第９図は第８図に示す４つ
の信号波形の各位相における符号を示す図、第10図は第
６図の判定回路９が受信信号の判定を行う動作を表すフ
ローチャートである。
Claims (2)
- 【請求項１】現在判定する第１の信号点に対応する第１
のベクトルとひとつ前に判定した第２の信号点に対応す
る第２のベクトルとの第１の内積と、前記第２のベクト
ルを90゜回転させた第３のベクトルと前記第１のベクト
ルとの第２の内積とをそれぞれ演算し、算出された各内
積の値について０以上であるか否かを判断し、その判断
結果に基づいて前記第１の信号点と前記第２の信号点と
の位相差を判定することを特徴とするπ/4シフトQPSK変
調信号の判定回路。 - 【請求項２】請求項１記載のπ/4シフトQPSK変調信号の
判定回路において、 前記第１の内積が０以上で、かつ、前記第２の内積が０
以上と判断されたときには、前記位相差を０゜と判定
し、 前記第１の内積が０以上で、かつ、前記第２の内積が０
未満と判断されたときには、前記位相差を270゜と判定
し、 前記第１の内積が０未満で、かつ、前記第２の内積が０
以上と判断されたときには、前記位相差を90゜と判定
し、 前記第１の内積が０未満で、かつ、前記第２の内積が０
未満と判断されたときには、前記位相差を180゜と判定
する ことを特徴とするπ/4シフトQPSK変調信号の判定回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182084A JP2969837B2 (ja) | 1990-07-10 | 1990-07-10 | π／４シフトＱＰＳＫ変調信号の判定回路 |
| US07/727,540 US5230009A (en) | 1990-07-10 | 1991-07-09 | Method for deciding region of PI/4 shift quadriphase shift keying modulated signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182084A JP2969837B2 (ja) | 1990-07-10 | 1990-07-10 | π／４シフトＱＰＳＫ変調信号の判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0470149A JPH0470149A (ja) | 1992-03-05 |
| JP2969837B2 true JP2969837B2 (ja) | 1999-11-02 |
Family
ID=16112082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2182084A Expired - Fee Related JP2969837B2 (ja) | 1990-07-10 | 1990-07-10 | π／４シフトＱＰＳＫ変調信号の判定回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5230009A (ja) |
| JP (1) | JP2969837B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3185867B2 (ja) * | 1997-11-28 | 2001-07-11 | 日本電気株式会社 | 誤差検出方法および装置、信号復調方法および装置 |
| CA2333954A1 (en) | 1999-04-02 | 2000-10-12 | Ntt Docomo, Inc. | Channel estimation device and method, demodulation device and method, and fading frequency decision device and method |
| JP4082460B2 (ja) * | 2005-06-22 | 2008-04-30 | 独立行政法人海洋研究開発機構 | フレーム同期装置及びフレーム同期方法 |
| JP5767170B2 (ja) * | 2012-06-20 | 2015-08-19 | 株式会社東海理化電機製作所 | Ｆｓｋ復調器 |
| JP5763591B2 (ja) * | 2012-06-20 | 2015-08-12 | 株式会社東海理化電機製作所 | Ｆｓｋ復調器 |
| JP5801764B2 (ja) * | 2012-06-20 | 2015-10-28 | 株式会社東海理化電機製作所 | Ｆｓｋ復調器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4631486A (en) * | 1985-04-01 | 1986-12-23 | Harris Corporation | M-phase PSK vector processor demodulator |
| JP2595961B2 (ja) * | 1987-04-03 | 1997-04-02 | 日本電気株式会社 | デイジタル変復調システム |
| JPH0687541B2 (ja) * | 1989-06-22 | 1994-11-02 | シャープ株式会社 | 直交振幅変調波復調器 |
| JP2797668B2 (ja) * | 1989-07-17 | 1998-09-17 | 日本電気株式会社 | 直交検波方法および直交検波器 |
| US5067139A (en) * | 1990-12-17 | 1991-11-19 | Motorola, Inc. | Coherent detector for QPSK modulation in a TDMA system |
-
1990
- 1990-07-10 JP JP2182084A patent/JP2969837B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-09 US US07/727,540 patent/US5230009A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5230009A (en) | 1993-07-20 |
| JPH0470149A (ja) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926065A (en) | Digital modulator having a digital filter including low-speed circuit components | |
| JP2969837B2 (ja) | π／４シフトＱＰＳＫ変調信号の判定回路 | |
| JP3624458B2 (ja) | ディジタル角度検出方法 | |
| JP3220411B2 (ja) | エンコーダの内挿回路 | |
| EP0692867B1 (en) | FM modulation circuit and method | |
| US4567442A (en) | Method and apparatus for demodulating time-discrete frequency-modulated signals | |
| JP3634222B2 (ja) | Ｐｗｍパルスの発生方法 | |
| JP4294114B2 (ja) | ディジタルｆｍ検波回路 | |
| JP3549726B2 (ja) | 位相追従装置 | |
| JP3256661B2 (ja) | 交流振幅検出装置 | |
| JP3164944B2 (ja) | 同期検出回路 | |
| JP3191895B2 (ja) | Ｓｓｂ変調器 | |
| JPS6333616A (ja) | レゾルバ・デジタル変換器 | |
| JPS61128790A (ja) | 誘導電動機のすべり周波数演算装置 | |
| JP2004301550A (ja) | 電力関連量および位相角演算装置 | |
| JPH06291553A (ja) | Ｆｍ復調器 | |
| JPH08114464A (ja) | 信号変換回路 | |
| JPS62203596A (ja) | 三相交流電動機の速度制御装置 | |
| JPH08265381A (ja) | 直交変調装置 | |
| JPH0682984B2 (ja) | 多相正弦関数発生器 | |
| JP2897877B2 (ja) | 周波数検波回路 | |
| JPS63153942A (ja) | デイジタル遅延検波回路 | |
| JP2901427B2 (ja) | Ｆｍ復調器 | |
| JPH0851315A (ja) | デジタルｓｓｂ変調器およびデジタルｓｓｂ変調方法 | |
| JPH06205066A (ja) | 変調信号評価装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |