JPH0682984B2 - 多相正弦関数発生器 - Google Patents
多相正弦関数発生器Info
- Publication number
- JPH0682984B2 JPH0682984B2 JP16791585A JP16791585A JPH0682984B2 JP H0682984 B2 JPH0682984 B2 JP H0682984B2 JP 16791585 A JP16791585 A JP 16791585A JP 16791585 A JP16791585 A JP 16791585A JP H0682984 B2 JPH0682984 B2 JP H0682984B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- phase
- input
- function
- sine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は位相データを入力することにより入力位相デー
タに対応し、一定位相差を有する複数の正弦関数の値を
をディジタル的に発生する多相正弦関数発生器に関する
ものである。
タに対応し、一定位相差を有する複数の正弦関数の値を
をディジタル的に発生する多相正弦関数発生器に関する
ものである。
従来の技術 従来より正弦関数発生器として種々の発明がなされてい
るが、ディジタル信号処理など高速性を要求される用途
においてはROMテーブル方式がよく知られている。これ
は１周期分の正弦関数値をROM（Read Only Memory）に
格納しておき、位相データをROMのアドレスとして入力
することにより位相データに対応した正弦関数値を読み
出すものである。従って一定位相差を有する複数の正弦
関数値を高速に発生する従来の多相正弦関数発生器は複
数個のROMテーブルを必要とするものであった。
るが、ディジタル信号処理など高速性を要求される用途
においてはROMテーブル方式がよく知られている。これ
は１周期分の正弦関数値をROM（Read Only Memory）に
格納しておき、位相データをROMのアドレスとして入力
することにより位相データに対応した正弦関数値を読み
出すものである。従って一定位相差を有する複数の正弦
関数値を高速に発生する従来の多相正弦関数発生器は複
数個のROMテーブルを必要とするものであった。
しかしながらROMテーブル方式そのものにデータ精度を
上げるとROM容量が大幅に増加し実現が困難となる問題
点を有していた。そこでROM容量を圧縮する種々の発明
がなされており、例えば特公昭58−11121号公報に示さ
れている。これは正弦関数の対称性を用いてROM容量を1
/4に圧縮するものである。
上げるとROM容量が大幅に増加し実現が困難となる問題
点を有していた。そこでROM容量を圧縮する種々の発明
がなされており、例えば特公昭58−11121号公報に示さ
れている。これは正弦関数の対称性を用いてROM容量を1
/4に圧縮するものである。
発明が解決しようとする問題点 しかしながら前述した従来の多相正弦関数発生器は複数
個の正弦関数発生器を必要とするため、回路規模がより
大きくなるという問題点を有していた。
個の正弦関数発生器を必要とするため、回路規模がより
大きくなるという問題点を有していた。
本発明はかかる点に鑑み、回路規模の大幅な圧縮の可能
な多相正弦関数発生器を提供することを目的とする。
な多相正弦関数発生器を提供することを目的とする。
問題点を解決するための手段 本発明は単位位相差を とするとき の区間（ｎは整数）で定義され、次式で表わされる４・
ｍ個の正弦関数Ｆｉ（φＲ） Ｆｉ（φＲ）＝sin（φＲ＋ｉ・φＵ） （但しｉ＝0,1,……，（４・ｍ−１）） の内、互いが反転位相関係にない２・ｍ個の正弦関数の
関数値を並列に出力する関数発生器と、入力位相データ
φＩを、反転または／および前記単位位相差φＵの整数
移相して前記区間内の位相データφＲとする位相データ
変換器と、前記関数発生器の２・ｍ個の出力を入力デー
タとし、入力位相データφＩの値に応じて入力データの
選択または／および符号変換を行い、単位位相差φＵの
整数倍の位相差を有する複数の正弦関数の入力位相デー
タφＩに対応する値を出力するデータ合成器とを備えた
多相正弦関数発生器である。
ｍ個の正弦関数Ｆｉ（φＲ） Ｆｉ（φＲ）＝sin（φＲ＋ｉ・φＵ） （但しｉ＝0,1,……，（４・ｍ−１）） の内、互いが反転位相関係にない２・ｍ個の正弦関数の
関数値を並列に出力する関数発生器と、入力位相データ
φＩを、反転または／および前記単位位相差φＵの整数
移相して前記区間内の位相データφＲとする位相データ
変換器と、前記関数発生器の２・ｍ個の出力を入力デー
タとし、入力位相データφＩの値に応じて入力データの
選択または／および符号変換を行い、単位位相差φＵの
整数倍の位相差を有する複数の正弦関数の入力位相デー
タφＩに対応する値を出力するデータ合成器とを備えた
多相正弦関数発生器である。
作 用 本発明は前記したように、関数発生器が２・ｍ個の正弦
関数の値を並列に出力し、データ合成器が入力位相デー
タφＩの値に応じて関数発生器よりの２・ｍ個の入力デ
ータを選択または／および符号変換を各出力に対して行
なうことにより複数個の多相正弦関数を合成して出力す
るので、複数個の多相正弦関数の発生が一つの関数発生
器を共用して同時に行なえ、回路規模を大幅に圧縮でき
る。
関数の値を並列に出力し、データ合成器が入力位相デー
タφＩの値に応じて関数発生器よりの２・ｍ個の入力デ
ータを選択または／および符号変換を各出力に対して行
なうことにより複数個の多相正弦関数を合成して出力す
るので、複数個の多相正弦関数の発生が一つの関数発生
器を共用して同時に行なえ、回路規模を大幅に圧縮でき
る。
実施例 以下、この発明の原理について第１図，第２図を用いて
説明する。
説明する。
第１図は本発明の基本構成を示す図である。第１図にお
いて、11は位相データφＩの入力端子、12は位相データ
φＩの大きさを判定して制御信号を発生する制御回路、
13は前記制御信号により制御されて位相データφＩを （但し なる単位位相差データ,n:任意整数）なる区間Ｒ内の位
相データφＲに変換する位相データ変換器、14は位相デ
ータφＲを入力とし、前記区間Ｒにおいて定義され、次
式で表わされる4.m個の正弦関数Ｆｉ Ｆｉ＝sin（φＲ＋ｉ・φＵ） （但しｉ＝0,1,2,……，（4m−１）） の内、お互いに反転位相関係にない２・ｍ個の正弦関数
の値を並列に出力する関数発生器、15は前記関数発生器
14の出力を入力データとし前記制御信号により制御され
て入力データの選択，符号変換を行ない、単位位相差デ
ータφＵの整数倍の位相差を有する複数個の正弦関数の
関数値を合成するデータ合成器、16は複数個の正弦関数
を出力する出力端子である。
いて、11は位相データφＩの入力端子、12は位相データ
φＩの大きさを判定して制御信号を発生する制御回路、
13は前記制御信号により制御されて位相データφＩを （但し なる単位位相差データ,n:任意整数）なる区間Ｒ内の位
相データφＲに変換する位相データ変換器、14は位相デ
ータφＲを入力とし、前記区間Ｒにおいて定義され、次
式で表わされる4.m個の正弦関数Ｆｉ Ｆｉ＝sin（φＲ＋ｉ・φＵ） （但しｉ＝0,1,2,……，（4m−１）） の内、お互いに反転位相関係にない２・ｍ個の正弦関数
の値を並列に出力する関数発生器、15は前記関数発生器
14の出力を入力データとし前記制御信号により制御され
て入力データの選択，符号変換を行ない、単位位相差デ
ータφＵの整数倍の位相差を有する複数個の正弦関数の
関数値を合成するデータ合成器、16は複数個の正弦関数
を出力する出力端子である。
第２図は単位位相差データφＵを45度（ｍ＝２）とする
時の多相正弦関数ＦｉすべてすなわちF0,F1,F2,……,F7
なる８個、（４・ｍ個）の関数をプロットした図でφ軸
は位相を（以下位相の単位は度である。）、Ｆ軸は関数
値を表わしている。この図から の整数倍の位相値を通り、Ｆ軸に平行な各直線を中心と
して線対称であることがわかる。これより （ｎは任意の整数）なる の区間Ｒにおける４・ｍ個の各関数の関数値さえわかれ
ば、他の区間における各関数の関数値は位相に関して平
行移動，対称移動の位相データ変換を行なって区間Ｒに
おける各関数の関数値を得、必要な関数値を選択すれば
良い。例えば〔135,157.5〕を区間Ｒとする時、区間〔6
7.5,90〕における関数F1の関数値は、入力位相データφ
Ｉに対しφ＝102.5を通る対称軸に対して対称移動なる
位相データ変換を行なって区間Ｒにおける関数F0の関数
値を知ることにより得られる。ところで４・ｍの正弦関
数にはお互い180度の位相差を有するものが１組ずつあ
り、一方に−１を掛ける（符号変換）ことにより他方が
得られるので、区間Ｒにおける必要な関数値はお互いに
反転移相関係にない２・ｍ個の正弦関数のものだけで良
い。
時の多相正弦関数ＦｉすべてすなわちF0,F1,F2,……,F7
なる８個、（４・ｍ個）の関数をプロットした図でφ軸
は位相を（以下位相の単位は度である。）、Ｆ軸は関数
値を表わしている。この図から の整数倍の位相値を通り、Ｆ軸に平行な各直線を中心と
して線対称であることがわかる。これより （ｎは任意の整数）なる の区間Ｒにおける４・ｍ個の各関数の関数値さえわかれ
ば、他の区間における各関数の関数値は位相に関して平
行移動，対称移動の位相データ変換を行なって区間Ｒに
おける各関数の関数値を得、必要な関数値を選択すれば
良い。例えば〔135,157.5〕を区間Ｒとする時、区間〔6
7.5,90〕における関数F1の関数値は、入力位相データφ
Ｉに対しφ＝102.5を通る対称軸に対して対称移動なる
位相データ変換を行なって区間Ｒにおける関数F0の関数
値を知ることにより得られる。ところで４・ｍの正弦関
数にはお互い180度の位相差を有するものが１組ずつあ
り、一方に−１を掛ける（符号変換）ことにより他方が
得られるので、区間Ｒにおける必要な関数値はお互いに
反転移相関係にない２・ｍ個の正弦関数のものだけで良
い。
従って第１図に示したように入力位相データφＩに対し
平行移動，対称移動の位相データ変換を行なう、すなわ
ち入力位相データφＩを反転または／および単位位相差
φＵの整数倍移相して区間Ｒ内の位相データφＲを出力
する位相データ変換器13と、位相データ変換器13の出力
を入力とし、区間Ｒにおいて定義され単位位相差がφＵ
でお互いに反転位相関係にない２・ｍ個の正弦関数の関
数値を並列に発生する関数発生器14と、関数発生器14の
２・ｍ個の出力を入力データとし、各入力データのどれ
か一つまたは各入力データに対して−１を掛けた値のこ
れか一つを各出力端子16に対応して選択し出力するデー
タ合成器15とを設け、さらに入力位相データφＩが きざみのどの区間にあるかを判定しその結果により位相
データ変換器13、データ合成器15を制御する制御回路12
を設けることにより、入力位相データφＩに対応した複
数個の正弦関数を発生できるものである。
平行移動，対称移動の位相データ変換を行なう、すなわ
ち入力位相データφＩを反転または／および単位位相差
φＵの整数倍移相して区間Ｒ内の位相データφＲを出力
する位相データ変換器13と、位相データ変換器13の出力
を入力とし、区間Ｒにおいて定義され単位位相差がφＵ
でお互いに反転位相関係にない２・ｍ個の正弦関数の関
数値を並列に発生する関数発生器14と、関数発生器14の
２・ｍ個の出力を入力データとし、各入力データのどれ
か一つまたは各入力データに対して−１を掛けた値のこ
れか一つを各出力端子16に対応して選択し出力するデー
タ合成器15とを設け、さらに入力位相データφＩが きざみのどの区間にあるかを判定しその結果により位相
データ変換器13、データ合成器15を制御する制御回路12
を設けることにより、入力位相データφＩに対応した複
数個の正弦関数を発生できるものである。
関数発生器14は２・ｍ個の正弦関数の値を並列に出力す
る必要があるが、関数の定義区間は で良い。ここで が成立する。これは関数発生器14が、１個の正弦関数の
値を90度区間で定義した場合の、すなわち、従来例に示
した正弦関数発生器の場合とほぼ同程度の回路規模で実
現できることを示している。制御回路12、位相データ変
換器13、データ合成器15の回路規模は関数発生器14に比
べかなり小さいものであるので、本発明の多相正弦関数
発生器は従来のものに比べ大幅に回路規模を削減できる
ものである。
る必要があるが、関数の定義区間は で良い。ここで が成立する。これは関数発生器14が、１個の正弦関数の
値を90度区間で定義した場合の、すなわち、従来例に示
した正弦関数発生器の場合とほぼ同程度の回路規模で実
現できることを示している。制御回路12、位相データ変
換器13、データ合成器15の回路規模は関数発生器14に比
べかなり小さいものであるので、本発明の多相正弦関数
発生器は従来のものに比べ大幅に回路規模を削減できる
ものである。
第３図は本発明の一実施例における単位位相差45度（φ
Ｕ＝45）の多相正弦関数発生器の構成図を示すものであ
る。第３図において31は位相データφＩの入力端子、32
は位相データφＩの大きさを判定して制御信号を発生す
る制御回路、33は前記制御信号に制御され、位相データ
φＩに対し平行移動，対称移動の位相データ変換を行な
って位相データφＲ（但し０≦φＲ≦22.5）を得る位相
データ変換器、34は位相データφＲを入力とし、区間Ｒ
〔0,22.5〕において定義され、次式で表わされる４個の
正弦関数 Ｆ0R＝sin（φＲ） Ｆ1R＝sin（φＲ＋45） Ｆ2R＝sin（φＲ＋90） Ｆ3R＝sin（φＲ＋135） の関数値を並列に出力する関数発生器（例えばROMで構
成されており、さらに他のデータ容量圧縮手法を用いた
ものであっても良い。）、35は関数発生器34の四つの出
力Ｆ0R,F1R,F2R,F3Rを入力とし、４入力のどれか一つ，
または４入力のどれか一つに対して−１を掛けた（符号
変換）もの複数を前記制御信号により制御されてそれぞ
れ出力するデータ合成器、36は互いの位相差が135度
（単位位相差φＵ＝45度の３倍）である二つの正弦関数
F0＝sin（φＩ）,F3＝sin（φＩ＋135）を出力する出力
端子、41,42,43は制御回路32により制御されるスイッ
チ、44はスイッチ42の出力よりスイッチ43の出力を減算
する減算器、45,46は制御回路32により制御されるスイ
ッチ、47,48は制御回路32により制御されて入力に対し
＋１または−１を掛ける符号変換器である。
Ｕ＝45）の多相正弦関数発生器の構成図を示すものであ
る。第３図において31は位相データφＩの入力端子、32
は位相データφＩの大きさを判定して制御信号を発生す
る制御回路、33は前記制御信号に制御され、位相データ
φＩに対し平行移動，対称移動の位相データ変換を行な
って位相データφＲ（但し０≦φＲ≦22.5）を得る位相
データ変換器、34は位相データφＲを入力とし、区間Ｒ
〔0,22.5〕において定義され、次式で表わされる４個の
正弦関数 Ｆ0R＝sin（φＲ） Ｆ1R＝sin（φＲ＋45） Ｆ2R＝sin（φＲ＋90） Ｆ3R＝sin（φＲ＋135） の関数値を並列に出力する関数発生器（例えばROMで構
成されており、さらに他のデータ容量圧縮手法を用いた
ものであっても良い。）、35は関数発生器34の四つの出
力Ｆ0R,F1R,F2R,F3Rを入力とし、４入力のどれか一つ，
または４入力のどれか一つに対して−１を掛けた（符号
変換）もの複数を前記制御信号により制御されてそれぞ
れ出力するデータ合成器、36は互いの位相差が135度
（単位位相差φＵ＝45度の３倍）である二つの正弦関数
F0＝sin（φＩ）,F3＝sin（φＩ＋135）を出力する出力
端子、41,42,43は制御回路32により制御されるスイッ
チ、44はスイッチ42の出力よりスイッチ43の出力を減算
する減算器、45,46は制御回路32により制御されるスイ
ッチ、47,48は制御回路32により制御されて入力に対し
＋１または−１を掛ける符号変換器である。
以上のように構成された本実施例の多相正弦関数発生器
について、以下その動作を第２図，第４図を用いて説明
する。
について、以下その動作を第２図，第４図を用いて説明
する。
制御回路32は入力位相データφＩの大きさにより 単位で区切った区間のどの区間内にあるかを判定し、こ
の結果にもとづいて位相データ変換器33、データ合成器
35を制御し、これらの動作を決定する。各区間における
位相データ変換器33、データ合成器35の各動作を第４図
に示す。例えば入力位相データφＩが67.5≦φＩ＜90な
る区間にある場合、第４図に示すように位相データ変換
器33はφＲ＝90−φＩなる処理を行ない、データ合成器
35はＦ2Rを出力Q1とし、−Ｆ3Rを出力Q2とする。すなわ
ち、位相データ変換器内においてスイッチ41は90なる値
を選択し、スイッチ42,43はそれぞれ端子A,Cを選択する
ことによりφＲ＝90−φＩなる変換を実現している。ま
たデータ合成器35においてスイッチ45はＦ2Rを選択し、
号変換器47は＋１を乗じ、スイッチ46はＦ3Rを選択し、
符号変換器48は−１を乗じている。従って端子36aに得
られる信号Q1は Q1＝Ｆ2R（φＲ）＝sin（φＲ＋90） ＝sin（90−φＩ＋90） ＝sinφＩ となり、端子36bに得られる信号Q2は Q2＝−Ｆ3R（φＲ）＝sin（φＲ＋135） ＝sin（90−φＩ＋135） ＝sin（φＩ＋135） となって135度なる位相差を有する二つの正弦関数が得
られる。67.5≦φＩ＜90以外の区間についても第１表に
従った動作を行なうことにより常にQ1,Q2がそれぞれsin
φＩ,sin（φＩ＋135）となって位相差135度の二つの正
弦関数が得られるものである。
の結果にもとづいて位相データ変換器33、データ合成器
35を制御し、これらの動作を決定する。各区間における
位相データ変換器33、データ合成器35の各動作を第４図
に示す。例えば入力位相データφＩが67.5≦φＩ＜90な
る区間にある場合、第４図に示すように位相データ変換
器33はφＲ＝90−φＩなる処理を行ない、データ合成器
35はＦ2Rを出力Q1とし、−Ｆ3Rを出力Q2とする。すなわ
ち、位相データ変換器内においてスイッチ41は90なる値
を選択し、スイッチ42,43はそれぞれ端子A,Cを選択する
ことによりφＲ＝90−φＩなる変換を実現している。ま
たデータ合成器35においてスイッチ45はＦ2Rを選択し、
号変換器47は＋１を乗じ、スイッチ46はＦ3Rを選択し、
符号変換器48は−１を乗じている。従って端子36aに得
られる信号Q1は Q1＝Ｆ2R（φＲ）＝sin（φＲ＋90） ＝sin（90−φＩ＋90） ＝sinφＩ となり、端子36bに得られる信号Q2は Q2＝−Ｆ3R（φＲ）＝sin（φＲ＋135） ＝sin（90−φＩ＋135） ＝sin（φＩ＋135） となって135度なる位相差を有する二つの正弦関数が得
られる。67.5≦φＩ＜90以外の区間についても第１表に
従った動作を行なうことにより常にQ1,Q2がそれぞれsin
φＩ,sin（φＩ＋135）となって位相差135度の二つの正
弦関数が得られるものである。
以上のように本実施例によれば、位相データ変換器と、
２・ｍ（＝４）個の正弦関数の関数値を並列に出力する
関数発生器と、データ合成器とを直列接続し、入力位相
データの大きさにより位相データ変換器，データ合成器
を制御する構成とすることにより、大幅に回路規模を削
減することのできるものである。
２・ｍ（＝４）個の正弦関数の関数値を並列に出力する
関数発生器と、データ合成器とを直列接続し、入力位相
データの大きさにより位相データ変換器，データ合成器
を制御する構成とすることにより、大幅に回路規模を削
減することのできるものである。
なお、前記実施例においては多相正弦関数の出力の数を
２としたがデータ合成器35内にスイッチと符号変換器を
追加することにより出力数をふやせることは明らかであ
る。またデータ合成器35においてはスイッチ45,46の出
力に符号変換器を接続する構成としたが２・ｍ個の入力
データそれぞれに対して符号反転したデータをも作成し
ておき、これら４・ｍ個のデータの中からスイッチで一
つを選択して１出力とする構成としても良い。
２としたがデータ合成器35内にスイッチと符号変換器を
追加することにより出力数をふやせることは明らかであ
る。またデータ合成器35においてはスイッチ45,46の出
力に符号変換器を接続する構成としたが２・ｍ個の入力
データそれぞれに対して符号反転したデータをも作成し
ておき、これら４・ｍ個のデータの中からスイッチで一
つを選択して１出力とする構成としても良い。
以上の説明においては位相の単位を度とし正弦関数の１
周期を360としたが、この単位により限定されないこと
はもちろんであり、ディジタル回路で構成されてる場合
には１周期を２ｌ（l:整数）とすることが普通であり、
この場合、制御回路32のφＩの大きさ判定はデータφＩ
の上位のbitをデコーするだけでよく、回路規模はより
小さくなる。
周期を360としたが、この単位により限定されないこと
はもちろんであり、ディジタル回路で構成されてる場合
には１周期を２ｌ（l:整数）とすることが普通であり、
この場合、制御回路32のφＩの大きさ判定はデータφＩ
の上位のbitをデコーするだけでよく、回路規模はより
小さくなる。
また、実施例においては単位位相差φＩが45であったが
各種の値に対しても本発明は適用できる。特にφＩ＝4
5,90の場合テレビジョン信号のNTSC方式、PAL方式にお
ける搬送色信号の変復調器にも応用できる。
各種の値に対しても本発明は適用できる。特にφＩ＝4
5,90の場合テレビジョン信号のNTSC方式、PAL方式にお
ける搬送色信号の変復調器にも応用できる。
発明の効果 以上説明したように、本発明によればφU/2区間の２・
ｍ個の多相正弦関数を発生する関数発生器を設け、多相
正弦関数の対称性を利用して全区間の多相正弦関数を復
元する処理を行なうことにより、大幅に回路規模を削減
することができ、その実用的効果は大きい。
ｍ個の多相正弦関数を発生する関数発生器を設け、多相
正弦関数の対称性を利用して全区間の多相正弦関数を復
元する処理を行なうことにより、大幅に回路規模を削減
することができ、その実用的効果は大きい。
第１図は本発明の基本構成を示すブロック図、第２図は
本発明の原理を説明するための波形図、第３図は本発明
の一実施例の構成を示す回路図、第４図は同実施例の動
作を示す説明図である。 11,31……位相データφＩの入力端子、12,32……制御回
路、13,33……位相データ変換器、14,34……関数発生
器、15,35……データ合成器、16,36……多相の正弦関数
値の出力端子。
本発明の原理を説明するための波形図、第３図は本発明
の一実施例の構成を示す回路図、第４図は同実施例の動
作を示す説明図である。 11,31……位相データφＩの入力端子、12,32……制御回
路、13,33……位相データ変換器、14,34……関数発生
器、15,35……データ合成器、16,36……多相の正弦関数
値の出力端子。
Claims (1)
- 【請求項１】単位位相差を とするとき の区間（ｎは整数）で定義され、次式で表わされる４・
ｍ個の正弦関数Ｆｉ（φＲ） Ｆｉ（φＲ）＝sin（φＲ＋ｉ・φＵ） （但しｉ＝0,1,……，（４・ｍ−１）） の内、互いが反転位相関係にない２・ｍ個の正弦関数の
関数値を並列に出力する関数発生器と、入力位相データ
φＩを、反転または／および前記単位位相差φＵの整数
倍移相して前記区間内の位相データφＲとする位相デー
タ変換器と、前記関数発生器の２・ｍ個の出力を入力デ
ータとし、入力位相データφＩの値に応じて入力データ
の選択または／および符号変換を行い、単位位相差φＵ
の整数倍の位相差を有する複数の正弦関数の入力位相デ
ータφＩに対応する値を出力するデータ合成器とを備え
たことを特徴とする多相正弦関数発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16791585A JPH0682984B2 (ja) | 1985-07-30 | 1985-07-30 | 多相正弦関数発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16791585A JPH0682984B2 (ja) | 1985-07-30 | 1985-07-30 | 多相正弦関数発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6229211A JPS6229211A (ja) | 1987-02-07 |
| JPH0682984B2 true JPH0682984B2 (ja) | 1994-10-19 |
Family
ID=15858407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16791585A Expired - Fee Related JPH0682984B2 (ja) | 1985-07-30 | 1985-07-30 | 多相正弦関数発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682984B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2204313B1 (es) * | 2002-09-13 | 2005-07-16 | Consejo Sup. De Investig. Cientificas | Generador de funciones trifasicas. |
-
1985
- 1985-07-30 JP JP16791585A patent/JPH0682984B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6229211A (ja) | 1987-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4356544A (en) | Apparatus for controlling an inverter main circuit | |
| US5914984A (en) | Method and device for pulse width modulation control | |
| GB2083959A (en) | Method of controlled polyphase inverters and control circuits therefor | |
| JPH0682984B2 (ja) | 多相正弦関数発生器 | |
| US4654773A (en) | Inverter control circuit | |
| JPH11234694A (ja) | マルチフォーマットビデオエンコーダ | |
| JP3758849B2 (ja) | データ変換装置 | |
| RU218452U1 (ru) | Генератор трехфазного цифрового синусоидального сигнала для управления скольжением асинхронного двигателя | |
| JPH085402A (ja) | 鋸歯状波発生装置及びそれを用いた信号補間装置 | |
| JP3169256B2 (ja) | エンコーダ信号逓倍回路 | |
| JP3292553B2 (ja) | デジタル移相器 | |
| JP2507002B2 (ja) | 直角二相変調器 | |
| JPH03217126A (ja) | デジタル／アナログ変換回路 | |
| JP2002148332A (ja) | ディジタルチャープ信号発生回路 | |
| JPH04286207A (ja) | 任意波形発生器 | |
| JP3611362B2 (ja) | カラーエンコーダ | |
| JP2001209525A (ja) | 三角関数生成装置 | |
| JP2815342B2 (ja) | 直交関数発生回路 | |
| KR0142261B1 (ko) | 디지탈 정현파 발생방법 및 그 회로 | |
| JPH06314954A (ja) | オーバーサンプリング回路 | |
| JPH11341508A (ja) | ディジタルビデオエンコーダ，映像信号処理用半導体集積回路およびビデオカメラならびに映像信号処理装置 | |
| JP2949764B2 (ja) | 信号発生回路 | |
| JP2529461B2 (ja) | テレビジョン方式変換装置 | |
| JPH0626337U (ja) | バースト波発生装置 | |
| JPS62202638A (ja) | デイジタル４相位相変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |