JP2529461B2 - テレビジョン方式変換装置 - Google Patents
テレビジョン方式変換装置Info
- Publication number
- JP2529461B2 JP2529461B2 JP2295745A JP29574590A JP2529461B2 JP 2529461 B2 JP2529461 B2 JP 2529461B2 JP 2295745 A JP2295745 A JP 2295745A JP 29574590 A JP29574590 A JP 29574590A JP 2529461 B2 JP2529461 B2 JP 2529461B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- carrier
- television
- color signal
- television system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、NTSC,PAL等のテレビジョン方式を相互に変
換するテレビジョン方式変換装置に関するものである。
換するテレビジョン方式変換装置に関するものである。
従来の技術 テレビジョン方式の変換には大きく分けて次の２項の
変換が必要である。
変換が必要である。
（１）ライン数，フィールド数の変換 （２）色信号の搬送波周波数及び変調方式の変換 これらの内、（１）のライン数，フィールド数の変換
にはディジタルメモリ等を用いたディジタル信号処理に
よる変換が一般的である。一方、（２）の色信号の変換
には従来はアナログ信号処理を用いたデコード，エンコ
ードが一般的であった。
にはディジタルメモリ等を用いたディジタル信号処理に
よる変換が一般的である。一方、（２）の色信号の変換
には従来はアナログ信号処理を用いたデコード，エンコ
ードが一般的であった。
以下、図面を基に上記の方法による従来のテレビジョ
ン方式変換装置について説明する。
ン方式変換装置について説明する。
第３図は本発明の従来例のテレビジョン方式変換装置
のブロック図である。同図において、１は入力端子であ
り被変換テレビジョン信号が入力される。２は輝度信
号，色信号分離回路であり、入力された被変換テレビジ
ョン信号を輝度信号と搬送色信号に分離する。38はアナ
ログ信号処理による搬送色信号デコード回路（デコー
ダ）であり、搬送色信号を２つの色差信号U/Vにデコー
ドする。39は色信号用のアナログ／ディジタル変換器
（A/D変換器）であり、２つの色差信号を多重してディ
ジタル変換する。40は色信号用のディジタルメモリであ
り、書き込みクロックおよび読み出しクロックの制御に
よりディジタル変換された色差信号を間引きあるいは補
間処理することにより、ライン数およびフィールド数を
変換する。41および42は色信号用のディジタル／アナロ
グ変換器（D/A変換器）であり、ライン数およびフィー
ルド数を変換した２つの色差信号をアナログ変換する。
43はアナログ信号処理による搬送色信号エンコード回路
（エンコーダ）であり、アナログ変換された２つの色差
信号を搬送色信号にエンコードする。6,9,12はそれぞれ
輝度信号用のA/D変換器，ディジタルメモリ,D/A変換器
であり、各々の動作は色信号処理用のそれと同じであ
る。14は同期分離回路であり、輝度信号から同期信号を
分離する。44は書き込みクロック発生回路であり、また
45は読み出しクロック発生回路であり、この両クロック
の制御によりライン数およびフィールド数の変換を施
す。13は出力バッファ回路であり、変換された輝度信号
及び搬送色信号を出力端子19に出力する。
のブロック図である。同図において、１は入力端子であ
り被変換テレビジョン信号が入力される。２は輝度信
号，色信号分離回路であり、入力された被変換テレビジ
ョン信号を輝度信号と搬送色信号に分離する。38はアナ
ログ信号処理による搬送色信号デコード回路（デコー
ダ）であり、搬送色信号を２つの色差信号U/Vにデコー
ドする。39は色信号用のアナログ／ディジタル変換器
（A/D変換器）であり、２つの色差信号を多重してディ
ジタル変換する。40は色信号用のディジタルメモリであ
り、書き込みクロックおよび読み出しクロックの制御に
よりディジタル変換された色差信号を間引きあるいは補
間処理することにより、ライン数およびフィールド数を
変換する。41および42は色信号用のディジタル／アナロ
グ変換器（D/A変換器）であり、ライン数およびフィー
ルド数を変換した２つの色差信号をアナログ変換する。
43はアナログ信号処理による搬送色信号エンコード回路
（エンコーダ）であり、アナログ変換された２つの色差
信号を搬送色信号にエンコードする。6,9,12はそれぞれ
輝度信号用のA/D変換器，ディジタルメモリ,D/A変換器
であり、各々の動作は色信号処理用のそれと同じであ
る。14は同期分離回路であり、輝度信号から同期信号を
分離する。44は書き込みクロック発生回路であり、また
45は読み出しクロック発生回路であり、この両クロック
の制御によりライン数およびフィールド数の変換を施
す。13は出力バッファ回路であり、変換された輝度信号
及び搬送色信号を出力端子19に出力する。
以上のように構成された従来のテレビジョン方式変換
装置の動作を、例えば入力端子１に入力される被変換テ
レビジョン信号がNTSC方式テレビジョン信号であり、PA
L方式テレビジョン信号に変換して出力端子19に出力す
る場合について説明する。輝度信号，色信号分離回路２
にて、分離されたNTSC方式の搬送色信号は、NTSC方式の
搬送色信号デコード回路38にて、3.58MHzの直角２相搬
送波で復調されることによりNTSC方式の２つの色差信号
U/Vにデコードされる。デコードされたNTSC方式の２つ
の色差信号は、A/D変換器39にてディジタル変換された
後、書き込みクロックを発生回路44より発生された書き
込みクロックによって、ディジタルメモリ40に書き込ま
れる。この書き込みクロックは同期分離回路14より出力
されたNTSC方式の同期信号にロックして発生されるた
め、ディジタルメモリ40に書き込まれたNTSC方式の２つ
の色差信号は、そのライン，フィールドナンバとディジ
タルメモリ40のアドレス空間のライン，フィールドアド
レスとが一致するように書き込まれる。即ち、525本の
ラインナンバと60枚のフィールドナンバとがアドレスに
対応するように書き込まれるのである。そして読み出し
クロック発生回路45より発生されるPAL方式の同期信号
にロックした読み出しクロックによって読み出されるこ
とにより、ライン数は適当に補間されて625本となり、
また、フィールド数は適当に間引きされて50枚となり、
PAL方式の２つの色差信号に変換されて読み出される。
このようにしてディジタルメモリ40より読み出されたPA
L方式の２つの色差信号は、D/A変換器41,42にてアナロ
グ信号に変換された後、PAL方式の搬送色信号エンコー
ド回路43にて、4.43MHzの直角２相オルタネーション搬
送波で変調されることにより、PAL方式の搬送色信号と
なる。また、輝度信号においては、輝度信号，色信号分
離回路２より出力されたNTSC方式の輝度信号が、色差信
号と同じようにA/D変換器６にてディジタル変換された
後、書き込みクロック発生回路44より出力されるNTSC方
式の同期信号にロックした書き込みクロックにてディジ
タルメモリ９に書き込まれる。そして、読み出しクロッ
ク発生回路45より出力されるPAL方式の同期信号にロッ
クした読み出しクロックによって読み出されることによ
りライン数が525本から625本に補間され、またフィール
ド数が60枚から50枚に間引きされることにより、PAL方
式の輝度信号に変換されて読み出され、D/A変換器12に
てアナログ信号変換される。以上のようにしてNTSC方式
からPAL方式に変換された搬送色信号および輝度信号は
出力バッファ回路13を通して出力端子19に出力される。
このようにしてNTSC方式のテレビジョン信号は、PAL方
式のテレビジョン信号に変換される。
装置の動作を、例えば入力端子１に入力される被変換テ
レビジョン信号がNTSC方式テレビジョン信号であり、PA
L方式テレビジョン信号に変換して出力端子19に出力す
る場合について説明する。輝度信号，色信号分離回路２
にて、分離されたNTSC方式の搬送色信号は、NTSC方式の
搬送色信号デコード回路38にて、3.58MHzの直角２相搬
送波で復調されることによりNTSC方式の２つの色差信号
U/Vにデコードされる。デコードされたNTSC方式の２つ
の色差信号は、A/D変換器39にてディジタル変換された
後、書き込みクロックを発生回路44より発生された書き
込みクロックによって、ディジタルメモリ40に書き込ま
れる。この書き込みクロックは同期分離回路14より出力
されたNTSC方式の同期信号にロックして発生されるた
め、ディジタルメモリ40に書き込まれたNTSC方式の２つ
の色差信号は、そのライン，フィールドナンバとディジ
タルメモリ40のアドレス空間のライン，フィールドアド
レスとが一致するように書き込まれる。即ち、525本の
ラインナンバと60枚のフィールドナンバとがアドレスに
対応するように書き込まれるのである。そして読み出し
クロック発生回路45より発生されるPAL方式の同期信号
にロックした読み出しクロックによって読み出されるこ
とにより、ライン数は適当に補間されて625本となり、
また、フィールド数は適当に間引きされて50枚となり、
PAL方式の２つの色差信号に変換されて読み出される。
このようにしてディジタルメモリ40より読み出されたPA
L方式の２つの色差信号は、D/A変換器41,42にてアナロ
グ信号に変換された後、PAL方式の搬送色信号エンコー
ド回路43にて、4.43MHzの直角２相オルタネーション搬
送波で変調されることにより、PAL方式の搬送色信号と
なる。また、輝度信号においては、輝度信号，色信号分
離回路２より出力されたNTSC方式の輝度信号が、色差信
号と同じようにA/D変換器６にてディジタル変換された
後、書き込みクロック発生回路44より出力されるNTSC方
式の同期信号にロックした書き込みクロックにてディジ
タルメモリ９に書き込まれる。そして、読み出しクロッ
ク発生回路45より出力されるPAL方式の同期信号にロッ
クした読み出しクロックによって読み出されることによ
りライン数が525本から625本に補間され、またフィール
ド数が60枚から50枚に間引きされることにより、PAL方
式の輝度信号に変換されて読み出され、D/A変換器12に
てアナログ信号変換される。以上のようにしてNTSC方式
からPAL方式に変換された搬送色信号および輝度信号は
出力バッファ回路13を通して出力端子19に出力される。
このようにしてNTSC方式のテレビジョン信号は、PAL方
式のテレビジョン信号に変換される。
なお、逆にPAL方式のテレビジョン信号からNTSC方式
のテレビジョン信号に変換する場合は、輝度信号，色信
号分離回路２がPAL方式の輝度信号，色信号分離回路と
なり、搬送色信号デコード回路38がPAL方式の搬送色信
号デコード回路となり、搬送色信号エンコード回路43が
NTSC方式の搬送色信号エンコード回路となる。さらに書
き込みクロック発生回路44は、PAL方式の同期信号にロ
ックした書き込みクロックを発生し、読み出しクロック
発生回路45は、NTSC方式の同期信号にロックした読み出
しクロックを発生すればよい。
のテレビジョン信号に変換する場合は、輝度信号，色信
号分離回路２がPAL方式の輝度信号，色信号分離回路と
なり、搬送色信号デコード回路38がPAL方式の搬送色信
号デコード回路となり、搬送色信号エンコード回路43が
NTSC方式の搬送色信号エンコード回路となる。さらに書
き込みクロック発生回路44は、PAL方式の同期信号にロ
ックした書き込みクロックを発生し、読み出しクロック
発生回路45は、NTSC方式の同期信号にロックした読み出
しクロックを発生すればよい。
発明が解決しようとする課題 しかしながら上記のような構成の従来のテレビジョン
方式変換装置においては、搬送色信号デコード回路38お
よび搬送色信号エンコード回路43が、それぞれ入力信号
のテレビジョン方式の種類および出力信号のテレビジョ
ン方式の種類の数だけ必要であり、さらにそれらの回路
はすべてアナログ信号処理の回路であるため、その回路
規模は非常に大きいものであり、また、その調整箇所も
非常に多く、その結果総合的なコストは高くなると共に
信頼性に欠けるものであった。
方式変換装置においては、搬送色信号デコード回路38お
よび搬送色信号エンコード回路43が、それぞれ入力信号
のテレビジョン方式の種類および出力信号のテレビジョ
ン方式の種類の数だけ必要であり、さらにそれらの回路
はすべてアナログ信号処理の回路であるため、その回路
規模は非常に大きいものであり、また、その調整箇所も
非常に多く、その結果総合的なコストは高くなると共に
信頼性に欠けるものであった。
このために搬送色信号デコード回路および搬送色信号
エンコード回路をディジタル信号処理で構成することが
考えられる。しかし、第３図に示した従来のテレビジョ
ン方式変換装置において、搬送色信号デコード回路38を
ディジタル信号処理で構成し、A/D変換器39の後段に配
置すると共に、搬送色信号エンコード回路43をディジタ
ル信号処理で構成して、D/A変換器41,42の前段に配置す
るように構成した場合、そのディジタル信号処理による
搬送色信号デコード回路および搬送色信号エンコード回
路の規模がかなり大きなものとなりコストが大幅に増加
して、民生用等には適さないという問題があった。
エンコード回路をディジタル信号処理で構成することが
考えられる。しかし、第３図に示した従来のテレビジョ
ン方式変換装置において、搬送色信号デコード回路38を
ディジタル信号処理で構成し、A/D変換器39の後段に配
置すると共に、搬送色信号エンコード回路43をディジタ
ル信号処理で構成して、D/A変換器41,42の前段に配置す
るように構成した場合、そのディジタル信号処理による
搬送色信号デコード回路および搬送色信号エンコード回
路の規模がかなり大きなものとなりコストが大幅に増加
して、民生用等には適さないという問題があった。
本発明はかかる点に鑑み、搬送色信号デコード回路お
よび搬送色信号エンコード回路を簡単なディジタル信号
処理で構成し、コストの大幅な低減および無調整化を実
現できるテレビジョン方式変換装置を提供することを目
的としたものである。
よび搬送色信号エンコード回路を簡単なディジタル信号
処理で構成し、コストの大幅な低減および無調整化を実
現できるテレビジョン方式変換装置を提供することを目
的としたものである。
課題を解決するための手段 上記目的を達成するため本発明は、第１のテレビジョ
ン方式の搬送色信号の搬送波周波数を２のテレビジョン
方式の搬送波周波数に変換する周波数変換手段と、周波
数変換された搬送色信号を第２のテレビジョン方式の搬
送波周波数に応じたクロックでそれぞれディジタル変換
するA/D変換手段と、ディジタル変換された搬送色信号
を第１のテレビジョン方式の２つの色差信号にディジタ
ルデコードするデコード手段と、デコードされた第１の
テレビジョン方式の２つの色差信号を間引きおよび補間
処理により、第２のテレビジョン方式のライン数および
フィールド数に変換する走査線変換手段と、走査線変換
された２つの色差信号を第２のテレビジョン方式の搬送
色信号にディジタルエンコードするエンコード手段と、
を備えたテレビジョン方式変換装置である。
ン方式の搬送色信号の搬送波周波数を２のテレビジョン
方式の搬送波周波数に変換する周波数変換手段と、周波
数変換された搬送色信号を第２のテレビジョン方式の搬
送波周波数に応じたクロックでそれぞれディジタル変換
するA/D変換手段と、ディジタル変換された搬送色信号
を第１のテレビジョン方式の２つの色差信号にディジタ
ルデコードするデコード手段と、デコードされた第１の
テレビジョン方式の２つの色差信号を間引きおよび補間
処理により、第２のテレビジョン方式のライン数および
フィールド数に変換する走査線変換手段と、走査線変換
された２つの色差信号を第２のテレビジョン方式の搬送
色信号にディジタルエンコードするエンコード手段と、
を備えたテレビジョン方式変換装置である。
作用 本発明は上記構成によって、第１のテレビジョン方式
の信号を第２のテレビジョン方式の信号に変換する際
に、周波数変換手段によって、搬送色信号の搬送波周波
数を第１のテレビジョン方式から第２のテレビジョン方
式に変換した後、第２のテレビジョン方式の搬送波周波
数に応じたクロックでディジタル変換し、その後ディジ
タルデコードおよびディジタルエンコードを施すことに
よって、簡単なディジタル信号処理でデコード手段およ
びエンコード手段を構成することが可能となる。
の信号を第２のテレビジョン方式の信号に変換する際
に、周波数変換手段によって、搬送色信号の搬送波周波
数を第１のテレビジョン方式から第２のテレビジョン方
式に変換した後、第２のテレビジョン方式の搬送波周波
数に応じたクロックでディジタル変換し、その後ディジ
タルデコードおよびディジタルエンコードを施すことに
よって、簡単なディジタル信号処理でデコード手段およ
びエンコード手段を構成することが可能となる。
実施例 本発明の具体的な実施例を以下、図面を基に説明す
る。
る。
第１図は本発明の具体的な実施例におけるテレビジョ
ン方式変換装置のブロック図である。第１図において、
１は入力端子であり、被変換テレビジョン信号が入力さ
れる。２は輝度信号，色信号分離回路であり、入力され
た被変換テレビジョン信号を輝度信号と搬送色信号に分
離する。４は周波数変換器であり、発振器３の発振周波
数によって搬送色信号の搬送波周波数を変換する。５は
色信号用のA/D変換器であり、搬送波周波数を変換した
搬送色信号をディジタル変換する。７はディジタル信号
処理による搬送色信号デコード回路であり、搬送色信号
を２つの色差信号U/Vにデコードする。８は色信号用の
ディジタルメモリであり、書き込みクロックおよび読み
出しクロックの制御により、ディジタルデコードされた
色差信号を間引きあるいは補間処理することにより、ラ
イン数およびフィールド数を変換する。10はディジタル
信号処理による搬送色信号エンコード回路であり、ライ
ン数およびフィールド数を変換した２つの色差信号を搬
送色信号にエンコードする。11は色信号用のD/A変換器
であり、エンコードされた搬送色信号をアナログ変換す
る。6,9,12はそれぞれ輝度信号用のA/D変換器，ディジ
タルメモリ,D/A変換器であり、各々の動作は色信号処理
用のそれと同じである。４は同期分離回路であり、輝度
信号から同期信号を分離する。15はAPC回路であり、周
波数変換器４より出力された搬送色信号のバースト信号
にロックした搬送波信号を出力する。16はクロック発生
器であり、APC回路15より出力された搬送波信号を逓倍
することによりディジタル信号処理用のクロックを発生
する。17は書き込みクロック発生回路であり、また18は
基準クロック発生回路であり、この両クロックの制御に
よりライン数およびフィールド数の変換を施す。13は出
力バッファ回路であり、変換された輝度信号および搬送
色信号を出力端子19に出力する。
ン方式変換装置のブロック図である。第１図において、
１は入力端子であり、被変換テレビジョン信号が入力さ
れる。２は輝度信号，色信号分離回路であり、入力され
た被変換テレビジョン信号を輝度信号と搬送色信号に分
離する。４は周波数変換器であり、発振器３の発振周波
数によって搬送色信号の搬送波周波数を変換する。５は
色信号用のA/D変換器であり、搬送波周波数を変換した
搬送色信号をディジタル変換する。７はディジタル信号
処理による搬送色信号デコード回路であり、搬送色信号
を２つの色差信号U/Vにデコードする。８は色信号用の
ディジタルメモリであり、書き込みクロックおよび読み
出しクロックの制御により、ディジタルデコードされた
色差信号を間引きあるいは補間処理することにより、ラ
イン数およびフィールド数を変換する。10はディジタル
信号処理による搬送色信号エンコード回路であり、ライ
ン数およびフィールド数を変換した２つの色差信号を搬
送色信号にエンコードする。11は色信号用のD/A変換器
であり、エンコードされた搬送色信号をアナログ変換す
る。6,9,12はそれぞれ輝度信号用のA/D変換器，ディジ
タルメモリ,D/A変換器であり、各々の動作は色信号処理
用のそれと同じである。４は同期分離回路であり、輝度
信号から同期信号を分離する。15はAPC回路であり、周
波数変換器４より出力された搬送色信号のバースト信号
にロックした搬送波信号を出力する。16はクロック発生
器であり、APC回路15より出力された搬送波信号を逓倍
することによりディジタル信号処理用のクロックを発生
する。17は書き込みクロック発生回路であり、また18は
基準クロック発生回路であり、この両クロックの制御に
よりライン数およびフィールド数の変換を施す。13は出
力バッファ回路であり、変換された輝度信号および搬送
色信号を出力端子19に出力する。
以上のように構成された本発明のテレビジョン方式変
換装置の動作を、例えば入力端子１に入力される被変換
テレビジョン信号がNTSC方式テレビジョン信号であり、
PAL方式テレビジョン信号に変換して出力端子19に出力
する場合について説明する。輝度信号，色信号分離回路
２にて分離されたNTSC方式の搬送色信号は、周波数変換
器４にて発振器３よりNTSC方式の搬送波周波数（3.58MH
z）とPAL方式の搬送波周波数（4.43MHz）の差の周波数
（0.85MHz）もしくは和の周波数（8.01MHz）の発振周波
数を受けて周波数変換することにより、その搬送波周波
数がPAL方式の搬送波周波数に変換される。PAL方式の搬
送波周波数に変換された搬送色信号はA/D変換器５およ
びAPC回路15に入力される。APC回路15では入力された搬
送色信号のバーストにロックした搬送波信号、すなわ
ち、PAL方式の搬送波周波数の搬送波信号を発生し、ク
ロック発生器16に入力する。クロック発生器16では入力
された搬送波信号を４逓倍してディジタル信号処理用の
クロック（17.7MHz）を発生し、書き込みクロック発生
回路17および基準クロック発生回路18に供給する。書き
込みクロック発生回路17では同期分離回路14より出力さ
れたNTSC方式の同期信号に応じて、ディジタル信号処理
用のクロックを位相変調することにより、NTSC方式の同
期信号にロックした書き込みクロックを作成し、輝度信
号処理の書き込みクロックとしてA/D変換器６およびデ
ィジタルメモリ９に供給する。また基準クロック発生回
路18ではディジタル信号処理用のクロックを波形成形す
ることにより、PAL方式の搬送波信号にロックした基準
クロックを作成し、輝度信号処理の読み出しクロックお
よび色信号処理のクロックとして、A/D変換器５、搬送
色信号デコード回路７、ディジタルメモリ8,9、搬送色
信号エンコード回路10、D/A変換器11,12にそれぞれ供給
する。A/D変換器５ではPAL方式の搬送波周波数に変換さ
れた搬送色信号がPAL方式の搬送波周波数の４逓倍にロ
ックした基準クロックによってディジタル変換され、そ
の後、搬送色信号デコード回路７にてPAL方式の２つの
色差信号にデコードされる。ここで搬送色信号デコード
回路７はその入力信号が搬送波周波数の４逓倍にロック
したクロックで、ディジタル変換された搬送色信号であ
るため、乗算器等を用いずに簡単な信号処理にてデコー
ド処理をすることができる。そして、デコードされたPA
L方式の２つの色差信号はディジタルメモリ８に書き込
まれる。その際に色差信号のライン，フィールドナンバ
と、ディジタルメモリ８のアドレス空間のライン，フィ
ールドアドレスとが一致するようにディジタルメモリ８
のアドレスを同期分離回路14より出力されたNTSC同期信
号に応じてリセットする。即ち、525本のラインナンバ
と60枚のフィールドナンバとがアドレスに対応するよう
に書き込まれるのである。そして基準クロック発生回路
18より発生されるPAL方式の搬送波信号にロックした読
み出しクロックによって、PAL方式の同期信号に応じて
アドレスをリセットしながら読み出すことにより、ライ
ン数は適当に補間されて625本となり、またフィールド
数は適当に間引きされて50枚となり、PAL方式の２つの
色差信号に変換されて読み出される。このようにしてデ
ィジタルメモリ８より読み出されたPAL方式の２つの色
差信号は搬送色信号エンコード回路10にてPAL方式の搬
送色信号にエンコードされる。ここで、搬送色信号エン
コード回路10に入力される色差信号はPAL方式の搬送波
周波数の４逓倍にロックした基準クロックでディジタル
化されているため、乗算器等を用いずに簡単な信号処理
にてエンコード処理をすることができる。そして、エン
コードされたPAL方式の搬送色信号はD/A変換器11にてア
ナログ変換される。一方、輝度信号においては、輝度信
号，色信号分離回路２より出力されたNTSC方式の輝度信
号が色差信号と同じようにA/D変換器６にてディジタル
変換された後、書き込みクロック発生回路17より出力さ
れるNTSC方式の同期信号にロックした書き込みクロック
にて、ディジタルメモリ９に書き込まれる。そして、基
準クロック発生回路18より出力されるPAL方式の搬送波
信号にロックした読み出しクロックによって、PAL方式
の同期信号に応じてアドレスをリセットしながら読み出
されることにより、ライン数が525本から625本に補間さ
れ、またフィールド数が60枚から50枚に間引きされ、PA
L方式の輝度信号に変換して読み出すことができる。そ
して、その後D/A変換器12にてアナログ信号変換され
る。以上のようにしてNTSC方式からPAL方式に変換され
た搬送色信号および輝度信号は出力バッファ回路13を通
して出力端子19に出力される。このようにしてNTSC方式
のテレビジョン信号はPAL方式のテレビジョン信号に変
換される。
換装置の動作を、例えば入力端子１に入力される被変換
テレビジョン信号がNTSC方式テレビジョン信号であり、
PAL方式テレビジョン信号に変換して出力端子19に出力
する場合について説明する。輝度信号，色信号分離回路
２にて分離されたNTSC方式の搬送色信号は、周波数変換
器４にて発振器３よりNTSC方式の搬送波周波数（3.58MH
z）とPAL方式の搬送波周波数（4.43MHz）の差の周波数
（0.85MHz）もしくは和の周波数（8.01MHz）の発振周波
数を受けて周波数変換することにより、その搬送波周波
数がPAL方式の搬送波周波数に変換される。PAL方式の搬
送波周波数に変換された搬送色信号はA/D変換器５およ
びAPC回路15に入力される。APC回路15では入力された搬
送色信号のバーストにロックした搬送波信号、すなわ
ち、PAL方式の搬送波周波数の搬送波信号を発生し、ク
ロック発生器16に入力する。クロック発生器16では入力
された搬送波信号を４逓倍してディジタル信号処理用の
クロック（17.7MHz）を発生し、書き込みクロック発生
回路17および基準クロック発生回路18に供給する。書き
込みクロック発生回路17では同期分離回路14より出力さ
れたNTSC方式の同期信号に応じて、ディジタル信号処理
用のクロックを位相変調することにより、NTSC方式の同
期信号にロックした書き込みクロックを作成し、輝度信
号処理の書き込みクロックとしてA/D変換器６およびデ
ィジタルメモリ９に供給する。また基準クロック発生回
路18ではディジタル信号処理用のクロックを波形成形す
ることにより、PAL方式の搬送波信号にロックした基準
クロックを作成し、輝度信号処理の読み出しクロックお
よび色信号処理のクロックとして、A/D変換器５、搬送
色信号デコード回路７、ディジタルメモリ8,9、搬送色
信号エンコード回路10、D/A変換器11,12にそれぞれ供給
する。A/D変換器５ではPAL方式の搬送波周波数に変換さ
れた搬送色信号がPAL方式の搬送波周波数の４逓倍にロ
ックした基準クロックによってディジタル変換され、そ
の後、搬送色信号デコード回路７にてPAL方式の２つの
色差信号にデコードされる。ここで搬送色信号デコード
回路７はその入力信号が搬送波周波数の４逓倍にロック
したクロックで、ディジタル変換された搬送色信号であ
るため、乗算器等を用いずに簡単な信号処理にてデコー
ド処理をすることができる。そして、デコードされたPA
L方式の２つの色差信号はディジタルメモリ８に書き込
まれる。その際に色差信号のライン，フィールドナンバ
と、ディジタルメモリ８のアドレス空間のライン，フィ
ールドアドレスとが一致するようにディジタルメモリ８
のアドレスを同期分離回路14より出力されたNTSC同期信
号に応じてリセットする。即ち、525本のラインナンバ
と60枚のフィールドナンバとがアドレスに対応するよう
に書き込まれるのである。そして基準クロック発生回路
18より発生されるPAL方式の搬送波信号にロックした読
み出しクロックによって、PAL方式の同期信号に応じて
アドレスをリセットしながら読み出すことにより、ライ
ン数は適当に補間されて625本となり、またフィールド
数は適当に間引きされて50枚となり、PAL方式の２つの
色差信号に変換されて読み出される。このようにしてデ
ィジタルメモリ８より読み出されたPAL方式の２つの色
差信号は搬送色信号エンコード回路10にてPAL方式の搬
送色信号にエンコードされる。ここで、搬送色信号エン
コード回路10に入力される色差信号はPAL方式の搬送波
周波数の４逓倍にロックした基準クロックでディジタル
化されているため、乗算器等を用いずに簡単な信号処理
にてエンコード処理をすることができる。そして、エン
コードされたPAL方式の搬送色信号はD/A変換器11にてア
ナログ変換される。一方、輝度信号においては、輝度信
号，色信号分離回路２より出力されたNTSC方式の輝度信
号が色差信号と同じようにA/D変換器６にてディジタル
変換された後、書き込みクロック発生回路17より出力さ
れるNTSC方式の同期信号にロックした書き込みクロック
にて、ディジタルメモリ９に書き込まれる。そして、基
準クロック発生回路18より出力されるPAL方式の搬送波
信号にロックした読み出しクロックによって、PAL方式
の同期信号に応じてアドレスをリセットしながら読み出
されることにより、ライン数が525本から625本に補間さ
れ、またフィールド数が60枚から50枚に間引きされ、PA
L方式の輝度信号に変換して読み出すことができる。そ
して、その後D/A変換器12にてアナログ信号変換され
る。以上のようにしてNTSC方式からPAL方式に変換され
た搬送色信号および輝度信号は出力バッファ回路13を通
して出力端子19に出力される。このようにしてNTSC方式
のテレビジョン信号はPAL方式のテレビジョン信号に変
換される。
なお、逆にPAL方式のテレビジョン信号からNTSC方式
のテレビジョン信号に変換する場合は、輝度信号，色信
号分離回路２をPAL方式の輝度信号，色信号分離回路と
し、周波数変換器４は搬送色信号をPAL方式の搬送波周
波数からNTSC方式の搬送波周波数に周波数変換するもの
とする。さらに、書き込みクロック発生回路17はPAL方
式の同期信号にロックした書き込みクロックを発生し、
基準クロック発生回路18はNTSC方式の搬送波信号にロッ
クした基準クロックを発生すればよい。
のテレビジョン信号に変換する場合は、輝度信号，色信
号分離回路２をPAL方式の輝度信号，色信号分離回路と
し、周波数変換器４は搬送色信号をPAL方式の搬送波周
波数からNTSC方式の搬送波周波数に周波数変換するもの
とする。さらに、書き込みクロック発生回路17はPAL方
式の同期信号にロックした書き込みクロックを発生し、
基準クロック発生回路18はNTSC方式の搬送波信号にロッ
クした基準クロックを発生すればよい。
次に、書き込みクロック発生回路17の具体的な構成例
について説明する。
について説明する。
第２図は書き込みクロック発生回路のブロック図であ
る。第２図において、20は同期分離回路14より出力され
た同期信号が入力される同期入力端子であり、21はクロ
ック発生器16より出力されたディジタル信号処理用のク
ロックが入力されるクロック入力端子であり、22は書き
込みクロックを出力する出力端子である。25はクロック
入力端子21より入力されたクロックを遅延して遅延クロ
ック群（C1〜Cn）を出力するクロック遅延器であり、23
は遅延クロック群と同期入力端子20より入力された同期
信号とを位相比較する位相検出器であり、24は位相検出
器23の位相検出結果に応じて遅延クロック群から１つの
クロックを選択する位相選択器である。
る。第２図において、20は同期分離回路14より出力され
た同期信号が入力される同期入力端子であり、21はクロ
ック発生器16より出力されたディジタル信号処理用のク
ロックが入力されるクロック入力端子であり、22は書き
込みクロックを出力する出力端子である。25はクロック
入力端子21より入力されたクロックを遅延して遅延クロ
ック群（C1〜Cn）を出力するクロック遅延器であり、23
は遅延クロック群と同期入力端子20より入力された同期
信号とを位相比較する位相検出器であり、24は位相検出
器23の位相検出結果に応じて遅延クロック群から１つの
クロックを選択する位相選択器である。
このように構成された書き込みクロック発生器17は、
例えばクロック入力端子21にPAL方式の搬送波信号を逓
倍したクロックが入力され、同期入力端子20にNTSC方式
の同期信号が入力されたとすると、クロック遅延器25よ
り出力された遅延クロック群の中からNTSC方式の同期信
号に最も近い位相のクロックを位相検出器23で検出し、
その位相のクロックを位相選択器24にて選択して出力端
子22に出力する。その結果、出力端子22より出力される
書き込みクロックは、その周波数はPAL方式の搬送波周
波数の逓倍でありながら、NTSC方式の同期信号にロック
したクロックとなる。このようにして簡単な構成にて同
期信号にロックした書き込みクロックを発生することが
できる。
例えばクロック入力端子21にPAL方式の搬送波信号を逓
倍したクロックが入力され、同期入力端子20にNTSC方式
の同期信号が入力されたとすると、クロック遅延器25よ
り出力された遅延クロック群の中からNTSC方式の同期信
号に最も近い位相のクロックを位相検出器23で検出し、
その位相のクロックを位相選択器24にて選択して出力端
子22に出力する。その結果、出力端子22より出力される
書き込みクロックは、その周波数はPAL方式の搬送波周
波数の逓倍でありながら、NTSC方式の同期信号にロック
したクロックとなる。このようにして簡単な構成にて同
期信号にロックした書き込みクロックを発生することが
できる。
以上のように本発明は、周波数変換器４によって搬送
色信号の搬送波周波数を変換した後、ディジタル変換し
てディジタル信号処理による搬送波デコード処理を行う
ため、搬送波デコード回路７および搬送波エンコード回
路10が非常に簡単な構成にて実現できる。
色信号の搬送波周波数を変換した後、ディジタル変換し
てディジタル信号処理による搬送波デコード処理を行う
ため、搬送波デコード回路７および搬送波エンコード回
路10が非常に簡単な構成にて実現できる。
発明の効果 以上説明したように本発明によると、搬送色信号デコ
ード回路および搬送色信号エンコード回路を簡単なディ
ジタル信号処理で構成でき、コストの大幅な低減および
無調整化を実現できる。その結果、装置全体として安価
でばらつきの少ない信頼性の高いテレビジョン方式変換
装置を得ることができるものである。
ード回路および搬送色信号エンコード回路を簡単なディ
ジタル信号処理で構成でき、コストの大幅な低減および
無調整化を実現できる。その結果、装置全体として安価
でばらつきの少ない信頼性の高いテレビジョン方式変換
装置を得ることができるものである。
第１図は本発明の一実施例のテレビジョン方式変換装置
の構成を示すブロック図、第２図は第１図の書き込みク
ロック発生回路17の内部構成を示すブロック図、第３図
は従来のテレビジョン方式変換装置の構成を示すブロッ
ク図である。 １……入力端子、２……輝度信号，色信号分離回路、３
……発振器、４……周波数変換器、5,6……A/D変換器、
７……搬送色信号デコード回路、8,9……ディジタルメ
モリ、10……搬送色信号エンコード回路、11,12……D/A
変換器、13……出力バッファ回路、14……同期分離回
路、15……APC回路、16……クロック発生器、17……書
き込みクロック発生回路、18……基準クロック発生回
路、19……出力端子。
の構成を示すブロック図、第２図は第１図の書き込みク
ロック発生回路17の内部構成を示すブロック図、第３図
は従来のテレビジョン方式変換装置の構成を示すブロッ
ク図である。 １……入力端子、２……輝度信号，色信号分離回路、３
……発振器、４……周波数変換器、5,6……A/D変換器、
７……搬送色信号デコード回路、8,9……ディジタルメ
モリ、10……搬送色信号エンコード回路、11,12……D/A
変換器、13……出力バッファ回路、14……同期分離回
路、15……APC回路、16……クロック発生器、17……書
き込みクロック発生回路、18……基準クロック発生回
路、19……出力端子。
Claims (1)
- 【請求項１】第１のテレビジョン方式の搬送色信号の搬
送波周波数を、第２のテレビジョン方式の搬送波周波数
に変換する周波数変換手段と、 前記周波数変換された搬送色信号と、第１のテレビジョ
ン方式の輝度信号とを、第２のテレビジョン方式の搬送
波周波数に応じたクロックでそれぞれディジタル変換す
るA/D変換手段と、 前記ディジタル変換された搬送色信号を、第１のテレビ
ジョン方式の２つの色差信号にディジタルデコードする
デコード手段と、 前記デコードされた第１のテレビジョン方式の２つの色
差信号と、前記ディジタル変換された第１のテレビジョ
ン方式の輝度信号とを、それぞれ間引きおよび補間処理
により、第２のテレビジョン方式のライン数およびフィ
ールド数に変換する走査線変換手段と、 前記走査線変換された２つの色差信号を、第２のテレビ
ジョン方式の搬送色信号にディジタルエンコードするエ
ンコード手段と、 前記エンコードにより得られた第２のテレビジョン方式
の搬送色信号と、前記走査線変換により得られた第２の
テレビジョン方式の輝度信号とを、前記第２のテレビジ
ョン方式の搬送波周波数に応じたクロックでそれぞれア
ナログ変換するD/A変換手段と、 を備えたテレビジョン方式変換装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2295745A JP2529461B2 (ja) | 1990-10-31 | 1990-10-31 | テレビジョン方式変換装置 |
| PCT/JP1991/001472 WO1992008323A1 (en) | 1990-10-31 | 1991-10-29 | Television system converter |
| DE4192712A DE4192712C2 (ja) | 1990-10-31 | 1991-10-29 | |
| DE19914192712 DE4192712T (ja) | 1990-10-31 | 1991-10-29 | |
| US07/853,776 US5309224A (en) | 1990-10-31 | 1991-10-29 | Apparatus for converting a television signal of a first television system into a television signal of a second television system employing a digital chrominance signal processing circuit |
| GB9212894A GB2255875B (en) | 1990-10-31 | 1992-06-17 | Apparatus for converting the color television system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2295745A JP2529461B2 (ja) | 1990-10-31 | 1990-10-31 | テレビジョン方式変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04167892A JPH04167892A (ja) | 1992-06-15 |
| JP2529461B2 true JP2529461B2 (ja) | 1996-08-28 |
Family
ID=17824616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2295745A Expired - Fee Related JP2529461B2 (ja) | 1990-10-31 | 1990-10-31 | テレビジョン方式変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2529461B2 (ja) |
-
1990
- 1990-10-31 JP JP2295745A patent/JP2529461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04167892A (ja) | 1992-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870661A (en) | Sample rate conversion system having interpolation function | |
| US4612568A (en) | Burst-to-line-locked clock digital video signal sample rate conversion apparatus | |
| US5642169A (en) | Television signal converting apparatus | |
| JPH0216067B2 (ja) | ||
| JP2584138B2 (ja) | テレビジョン方式変換装置 | |
| JPS60203094A (ja) | ビデオ信号を時間圧縮または時間伸長する回路装置 | |
| JP2529461B2 (ja) | テレビジョン方式変換装置 | |
| US5982450A (en) | Color video signal processor including switched capacitor filter and drive pulse generator | |
| JP2529469B2 (ja) | テレビジョン方式変換装置 | |
| US5309224A (en) | Apparatus for converting a television signal of a first television system into a television signal of a second television system employing a digital chrominance signal processing circuit | |
| US5117483A (en) | Digital processing system for video and television signal generation | |
| US5784118A (en) | Video signal phase synchronizing method, circuit and synthesizing apparatus | |
| JP3106707B2 (ja) | ワイド画面対応撮像装置 | |
| JP2000152030A (ja) | 映像信号処理回路 | |
| JPH0810946B2 (ja) | テレビジョン信号再生装置 | |
| EP0524618B1 (en) | Image signal processing device | |
| JPS5923149B2 (ja) | 高精細度放送用コンバ−タ | |
| JP3119662B2 (ja) | コンポーネント信号標本化回路及び再生回路 | |
| Brett et al. | High performance picture-in-picture (PIP) IC using embedded DRAM technology | |
| US5270815A (en) | Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions | |
| KR0138576B1 (ko) | 화면 크기 변환장치 | |
| EP0371649A2 (en) | Lateral inverter | |
| JPS60219881A (ja) | ビデオ信号用メモリ・システム | |
| JP2914268B2 (ja) | 映像信号処理装置およびその処理方法 | |
| JPH06292151A (ja) | ハイビジョン信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |