JP2897877B2 - 周波数検波回路 - Google Patents
周波数検波回路Info
- Publication number
- JP2897877B2 JP2897877B2 JP63190583A JP19058388A JP2897877B2 JP 2897877 B2 JP2897877 B2 JP 2897877B2 JP 63190583 A JP63190583 A JP 63190583A JP 19058388 A JP19058388 A JP 19058388A JP 2897877 B2 JP2897877 B2 JP 2897877B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- value
- outputs
- phase
- phase information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 （発明の属する技術分野） 本発明は、アナログ信号，データ信号等によって周波
数変調が施された信号の復調や、入力信号の周波数偏差
の計測等に供せられる周波数検波回路に関するものであ
る。
数変調が施された信号の復調や、入力信号の周波数偏差
の計測等に供せられる周波数検波回路に関するものであ
る。
（従来技術とその問題点） 入力信号の瞬時周波数の、予め定められた中心周波数
に対する偏差量を検出する周波数検波回路としては、従
来から、セラミックディスクリミネータ，クオドラチャ
検波回路等が広く用いられている。
に対する偏差量を検出する周波数検波回路としては、従
来から、セラミックディスクリミネータ，クオドラチャ
検波回路等が広く用いられている。
しかしながらこれらは、セラミック素子や90°位相シ
フト用インダクタンス素子など、IC化に適さないデバイ
スを必要とし、また処理対象となる搬送波が特定の中間
周波に限定されるため、ヘテロダイン受信機にしか適用
できない等、小形化，汎用化に問題があった。
フト用インダクタンス素子など、IC化に適さないデバイ
スを必要とし、また処理対象となる搬送波が特定の中間
周波に限定されるため、ヘテロダイン受信機にしか適用
できない等、小形化，汎用化に問題があった。
このため、近年では、入力信号である受信波または中
間周波と同一の周波数を有し、互いに位相がπ/2ラジア
ンだけ異なる２つの局部発振波と入力信号とを周波数混
合することによって、２つの互いに直交する位相関係に
あるベースバンド信号を抽出し、これら２つのベースバ
ンド信号の一方をπ/2ラジアン移相した後に他方とアナ
ログ乗算することによって得られる２つの乗算出力の差
を周波数検波出力とする、いわゆる直交検波形が、IC化
に適合する回路方式の一つとして着目されている。
間周波と同一の周波数を有し、互いに位相がπ/2ラジア
ンだけ異なる２つの局部発振波と入力信号とを周波数混
合することによって、２つの互いに直交する位相関係に
あるベースバンド信号を抽出し、これら２つのベースバ
ンド信号の一方をπ/2ラジアン移相した後に他方とアナ
ログ乗算することによって得られる２つの乗算出力の差
を周波数検波出力とする、いわゆる直交検波形が、IC化
に適合する回路方式の一つとして着目されている。
この方式は中間周波を用いない場合にも適用できるの
で、汎用化，小形化に適するという利点があるが、FSK
検波の場合を除いて一般のアナログ信号の検波の場合、
２つのアナログ乗算器を必要とする。アナログ乗算器を
実現するには半導体の物理特性を利用するアナログ動作
による乗算器、またはA/D変換器,D/A変換器を介したデ
ィジタル乗算器の応用等が考えられるが、前者は特性の
温度，経年変化に問題点があり、また後者は回路規模，
消費電力が増大する等，弊害が大きく、いずれも実用化
への障害が大きいという問題点があった。
で、汎用化，小形化に適するという利点があるが、FSK
検波の場合を除いて一般のアナログ信号の検波の場合、
２つのアナログ乗算器を必要とする。アナログ乗算器を
実現するには半導体の物理特性を利用するアナログ動作
による乗算器、またはA/D変換器,D/A変換器を介したデ
ィジタル乗算器の応用等が考えられるが、前者は特性の
温度，経年変化に問題点があり、また後者は回路規模，
消費電力が増大する等，弊害が大きく、いずれも実用化
への障害が大きいという問題点があった。
（発明の目的） 本発明の目的は、上記従来の欠点を取り除くために行
ったもので、乗算器を使用しないディジタル信号処理を
用いることにより、小形化,IC化が容易であり、かつ、
アナログ信号，データ信号のいずれの周波数変調波にも
適用できる等、汎用性に優れた周波数検波回路を提供す
ることにある。
ったもので、乗算器を使用しないディジタル信号処理を
用いることにより、小形化,IC化が容易であり、かつ、
アナログ信号，データ信号のいずれの周波数変調波にも
適用できる等、汎用性に優れた周波数検波回路を提供す
ることにある。
（発明の構成および作用） 〔構成〕 第１図（Ａ）は、本発明による周波数検波回路の第１
の構成例を示すブロック図である。
の構成例を示すブロック図である。
第１図（Ａ）において、x,yは受信信号から得られる
２つの互いに直交する位相関係にあるベースバンド信号
であって、受信信号と同一の周波数を有し、互いに90°
の位相差を有する２つの局部発振波（図示せず）と、入
力信号との周波数混合によって得られる信号である。
２つの互いに直交する位相関係にあるベースバンド信号
であって、受信信号と同一の周波数を有し、互いに90°
の位相差を有する２つの局部発振波（図示せず）と、入
力信号との周波数混合によって得られる信号である。
11,12はそれぞれx,yを入力し、これをディジタル数値
X,Yに変換するA/D変換器、21は前記X,Yを入力し、これ
らをそれぞれ直交座標の横軸，縦軸に配置するときに得
られる２次元ベクトルの横軸を基準とした位相角を第１
の位相情報θ1（０≦θ1≦２π）として出力する位相検
出回路であって、ROM（Read Only Memory）等を用いて
容易に実現できる。
X,Yに変換するA/D変換器、21は前記X,Yを入力し、これ
らをそれぞれ直交座標の横軸，縦軸に配置するときに得
られる２次元ベクトルの横軸を基準とした位相角を第１
の位相情報θ1（０≦θ1≦２π）として出力する位相検
出回路であって、ROM（Read Only Memory）等を用いて
容易に実現できる。
ここで受信信号の瞬時位相φと第１の位相情報θ1と
の関係を第２図に実線で示す。図示の通り、θ1は周期
２πラジアンで直線線上昇（又は下降でもよい）を繰り
返す鋸歯状形を呈する。
の関係を第２図に実線で示す。図示の通り、θ1は周期
２πラジアンで直線線上昇（又は下降でもよい）を繰り
返す鋸歯状形を呈する。
31は２πを法とする加算器で前記θ1及び定数値πを
入力し、第２の位相情報θ2を出力する。このため、第
２図の破線で示す様に、θ2はθ1に対し、瞬時位相φが
πラジアンだけオフセットした特性を呈することにな
る。
入力し、第２の位相情報θ2を出力する。このため、第
２図の破線で示す様に、θ2はθ1に対し、瞬時位相φが
πラジアンだけオフセットした特性を呈することにな
る。
41,42は夫々θ1，θ2を入力し、ディジタル信号処理
のタイミング周期Ｔの間だけ遅延保持して出力する遅延
回路、51,52は夫々θ1，θ2及び遅延回路41,42の遅延出
力を入力し、これらの差Δθ1，Δθ2を出力する減算器
である。
のタイミング周期Ｔの間だけ遅延保持して出力する遅延
回路、51,52は夫々θ1，θ2及び遅延回路41,42の遅延出
力を入力し、これらの差Δθ1，Δθ2を出力する減算器
である。
61は切替回路であって、減算器51,52の出力を被切替
入力とし、さらに切替制御信号としてθ1を入力して、
θ1がその最小値よりπ/2だけ大きい値と最大値よりπ/
2だけ小さい値との間の値（第２図の例では、上下２本
の一点鎖線で囲まれる範囲、即ちπ/2≦θ1＜３π/2）
を示す時は減算器51の出力を、又、上記以外の値（第２
図の例で、θ1＜π/2,θ1≧３π/2）を示すときは減算
器52の出力を、夫々選択し出力する機能を有する。この
様な回路は、ディジタル数値の比較器と切替ゲート回路
を用いて容易に構成できる。また、切替制御信号として
は、第２の位相情報を用いても同様の切替制御動作を得
ることは明らかである。なお、Δφは61による切替出力
である。
入力とし、さらに切替制御信号としてθ1を入力して、
θ1がその最小値よりπ/2だけ大きい値と最大値よりπ/
2だけ小さい値との間の値（第２図の例では、上下２本
の一点鎖線で囲まれる範囲、即ちπ/2≦θ1＜３π/2）
を示す時は減算器51の出力を、又、上記以外の値（第２
図の例で、θ1＜π/2,θ1≧３π/2）を示すときは減算
器52の出力を、夫々選択し出力する機能を有する。この
様な回路は、ディジタル数値の比較器と切替ゲート回路
を用いて容易に構成できる。また、切替制御信号として
は、第２の位相情報を用いても同様の切替制御動作を得
ることは明らかである。なお、Δφは61による切替出力
である。
71はΔφを入力し、これをアナログ値に変換して周波
数検波出力ｄを得るD/A変換器である。
数検波出力ｄを得るD/A変換器である。
次に第１図（Ｂ）は、本発明における周波数検波回路
の第２の構成例を示すブロック図であって、（Ａ）にお
ける減算器51,52を１つの減算器53にまとめた形態とな
っている。同図において、62は第１図（Ａ）の61と同様
の切替回路で被切替入力は夫々0,πの定数値に固定され
る。また43,44は第１図（Ａ）の41,42と同様の遅延回
路、32,33,34は第１図（Ａ）の31と同様の２πを法とす
る加算器、53は第１図（Ａ）の51,52と同様の減算器で
ある。切替回路62は切替制御信号として第１図（Ａ）と
同じくθ1を入力し、加算器32,33の夫々の一方の入力及
び切替回路43へその出力θ3を供給する。加算器32はθ1
を、また加算器33は遅延回路43の出力を夫々他方の入力
とする共に、夫々の出力θ4，θ5を夫々遅延回路44及び
加算器34へ供給する。さらに加算器32,34の出力θ4，θ
6は減算器53に入力され、これらの差がΔφとしてD/A変
換器71に入力される。
の第２の構成例を示すブロック図であって、（Ａ）にお
ける減算器51,52を１つの減算器53にまとめた形態とな
っている。同図において、62は第１図（Ａ）の61と同様
の切替回路で被切替入力は夫々0,πの定数値に固定され
る。また43,44は第１図（Ａ）の41,42と同様の遅延回
路、32,33,34は第１図（Ａ）の31と同様の２πを法とす
る加算器、53は第１図（Ａ）の51,52と同様の減算器で
ある。切替回路62は切替制御信号として第１図（Ａ）と
同じくθ1を入力し、加算器32,33の夫々の一方の入力及
び切替回路43へその出力θ3を供給する。加算器32はθ1
を、また加算器33は遅延回路43の出力を夫々他方の入力
とする共に、夫々の出力θ4，θ5を夫々遅延回路44及び
加算器34へ供給する。さらに加算器32,34の出力θ4，θ
6は減算器53に入力され、これらの差がΔφとしてD/A変
換器71に入力される。
第１図及び第２図に示した構成例に基づく本発明の周
波数検波動作を、数式を用いて以下に詳細に説明する。
波数検波動作を、数式を用いて以下に詳細に説明する。
まず第１図（Ａ）の構成例において、θ1，θ2，Δθ
1，Δθ2，Δφ及び瞬時位相φの時刻iT（ｉは整数）に
おける値を夫々θ1（ｉ），θ2（ｉ），φθ1（ｉ），
Δθ2（ｉ），Δφ（ｉ），φ（ｉ）とおくと、Δθ
1（ｉ），Δθ2（ｉ）は夫々次式 で与えられる。
1，Δθ2，Δφ及び瞬時位相φの時刻iT（ｉは整数）に
おける値を夫々θ1（ｉ），θ2（ｉ），φθ1（ｉ），
Δθ2（ｉ），Δφ（ｉ），φ（ｉ）とおくと、Δθ
1（ｉ），Δθ2（ｉ）は夫々次式 で与えられる。
また、θ1（ｉ）とθ2（ｉ）の間には下式の関係が常
に成り立つ θ2（ｉ）＝〔θ1（ｉ）＋π〕mod2π ……（３） （〔・〕mod2πは２πを法とする値） ここで、Δφ（ｉ）は、切替回路61の切替動作によっ
て下式 で与えられるものとすると、（１）〜（４）式から、時
間的に隣接する２つの瞬時位相サンプルの差の絶対値｜
φ（ｉ）−φ（ｉ−１）｜がπ/2より小さい場合は、第
２図より明らかに次式 Δφ（ｉ）＝φ（ｉ）−φ（ｉ−１） ……（５） が成立している。
に成り立つ θ2（ｉ）＝〔θ1（ｉ）＋π〕mod2π ……（３） （〔・〕mod2πは２πを法とする値） ここで、Δφ（ｉ）は、切替回路61の切替動作によっ
て下式 で与えられるものとすると、（１）〜（４）式から、時
間的に隣接する２つの瞬時位相サンプルの差の絶対値｜
φ（ｉ）−φ（ｉ−１）｜がπ/2より小さい場合は、第
２図より明らかに次式 Δφ（ｉ）＝φ（ｉ）−φ（ｉ−１） ……（５） が成立している。
よって、Δφ（ｉ）は瞬時位相φのディジタル差分
値、即ちディジタル値で表された周波数情報を与えるこ
とになり、第２図に示したφ＝（2n＋１）π及びφ＝2n
πの点におけるそれぞれθ1，θ2の２πラジアンの位相
ジャンプに起因する誤った検波出力（大きさ２πのパル
ス状の信号）がΔφに現れることはなく、ΔφをD/A変
換器71によってアナログ値ｄとして出力することにより
正しい周波数検波動作を得ることがわかる。
値、即ちディジタル値で表された周波数情報を与えるこ
とになり、第２図に示したφ＝（2n＋１）π及びφ＝2n
πの点におけるそれぞれθ1，θ2の２πラジアンの位相
ジャンプに起因する誤った検波出力（大きさ２πのパル
ス状の信号）がΔφに現れることはなく、ΔφをD/A変
換器71によってアナログ値ｄとして出力することにより
正しい周波数検波動作を得ることがわかる。
なお、第１図（Ａ）の破線で示す様に、切替回路61の
切替制御信号として、θ1の代りに減算器51（または5
2）の出力を用いる様に構成し、51（又は52）の出力に
絶対値がπラジアン以上の値が現れた時のみ減算器52
（又は51）の出力を選択する様に切替回路61を構成すれ
ば、｜φ（ｉ）−φ（ｉ−１）｜がπより小さい場合に
は、同様に（４）式が成立し、正しい周波数検波動作を
得ることも明らかである。
切替制御信号として、θ1の代りに減算器51（または5
2）の出力を用いる様に構成し、51（又は52）の出力に
絶対値がπラジアン以上の値が現れた時のみ減算器52
（又は51）の出力を選択する様に切替回路61を構成すれ
ば、｜φ（ｉ）−φ（ｉ−１）｜がπより小さい場合に
は、同様に（４）式が成立し、正しい周波数検波動作を
得ることも明らかである。
次に第１図（Ｂ）の構成例の動作について説明する。
同図（Ｂ）において、θ3，θ4，θ5，θ6の時刻iTにお
ける値を、前記と同様にθ3（ｉ），θ4（ｉ），θ
5（ｉ），θ6（ｉ）とおくと、θ4（ｉ），θ5（ｉ），
θ6（ｉ），Δφ（ｉ）は夫々次式で与えられる。
同図（Ｂ）において、θ3，θ4，θ5，θ6の時刻iTにお
ける値を、前記と同様にθ3（ｉ），θ4（ｉ），θ
5（ｉ），θ6（ｉ）とおくと、θ4（ｉ），θ5（ｉ），
θ6（ｉ），Δφ（ｉ）は夫々次式で与えられる。
（６）式と（８）式より、θ6（ｉ）はさらに次式で表
される。
される。
θ6（ｉ）＝〔（θ1（ｉ−１）＋θ3（ｉ−１）〕mod2
π＋θ5（ｉ）〕mod2π ……（10） ここでθ3（ｉ）は、切替回路62の切替動作によっ
て、下式 で与えられるものとすると、θ3（ｉ），θ3（ｉ−１）
Ｅ｛0,π｝の全ての値の組（４組）に対し、θ
4（ｉ），θ5（ｉ），θ6（ｉ）は（３），（６），
（７），（10）の各式により、次の表に示す値となる。
π＋θ5（ｉ）〕mod2π ……（10） ここでθ3（ｉ）は、切替回路62の切替動作によっ
て、下式 で与えられるものとすると、θ3（ｉ），θ3（ｉ−１）
Ｅ｛0,π｝の全ての値の組（４組）に対し、θ
4（ｉ），θ5（ｉ），θ6（ｉ）は（３），（６），
（７），（10）の各式により、次の表に示す値となる。
上表と（９）式により、Δφ（ｉ）は最終的に次式 で与えられることがわかるが、これは第１図（Ａ）の場
合の（４）式と同等であり、第１図（Ａ）と（Ｂ）の構
成例における動作は等価であることがわかる。
合の（４）式と同等であり、第１図（Ａ）と（Ｂ）の構
成例における動作は等価であることがわかる。
以上の第１図（Ａ）および（Ｂ）に示した本発明の構
成を一例として、最大周波数偏移fdev〔Hz〕を有する周
波数変調信号に適用した場合に、有効な周波数検波動作
を得るための条件と実現性について、次に吟味する。
成を一例として、最大周波数偏移fdev〔Hz〕を有する周
波数変調信号に適用した場合に、有効な周波数検波動作
を得るための条件と実現性について、次に吟味する。
作用の説明において示した様に、ディジタル信号処理
のタイミング周期Ｔ内の瞬時位相サンプル相互間の差の
絶対値はπ/2より小さい事が必要であるから、Δφ
（ｉ）の最大値Δφ（ｉ）MAXは を満足する必要がある。
のタイミング周期Ｔ内の瞬時位相サンプル相互間の差の
絶対値はπ/2より小さい事が必要であるから、Δφ
（ｉ）の最大値Δφ（ｉ）MAXは を満足する必要がある。
他方、最大周波数偏移fdevは次式で与えられる。
従って、（13），（14）式より次式を得る。
（15）式よりディジタル信号処理上のサンプリング周波
数fs、は少なくとも最大周波数偏移fdevの４倍以上の値
でなければならないが、例えば１チャンネルの音声通信
を１つのFM搬送波で伝送する無線回線の場合、fdevが高
々5kHz程度であるので、fsは20kHz以上となる。この速
度は、TTLやCMOSを用いた論理回路や、変換時間が数マ
イクロ秒以下のA/D変換器、D/A変換器を用いることによ
り、余裕を以て実現できることは明らかである。
数fs、は少なくとも最大周波数偏移fdevの４倍以上の値
でなければならないが、例えば１チャンネルの音声通信
を１つのFM搬送波で伝送する無線回線の場合、fdevが高
々5kHz程度であるので、fsは20kHz以上となる。この速
度は、TTLやCMOSを用いた論理回路や、変換時間が数マ
イクロ秒以下のA/D変換器、D/A変換器を用いることによ
り、余裕を以て実現できることは明らかである。
（発明の効果） 以上詳細に説明したように、本発明によれば、ディジ
タル信号処理によって回路特性の高精度化，安定化がは
かれると共に、従来、直交する位相関係にあるベースバ
ンド信号を用いた周波数検波方法に必要であった乗算器
を用いないので、回路規模を小さくでき、IC化に適する
という利点がある。
タル信号処理によって回路特性の高精度化，安定化がは
かれると共に、従来、直交する位相関係にあるベースバ
ンド信号を用いた周波数検波方法に必要であった乗算器
を用いないので、回路規模を小さくでき、IC化に適する
という利点がある。
また本発明は、アナログ信号（音声等）、データ信号
（FSK等）のいずれの周波数変調波にも適用できるの
で、汎用性にも優れている。
（FSK等）のいずれの周波数変調波にも適用できるの
で、汎用性にも優れている。
第１図（Ａ）は本発明による周波数検波回路の第１の構
成例を示すブロック図、第１図（Ｂ）は本発明による周
波数検波回路の第２の構成例を示すブロック図、第２図
は瞬時位相と第１の位相情報との関係を示した特性図で
ある。 11,12…A/D変換器、21…位相検出回路、31,32,33,34…
加算器、41,42,43,44…遅延回路、51,52,53…減算器、6
1,62…切替回路、71…D/A変換器。
成例を示すブロック図、第１図（Ｂ）は本発明による周
波数検波回路の第２の構成例を示すブロック図、第２図
は瞬時位相と第１の位相情報との関係を示した特性図で
ある。 11,12…A/D変換器、21…位相検出回路、31,32,33,34…
加算器、41,42,43,44…遅延回路、51,52,53…減算器、6
1,62…切替回路、71…D/A変換器。
Claims (3)
- 【請求項１】受信信号から得られる２つの互いに直交す
る位相関係にあるベースバンド信号を夫々ディジタル数
値に変換する第1,第２のA/D変換器と、 該第1,第２のA/D変換器の出力を入力し、これら２入力
値がそれぞれ直交座標の横軸と縦軸に配置されるときに
得られる２次元ベクトルの横軸を基準とした位相角値を
与える第１の位相情報を出力する位相検出回路と、 前記第１の位相情報と定数値πとを入力し、２πを法と
して加算し第２の位相情報を出力する第１の加算器と、 前記第１及び第２の位相情報をそれぞれ入力し、時間周
期Ｔの間これを遅延保持して出力するそれぞれ第１及び
第２の遅延回路と、 該第1,第２の遅延回路の入力と出力との差を算出する夫
々第1,第２の減算器と、 該第1,第２の減算器の出力を被切替入力とし、かつ前記
第１（又は第２）の位相情報を切替制御信号として、前
記第１（又は第２）の位相情報の値がその最大値よりπ
/2だけ小さい値と最小値よりπ/2だけ大きい値とに挟ま
れる範囲内にあるときは前記第１（又は第２）の減算器
の出力を選択し、前記の範囲外をあるときは前記第２
（又は第１）の減算器の出力を選択してこれを出力する
切替回路と、 前記切替回路の出力をアナログ値に変換し、周波数検波
信号として出力するD/A変換器と、 を具備したことを特徴とする周波数検波回路。 - 【請求項２】受信信号から得られる２つの互いに直交す
る位相関係にあるベースバンド信号を夫々ディジタル数
値に変換する第1,第２のA/D変換器と、 該第1,第２のA/D変換器の出力を入力し、これら２入力
値がそれぞれ直交座標の横軸と縦軸に配置されるときに
得られる２次元ベクトルの横軸を基準とした位相角値を
与える第１の位相情報を出力する位相検出回路と、 前記第１の位相情報と定数値πとを入力し、２πを法と
して加算し第２の位相情報を出力する第１の加算器と、 前記第１及び第２の位相情報をそれぞれ入力し、時間周
期Ｔの間これを遅延保持して出力するそれぞれ第１及び
第２の遅延回路と、 該第1,第２の遅延回路の入力と出力との差を算出する夫
々第1,第２の減算器と、 該第1,第２の減算器の出力を被切替入力としかつ前記第
１（又は第２）の減算器の出力を切替制御信号として、
前記第１（又は第２）の減算器の出力の絶対値がπラジ
アン以上の値が現れたときにのみ前記第２（又は第１）
の減算器を選択して出力する切替回路と、 前記切替回路の出力をアナログ値に変換し、周波数検波
信号として出力するD/A変換器と、 を具備したことを特徴とする周波数検波回路。 - 【請求項３】受信信号から得られる２つの互いに直交す
る位相関係にあるベースバンド信号をそれぞれディジタ
ル数値に変換する第1,第２のA/D変換器と、 該第1,第２のA/D変換器出力を入力し、これら２入力値
が夫々直交座標の横軸，縦軸に配置されるときに得られ
る２次元ベクトルの横軸を基準とした位相角値を与える
第１の位相情報を出力する位相検出回路と、 定数値０とπとを被切替入力とし、前記第１の位相情報
を切替制御信号として前記第１の位相情報の値がその最
大値よりπ/2だけ小さい値と最小値よりπ/2だけ大きい
値とに挟まれる範囲内にあるときは定数値０を選択し、
前記の範囲外にあるときは定数値πを選択してこれを出
力する切替回路と、 該切替回路の出力を入力し、時間周期Ｔの間これを遅延
保持して出力する第１の遅延回路と、 該第１の位相情報と前記切替回路の出力を入力し、２π
を法として加算し第２の位相情報を得る第１の加算器
と、 前記第１の遅延回路の入力と出力とを２πを法として加
算する第２の加算器と、 前記第２の位相情報を入力し、時間周期Ｔの間これを遅
延保持して出力する第２の遅延回路と、 該第２の遅延回路の出力と前記第２の加算器の出力とを
２πを法として加算し、第３の位相情報を出力する第３
の加算器と、 前記第２の位相情報と第３の位相情報とを入力し、これ
らの差を算出する減算器と、 該記減算器の出力をアナログ値に変換し、周波数検波信
号として出力するD/A変換器と を具備したことを特徴とする周波数検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190583A JP2897877B2 (ja) | 1988-08-01 | 1988-08-01 | 周波数検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190583A JP2897877B2 (ja) | 1988-08-01 | 1988-08-01 | 周波数検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0240569A JPH0240569A (ja) | 1990-02-09 |
| JP2897877B2 true JP2897877B2 (ja) | 1999-05-31 |
Family
ID=16260477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63190583A Expired - Fee Related JP2897877B2 (ja) | 1988-08-01 | 1988-08-01 | 周波数検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2897877B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8102595A (nl) * | 1981-05-27 | 1982-12-16 | Philips Nv | Ontvanger voor hoekgemoduleerde draaggolfsignalen. |
-
1988
- 1988-08-01 JP JP63190583A patent/JP2897877B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0240569A (ja) | 1990-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172070A (en) | Apparatus for digitally demodulating a narrow band modulated signal | |
| KR900008412B1 (ko) | 주파수 검파기 | |
| JPS60112344A (ja) | 無線受信機及び復調方法 | |
| EP0692867B1 (en) | FM modulation circuit and method | |
| CA1067587A (en) | Multi-phase psk demodulator | |
| US5079513A (en) | Demodulator and radio receiver having such a demodulator | |
| JP2897877B2 (ja) | 周波数検波回路 | |
| EP0695028B1 (en) | Small-scale signal adding device and differential detecting device | |
| JP2003198648A (ja) | 位相偏移変調方式の変調器 | |
| JP2581306B2 (ja) | ディジタル方式直交位相検波回路 | |
| JPS6331987B2 (ja) | ||
| JP3164944B2 (ja) | 同期検出回路 | |
| JP4267786B2 (ja) | 周波数偏移変調信号用の直接変換受信機 | |
| JP2507002B2 (ja) | 直角二相変調器 | |
| JPH0479164B2 (ja) | ||
| JPH05103027A (ja) | 遅延検波回路 | |
| JPH0423542A (ja) | 直交形ｇｍｓｋ変調装置 | |
| WO2008072556A1 (ja) | デジタル変調器 | |
| JPS5826709B2 (ja) | シユウハスウベンベツキ | |
| JPH02277390A (ja) | クロマ復調回路 | |
| JPH01256253A (ja) | データ復調方式 | |
| JPH0758796A (ja) | 直交振幅変調器 | |
| JPH08307466A (ja) | 周波数検波回路 | |
| JPH08139770A (ja) | 直接変換受信機 | |
| JPH08307467A (ja) | 周波数検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |